KR900005636B1

KR900005636B1 - De - emphasis circuit using digital filter for compensating sound defect

Info

Publication number: KR900005636B1
Application number: KR1019870015388A
Authority: KR
Inventors: 고영산
Original assignee: 삼성전자 주식회사; 안시환
Priority date: 1987-12-30
Filing date: 1987-12-30
Publication date: 1990-08-01
Also published as: KR890011202A

Abstract

A digital filter comprising an adder (2) adding signals provided from a counter, a counter (4) determining the filter characteristic by assigning the coefficient and a memory (5) storing the instantaneous value, is placed between a digital signal processor (1) and a D/A converter (3). The control signal which is determines coefficients from the state of emphasis and deemphasis signals provided from the processor is provided to the counter in which the filter characteristic is determined by variation of the coefficient so that the distortion of audio sound can be reduced.

Description

De-emphasis circuit eliminates damage to sound quality using digital filter

제1도는 종래의 회로도.1 is a conventional circuit diagram.

제2도는 디엠퍼시스의 전달함수.2 is the transfer function of de-emphasis.

제3도는 본 발명의 회로도.3 is a circuit diagram of the present invention.

제4도는 디지탈 신호처리장치의 내부 블록도.4 is an internal block diagram of a digital signal processing apparatus.

제5도는 제4도의 타이밍도.5 is a timing diagram of FIG.

제6도는 가산기의 동가회도.Fig. 6 is a synagogue diagram of the adder.

제7도는 계수부의 동가회로.7 is an equivalent circuit of the counter.

제8도는 기억부의 동가회로.8 is an equivalent circuit of the storage unit.

제9도는 제8도의 부호이동 과정도.9 is a diagram illustrating a code transfer process of FIG. 8.

제10도는 제어신호 발생기.10 is a control signal generator.

제11도는 제어신호 타이밍도.11 is a control signal timing diagram.

제12도는 디지탈 필터의 특성도.12 is a characteristic diagram of a digital filter.

본 발명은 디엠퍼시스 회로를 사용하고 있는 기기에서 위상 변화에 의한 음질의 손상을 디지탈 필터를 사용하여 제거한, 디엠퍼시스 회로에 관한 것이다.The present invention relates to a de-emphasis circuit in which equipment using a de-emphasis circuit removes damage of sound quality due to a phase change by using a digital filter.

종래에는 제1도에 도시한 것처럼 디지탈 신호처리 장치로 입력된 데이타를 해석하여, 에러를 정정한 후 디지탈-아날로그 변환기로 신호를 입력시켜, 신호를 아날로그화 하며 샘플-호울더에서 아날로그 신호를 표분화 하고, 저역필터를 통해서 디엠퍼시스를 하였는데, 제2도에서 알 수 있듯이 각 주파수의 변화에 따라 위상의 변화가 지수함수적으로 변화하므로 위상의 왜곡을 일으켜 음질의 손상을 가져온다.Conventionally, as shown in FIG. 1, data input to a digital signal processing apparatus is analyzed, an error is corrected, and a signal is input to a digital-to-analog converter to analogize the signal and display an analog signal in a sample-holder. Differentiation and de-emphasis were performed through the low pass filter. As shown in FIG. 2, the phase change exponentially changes with each frequency change, causing distortion of the phase, resulting in damage to sound quality.

본 발명은 이와같은 종래 기술의 문제점을 해결하기 위하여 디지탈 신호처리장치와 디지탈-아날로그 변환기 사이에 디지털 필터를 첨가하여 종래의 아날로그 처리를 디지탈로 처리함으로써 위상 왜곡을 제거하고, 종래 디엠퍼시스를 위한 오디오 단에서, 제2도에 도시한 각 주파수(T₁, T₂)를 수동소자에 의하여 결정함으로써 생기는 잡음을 제거하며, 신호대 잡음비의 향상을 목적으로 안출한 것으로 첨부된 도면을 참고로 설명하면 다음과 같다.The present invention removes the phase distortion by adding a digital filter between the digital signal processing device and the digital-to-analog converter to digitally process the conventional analog processing to solve the problems of the prior art, and to eliminate the audio for conventional de-emphasis However, the noise generated by determining each frequency (T ₁ , T ₂ ) shown in FIG. ₂ by the passive element is removed, and it is designed for the purpose of improving the signal-to-noise ratio. Same as

제3도는 본 발명의 디지탈 필터를 사용하여 음질의 손상을 제거한 디엠퍼시스 회로도로서 구성을 살펴보면 입력된 2진화 부호를 디지탈 신호 처리장치에서 해석, 정정, 보완하여 새 부호를 a선에 출력하고, 아울러 이 새부호의 동기클럭과 두 채널로 분리하기 위한 채널 동기신호는 b에, 부호의 첨두부분을 표시하는 부호 동기신호는 j에 출력한다. 또한 입력된 부호가 엠퍼시스 되어 있을때와 되어있지 않을 때는 구분하여 i에 각각 대응하는 신호를 출력한다. 2는 4를 거쳐 출력되는 각 신호를 합산하는 가산기이며, 4는 계수를 지정하여 필터의 특성을 결정하는 계수부이며, 5는 지연소자로서 각각의 순시보호값을 기억하는 기억부이다.3 is a de-emphasis circuit diagram in which sound quality is eliminated using the digital filter of the present invention. Referring to FIG. The synchronization signal of this new code and the channel synchronization signal for dividing into two channels are output to b, and the code synchronization signal representing the peak of the code is output to j. When the input code is emphasized and when it is not, the signal corresponding to i is outputted separately. 2 is an adder for summing the signals output through 4, 4 is a coefficient unit for determining coefficients by specifying coefficients, and 5 is a storage unit for storing respective instantaneous protection values as delay elements.

6은 i의 상태에 따라 계수값을 지정하는 제어신호를 4로 보내 필터의 특성을 결정 짓도록 하는 것으로 2, 4, 5, 6이 네가지 구성요소가 모여서 디지탈 필터를 구성한다. 3은 디지탈 신호를 아날로그 신호로 변환하는 D/A변환기이며, 7은 아날로그 신호를 표본화하여 유지하는 샘플 호울더이고, 9는 D/A변환기에서 출력된 신호중 고조파 성분을 제거하는 필터이다.6 is a control signal specifying a coefficient value according to the state of i to determine the characteristics of the filter, 2, 4, 5, 6 is composed of four components to form a digital filter. 3 is a D / A converter for converting a digital signal into an analog signal, 7 is a sample holder for sampling and maintaining an analog signal, and 9 is a filter for removing harmonic components from the signal output from the D / A converter.

이와같이 구성된 본 발명의 작용효과를 상세히 설명하면 다음과 같다.If described in detail the effects of the present invention configured as described above.

1은 디지탈 신호 처리 장치로서 그 구성은 제4도와 같으며, 복조된 신호는 선입선을 방식(First-in first out)을 거치면서 회전 오차에 의한 변동량을 제거하며, 에러 정정이 되어 a에 출력된다. 또한 서브코드를 해석하여 엠퍼시스에 대한 정보를 i에 출력하며, a의 동기신호는 j에 출력된다. 각 신호의 실례로서 제5도에 표시한 것처럼 1부호 2 엠퍼시스 온, 오프신호 3기준클럭 4부호 동기신호 5채널 동기신호이다.1 is a digital signal processing device whose configuration is the same as that of FIG. 4, and the demodulated signal is first-in first out to remove the variation due to the rotational error, and the error correction is output to a. do. The subcodes are interpreted to output information about the emphasis to i, and the synchronization signal of a is output to j. As an example of each signal, as shown in FIG. 5, a 1 sign 2 emphasis on and off signal 3 reference clock 4 code sync signal 5 channel sync signal.

제6도는 가산기의 동가회로이며 계수부에서 출력된 신호들을 더한다. b₀선은 a에 결선되며 1/a₀은 b에 결선된다. 제7도는 계수부의 동기회로로서 각각의 계수는 엠퍼시스에 따라 1 또는 2단자를 선택하여 디지탈 필터의 특성을 결정하게 된다.6 is an equivalent circuit of an adder and adds signals output from the counter. The b ₀ line is wired to a and 1 / a ₀ is wired to b. 7 is a synchronous circuit of the coefficient unit, and each coefficient selects one or two terminals according to the emphasis to determine the characteristics of the digital filter.

제8도는 기억부의 등가회로이며 D로 표시된 소자는 지연소자이다. a에서 입력된 신호는 제어신호 발생기에서 발생된 신호에 따라 한 스텝씩(D₁→D₂, D₂→D₃)정보가 이동된다.8 is an equivalent circuit of the storage unit, and the element denoted by D is a delay element. The signal input from a is moved by one step (D ₁ → D ₂ , D ₂ → D ₃ ) according to the signal generated by the control signal generator.

제9도는 그 예를 보인 것이다.9 shows an example.

제10도는 제어신호발생기의 실시예로 디지탈 필터와 D/A변환기의 사양에 의하여 결정되고, 제11도는 동작 타이밍도를 나타낸 것이다.FIG. 10 is an embodiment of the control signal generator, which is determined by the specifications of the digital filter and the D / A converter, and FIG. 11 shows the operation timing chart.

이상 2,4,5,6에 의하여 구성된 디지탈 필터의 특성을 제12도에 나타내었다. 즉 디엠퍼시스가 온되었을때는 2번 커브를 따르고, 디엠퍼시스가 오프되었을 때는 1번 커브를 따른다.The characteristic of the digital filter comprised by the above 2, 4, 5, 6 is shown in FIG. That is, when de-emphasis is on, it follows curve 2, and when de-emphasis is off, it follows curve 1.

여기에서 디지탈 필터를 구성 하는 2와 5는 종래의 기술과 같으나, 4와 6은 디엠퍼시 제어신호에 의한 디지탈 필터의 특성 곡선을 선택적으로 할 수 있게 계수부의 계수값을 선택하게 한것을 특징으로 하였다.Here, 2 and 5 constituting the digital filter are the same as in the prior art, but 4 and 6 are characterized in that the coefficient value of the coefficient unit is selected to selectively select the characteristic curve of the digital filter by the de-emphasis control signal. .

Claims

A digital filter comprising an adder, a counter, a memory, and a control signal generator is constructed between the digital signal processing device and the D / A converter so as to perform a de-emphasis action within the digital filter. Characteristic of filter is determined by converting the coefficient value by sending control signal which designates coefficient value according to the emphasized signal and the non-emphasized signal state that are output separately. The de-emphasis circuit which removed the damage of sound quality using the digital filter.