JPH0332138A - インタフェース制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はインタフェース制御装置に関し、特にパーソナ
ルコンピュータ等におけるＲ８２３２Ｃをはじめとする
シリアルインタフェースの制御装置に関する。

従来技術 従来、Ｒ８２３２Ｃをはじめとするシリアルインタフェ
ースは調歩同期方式のデータ通信に用いられ、その通信
速度はスイッチやソフトウェアにより、予め設定されて
いる。そして、この設定値をもとに受信データをサンプ
リングするクロック信号の周波数を決定し、データを受
信していた。また、通信速度は近年、ソフトウェアによ
って設定する場合が多く、スイッチによって設定する場
合は少なくなっている。

しかし、上述した従来の方法である調歩同期方式のデー
タ通信においては、通信速度が変わるだけでＲ３２３２
Ｃ等のシリアルインタフェースを制御するソフトウェア
を変更する必要がある。したがって、接続する機器をよ
り高速のものに取替えるためには、ソフトウェアも変更
しなければならないという欠点があった。そのため、通
信速度が異なる受信データをサンプリングするのに適切
なりロック信号を自動的に選択する機能を備えたインタ
フェース制御装置が従来から望まれていた。

発明の目的 本発明の目的は、受信データをサンプリングするのに適
切なりロック信号を自動的に選択することができるイン
タフェース制御装置を提供することである。

発明の構成 本発明によるインタフェース制御装置は、予め値が定め
られたスタートエレメント及びストップエレメントを含
むシリアルデータをクロック信号でサンプリングするイ
ンタフェース制御装置であって、互いに繰返し周波数が
異なる複数種類のクロック信号を送出するクロック信号
送出手段と、前記シリアルデータを前記複数種類のクロ
ック信号の夫々を用いてサンプリングするサンプリング
手段と、前記複数種類のクロック信号を用いて行ったサ
ンプリング結果のうちスタートエレメント及びストップ
エレメントのサンプリング結果がともに予め定められた
値を示したクロック信号を以後のクロック信号とする手
段とを有することを特徴とする。

実施例 以下、図面を用いて本発明の詳細な説明する。

第１図は本発明によるインタフェース制御装置の一実施
例の構成を示すブロック図である。図において、本発明
の一実施例によるインタフェース制御装置は受信データ
の通信速度が３種類存在する場合について対応可能なよ
うに構成した場合が示されている。

また、１はインタフェース送受信回路、２は受信データ
のサンプリング回路、３，４及び５は受信データに対し
てシリアル−パラレル変換をするためのサンプリングレ
ジスタ、６はクロック発生回路、７はマルチプレクサ等
を含み、３種類のクロック信号を送出する分周回路、８
は装置内各部の制御を行うプロセッサ、９はバスである
。

なお、図はＲ９２３２Ｃインタフエースの場合につぃて
示されており、ＣＤはデータキャリア信号、ＣＴＳは送
信可信号、ＤＳＲはデータセットレディ信号、ＳＤは送
信データ、ＤＴＲはデータ端末レディ信号、ＲＴＳは送
信要求信号、ＲＤは受信データである。

データの受信はインタフェース送受信回路１て行われる
。この送受信動作に使用するクロック信号は、クロック
発生回路６と分周回路７とによって与えられる。本発明
は受信データを調べることによって、このクロック信号
を自動的に決定しようとするものである。つまり、分周
回路７の出力であるクロック信号Ｂ、Ｃ，Ｄのうち最適
なものが自動的に選ばれることとなる。

受信データはサンプリング回路２に入力され、ここで雑
音をとるためサンプリングされる。データ受信が始まる
とその開始信号が分周回路７へ送られ、クロック信号は
、受信データに同期させられる。

ここで本例では、サンプリングレジスタ４へのクロック
信号Ｃが受信データと同一の速度であり、サンプリング
レジスタ３へのクロック信号Ｂは受信データの２倍の速
度、サンプリングレジスタ５へのクロック信号りは受信
データの１／２の速度であるものとする。つまり、各サ
ンプリングレジスタにおいては人力されているクロック
信号の立上り毎にデータが取込まれることになる。

また、各サンプリングレジスタはシフトレジスタの構成
となっており、１０ビット分を保持できるものとする。

よって、その１０ビツトからスタート及びストップエレ
メントを除いた８ビツトがデータとなる。なお、Ｓ　Ｔ
　Ｘ　（Ｓｔａｒｔ　ｏｆ’　Ｔｅｘｔ）の値は「０２
」として予め定められているものとする。

次に、第２図を用いて第１図の動作を説明する。

第２図は第１図の動作状態を示すタイミングチャートで
ある。

まず、受信データのスタートエレメント（Ｓ　Ｔ）であ
る「０」を検出すると各クロック信号に同期して各サン
プリングレジスタ３．４．．５にデータが入力される。

データが１０ビット分たまるとプロセッサ８にその旨が
通知される。プロセッサ８では内部のソフトウェアによ
って１ビツト目、すなわちスタートエレメントが「０」
であり、１０ビツト目、すなわちストップエレメント（
Ｓ　Ｐ）が「１」であるか否かを調べる。

これが不正である場合はスタートエレメント、ストップ
エレメントが不正である事を示し、その通信速度が正し
くないものと判断される。また、データ中にパリティピ
ットがある場合にはそのパリティビットも調べ、不正で
あればその通信速度は正しくないと判断される。

本実施例におけるサンプリングレジスタ３ではクロック
信号Ｂによらてサンプリングされるため、１ビツト目と
１ｏビ、ット目とが共にｒＯＪであり、この通信速度で
はないと判断される。

サンプリングレジスタ３の次にサンプリングレジスタ４
に１０ビット分たまるので、同様にその旨がプロセッサ
８に通知される。

このサンプリングレジスタ４の値は１ビツト目が「０」
、１０ビツト目が「１」であり、正常であるとプロセッ
サ８内のソフトウェアによっテ判断される。さらに、デ
ータも予め定められたＳＴＸの値である「０２」を示し
ており、正常であるとみなされる。

すると、プロセッサ８のソフトウェアはサンプリングレ
ジスタ４の速度に対応したクロック信号、すなわちクロ
ック信号Ｃがインタフェース送受信回路１に供給される
ように分周回路７内のマルチプレクサを制御する。なお
、サンプリングレジスタ４で得られたデータは有効なデ
ータであり、そのまま処理される。以後、同様にスター
トエレメントとストップエレメントとによって区切られ
たデータが正しく受信されることとなる。

サンプリングレジスタ５は、サンプリングレジスタ４に
おいて通信速度が決定されてしまい、まだ１０ビット分
たまっていないため、この時点では何も調べられない。

ただし、このまま処理を続行したがデータ中にエラーが
多いなどの異常がある場合には、いったんリセットし、
サンプリングレジスタ５、サンプリングレジスタ３、サ
ンプリングレジスタ４の順に再度調べ直し、正しいと思
われる通信速度を決定する。

発明の詳細 な説明したように本発明は、サンプリング回路と、通信
速度の種類毎に対応したサンプリングレジスタと、通信
速度に応じたクロック信号を発生させるクロック発生回
路とを設けてサンプリングレジスタの内容を調べ、受信
データに対して適切な通信速度を自動的に決定すること
により、通信速度の異なる機器を単に接続するだけで、
他を一切変えずに通信システムとして動作可能ならしめ
るという効果がある。

【図面の簡単な説明】 第１図は本発明の実施例によるインタフェース制御装置
の槽底を示すブロック図、第２図は第１図の動作状態を
示すタイミングチャートである。 主要部分の符号の説明 １・・・・・・インタフェース送受信回路３．４．５・
・・・・・サンプリングレジスタ６・・・・・・クロッ
ク発生回路 ７・・・・・・分周回路 ８・・・・・・ブａセッサ

Claims (1)

【特許請求の範囲】
1. （１）予め値が定められたスタートエレメント及びスト
   ップエレメントを含むシリアルデータをクロック信号で
   サンプリングするインタフェース制御装置であって、互
   いに繰返し周波数が異なる複数種類のクロック信号を送
   出するクロック信号送出手段と、前記シリアルデータを
   前記複数種類のクロック信号の夫々を用いてサンプリン
   グするサンプリング手段と、前記複数種類のクロック信
   号を用いて行ったサンプリング結果のうちスタートエレ
   メント及びストップエレメントのサンプリング結果がと
   もに予め定められた値を示したクロック信号を以後のク
   ロック信号とする手段とを有することを特徴とするイン
   タフェース制御装置。