JPH033199A - 半導体メモリ録音装置 - Google Patents
半導体メモリ録音装置Info
- Publication number
- JPH033199A JPH033199A JP1136155A JP13615589A JPH033199A JP H033199 A JPH033199 A JP H033199A JP 1136155 A JP1136155 A JP 1136155A JP 13615589 A JP13615589 A JP 13615589A JP H033199 A JPH033199 A JP H033199A
- Authority
- JP
- Japan
- Prior art keywords
- recording
- sound
- memory
- recorded
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 230000005236 sound signal Effects 0.000 claims description 16
- 230000003111 delayed effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000003044 adaptive effect Effects 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明は、録音すべき音声信号を符号化してメモリに
記録する半導体メモリ録音装置に関する。
記録する半導体メモリ録音装置に関する。
第4図は従来の半導体メモリ録音装置を示すブロック接
続図であり、図において、1は録音すべき音声信号の入
力端子、2は音声信号を増幅するアンプ、3は音声信号
をディジタル値に変換するアナログ/ディジタル変換器
(以下、A/D変換器という)、4は音声信号を時間的
にサンプリングし、かつ圧縮する、例えばパルス符号変
調器などのエンコーダ、5は音声信号が有音か否かを判
定する有音判定回路、6はデコーダ、7はディジタル/
アナログ変換器(以下、D/A変換器という)、8はア
ンプ、9は再生信号の出力端子、1゜は装置各部の制御
を行うマイクロプロセッサ、11はマイクロプロセッサ
10の制御プログラムを格納しているメモリ (ROM
) 、l 2はエンコードされた録音データを記録する
メモリ (RAM)、13は入力装置で、これが録音の
開始/終了などのタイミング信号を入力するためのスイ
ッチ14の状態や、録音あるいは再生をするチャンネル
を選択するスイッチ15の状態を読み込むものである。 また、第5図は、第4図にお゛いて録音開始スイッチ1
4を入れたT、時からの音声信号S1と、有音判定回路
5の信号S2と、録音動作のタイミングとの関係を示す
説明図であり、第6図はメモリ12の記録内容を示す説
明図である。 次に動作について説明する。ここでは、録音状態のとき
入力される音声信号S、が第5図に示すように無音のと
きは、メモリ12への録音動作を行わず、入力される音
声信号SIが有音となったとき、メモリ12への録音動
作を行う録音方式について述べる。そこでまず、録音開
始のスイッチ14を入れてから、録音すべき音声信号S
lが有音になるまでの時間は録音を行わず、有音になっ
た後に、実際の録音動作を行う。こうすることによって
、メモリ12に無音を録音せず、有効な音声部分のみを
録音して、メモリ12の節約を行うことができる。 すなわち、まず、録音開始のスイッチ14をT。 時に入れたとき、有音判定回路5が無音であると判定す
れば、第5図に示すように、T2時までは録音待ち状態
になる。 音声信号S、がT2時から始まると、有音判定回路5は
一定時間後、つまりT1時までの間に有音を検出する。 この動作に一定時間が必要であるのは、入力された音声
信号S1は交流であり、有音判定はこの信号を一旦整流
した後、積分器により直流に変換して、その電圧レベル
が一定値lになった時に有音と判定するからである。従
って、T1時からT8時までの間は録音待ち状態であり
、メモリ12への録音は行わず、T3時以降の音声で順
次メモリ12へ録音し、第6図に示すように録音動作が
終了するT4時までが、メモリ12へ記録される。これ
によれば、実際に音声が始まったT富時から有音判定回
路が有音と判定するT3時までの間が録音されないこと
になり、再生時に音の頭の部分が抜は落ちることになる
。
続図であり、図において、1は録音すべき音声信号の入
力端子、2は音声信号を増幅するアンプ、3は音声信号
をディジタル値に変換するアナログ/ディジタル変換器
(以下、A/D変換器という)、4は音声信号を時間的
にサンプリングし、かつ圧縮する、例えばパルス符号変
調器などのエンコーダ、5は音声信号が有音か否かを判
定する有音判定回路、6はデコーダ、7はディジタル/
アナログ変換器(以下、D/A変換器という)、8はア
ンプ、9は再生信号の出力端子、1゜は装置各部の制御
を行うマイクロプロセッサ、11はマイクロプロセッサ
10の制御プログラムを格納しているメモリ (ROM
) 、l 2はエンコードされた録音データを記録する
メモリ (RAM)、13は入力装置で、これが録音の
開始/終了などのタイミング信号を入力するためのスイ
ッチ14の状態や、録音あるいは再生をするチャンネル
を選択するスイッチ15の状態を読み込むものである。 また、第5図は、第4図にお゛いて録音開始スイッチ1
4を入れたT、時からの音声信号S1と、有音判定回路
5の信号S2と、録音動作のタイミングとの関係を示す
説明図であり、第6図はメモリ12の記録内容を示す説
明図である。 次に動作について説明する。ここでは、録音状態のとき
入力される音声信号S、が第5図に示すように無音のと
きは、メモリ12への録音動作を行わず、入力される音
声信号SIが有音となったとき、メモリ12への録音動
作を行う録音方式について述べる。そこでまず、録音開
始のスイッチ14を入れてから、録音すべき音声信号S
lが有音になるまでの時間は録音を行わず、有音になっ
た後に、実際の録音動作を行う。こうすることによって
、メモリ12に無音を録音せず、有効な音声部分のみを
録音して、メモリ12の節約を行うことができる。 すなわち、まず、録音開始のスイッチ14をT。 時に入れたとき、有音判定回路5が無音であると判定す
れば、第5図に示すように、T2時までは録音待ち状態
になる。 音声信号S、がT2時から始まると、有音判定回路5は
一定時間後、つまりT1時までの間に有音を検出する。 この動作に一定時間が必要であるのは、入力された音声
信号S1は交流であり、有音判定はこの信号を一旦整流
した後、積分器により直流に変換して、その電圧レベル
が一定値lになった時に有音と判定するからである。従
って、T1時からT8時までの間は録音待ち状態であり
、メモリ12への録音は行わず、T3時以降の音声で順
次メモリ12へ録音し、第6図に示すように録音動作が
終了するT4時までが、メモリ12へ記録される。これ
によれば、実際に音声が始まったT富時から有音判定回
路が有音と判定するT3時までの間が録音されないこと
になり、再生時に音の頭の部分が抜は落ちることになる
。
従来の半導体メモリ録音装置は以上のように構成されて
いたので、実際の音声が始まった時点から有音判定回路
が有音と判定するまでの間は録音されずに、音の頭の部
分が欠けてしまうなどの課題があった。 この発明は上記のような課題を解消するためになされた
もので、録音開始当初における音の頭の部分の欠けをな
くすことができる半導体メモリ録音装置を得ることを目
的とする。
いたので、実際の音声が始まった時点から有音判定回路
が有音と判定するまでの間は録音されずに、音の頭の部
分が欠けてしまうなどの課題があった。 この発明は上記のような課題を解消するためになされた
もので、録音開始当初における音の頭の部分の欠けをな
くすことができる半導体メモリ録音装置を得ることを目
的とする。
この発明に係る半導体メモリ録音装置は、録音すべき入
力信号が有音か否かを有音判定回路で判定し、有音と判
定した後は、上記入力信号を符号化した録音データをメ
モリに記録し、録音の開始時から上記有音と判定するま
での録音データはリングバッファメモリに記録し、録音
の終了時点で、リングバッファメモリ上の録音データを
、マイクロプロセッサが上記メモリにコピーするように
したものである。 実際の音の始まりから有音と判定するまでの時間分の録
音データを録音し、録音の終了時点でこれを有音と判定
した後の録音データを記録しているメモリにコピー可能
にし、これにより再生時に頭に欠けがない音声を確実に
再生できるようにする。
力信号が有音か否かを有音判定回路で判定し、有音と判
定した後は、上記入力信号を符号化した録音データをメ
モリに記録し、録音の開始時から上記有音と判定するま
での録音データはリングバッファメモリに記録し、録音
の終了時点で、リングバッファメモリ上の録音データを
、マイクロプロセッサが上記メモリにコピーするように
したものである。 実際の音の始まりから有音と判定するまでの時間分の録
音データを録音し、録音の終了時点でこれを有音と判定
した後の録音データを記録しているメモリにコピー可能
にし、これにより再生時に頭に欠けがない音声を確実に
再生できるようにする。
以下、この発明の一実施例を図について説明する。第1
図において、21はマイクロプロセッサ10に接続され
たリングバッファメモリで、これが録音時の実際の音の
始まりから有音と判定するまでの時間分の録音データを
記録するものである。 また、10はマイクロプロセッサで、リングバッファメ
モリ21に記録されている録音データを、メモリ12に
コピーして、頭に欠けがない音声を再生可能にしている
。なお、このほかの第4図に示したものと同一のブロッ
クには同一符号を付して、重複する説明を省略する。 第2図は録音開始スイッチ14を入れた時点Tからの音
声信号S、と、有音判定回路5の信号s8と、録音動作
のタイミングとの関係を示す説明図であり、第3図はメ
モリ12とリングバッファメモリ21に記録される時間
的な内容を示す説明図である。 次に動作について説明する。録音開始のスイッチ14が
閉じられたT1時後、音声信号Slが無音から有音にな
る12時を経て、さらに有音判定回路5で検出される信
号Sgが一定レベル2を超える時点T、までの間は、マ
イクロプロセッサ10が録音待ちの状態として各回路動
作を制御する。 しかし、マイクロプロセッサ10はこの12時からT1
時までの信号をリングバッファメモリ21に順次記録さ
せる。従って、リングバッファメモリ21は、有音判定
回路5が有音と判定したT3時以降は記録が行われず、
このT1時以降第3図(a)(b)の録音終了の14時
までの録音データは、メモリ12に記録される。 次に、マイクロプロセッサ10では録音終了時にリング
バッファ・メモリ21に記録した録音データのうち、1
2時から少し前の′r%時からT1時までに相当する部
分を、メモリ12の対応する部分に書き込み、これをリ
ングバッファメモリ21を一巡するまで順次行う、なお
、このときリングバッファメモリ2Iの長さを、実際の
音声有りのT!時より有音判定するT1時までよりも長
くすることにより、録音時の音の頭部分は確実に録音可
能となる。 なお、上記実施例ではエンコーダによる符号化方式をパ
ルス符号変調方式としたが、適応差動パルス符号変調方
式や適応デルタ変調方式などを用いてもよく、上記実施
例と同様の効果を奏する。
図において、21はマイクロプロセッサ10に接続され
たリングバッファメモリで、これが録音時の実際の音の
始まりから有音と判定するまでの時間分の録音データを
記録するものである。 また、10はマイクロプロセッサで、リングバッファメ
モリ21に記録されている録音データを、メモリ12に
コピーして、頭に欠けがない音声を再生可能にしている
。なお、このほかの第4図に示したものと同一のブロッ
クには同一符号を付して、重複する説明を省略する。 第2図は録音開始スイッチ14を入れた時点Tからの音
声信号S、と、有音判定回路5の信号s8と、録音動作
のタイミングとの関係を示す説明図であり、第3図はメ
モリ12とリングバッファメモリ21に記録される時間
的な内容を示す説明図である。 次に動作について説明する。録音開始のスイッチ14が
閉じられたT1時後、音声信号Slが無音から有音にな
る12時を経て、さらに有音判定回路5で検出される信
号Sgが一定レベル2を超える時点T、までの間は、マ
イクロプロセッサ10が録音待ちの状態として各回路動
作を制御する。 しかし、マイクロプロセッサ10はこの12時からT1
時までの信号をリングバッファメモリ21に順次記録さ
せる。従って、リングバッファメモリ21は、有音判定
回路5が有音と判定したT3時以降は記録が行われず、
このT1時以降第3図(a)(b)の録音終了の14時
までの録音データは、メモリ12に記録される。 次に、マイクロプロセッサ10では録音終了時にリング
バッファ・メモリ21に記録した録音データのうち、1
2時から少し前の′r%時からT1時までに相当する部
分を、メモリ12の対応する部分に書き込み、これをリ
ングバッファメモリ21を一巡するまで順次行う、なお
、このときリングバッファメモリ2Iの長さを、実際の
音声有りのT!時より有音判定するT1時までよりも長
くすることにより、録音時の音の頭部分は確実に録音可
能となる。 なお、上記実施例ではエンコーダによる符号化方式をパ
ルス符号変調方式としたが、適応差動パルス符号変調方
式や適応デルタ変調方式などを用いてもよく、上記実施
例と同様の効果を奏する。
以上のように、この発明によれば、録音すべき入力信号
が有音か否かを有音判定回路で判定し、有音と判定した
後は、上記入力信号を符号化した録音データをメモリに
記録し、録音の開始時から上記有音と判定するまでの録
音データはリングバッファメモリに記録し、録音の終了
時点でリングバッファメモリ上の録音データを、マイク
ロプロセッサが上記メモリにコピーするように構成した
ので、有音判定回路による有音判定に遅れがあっても、
録音当初における音の頭の部分に欠けが生じるのを確実
に防止できるものが得られる効果がある。
が有音か否かを有音判定回路で判定し、有音と判定した
後は、上記入力信号を符号化した録音データをメモリに
記録し、録音の開始時から上記有音と判定するまでの録
音データはリングバッファメモリに記録し、録音の終了
時点でリングバッファメモリ上の録音データを、マイク
ロプロセッサが上記メモリにコピーするように構成した
ので、有音判定回路による有音判定に遅れがあっても、
録音当初における音の頭の部分に欠けが生じるのを確実
に防止できるものが得られる効果がある。
第1図はこの発明の一実施例による半導体メモリ録音装
置を示すブロック接続図、第2図はこの発明における音
声信号、有音1判定回路の信号および録音動作タイミン
グの関係を示す説明図、第3図は第1図におけるメモリ
とリングカウンタメモリの構造を示す説明図、第4図は
従来の半導体メモリ録音装置を示すブロック接続図、第
5図は第4図における音声信号および有音判定回路の信
号を示すタイミングチャート図、第6図は第4図におけ
るメモリの構造を示す説明図である。 5は有音判定回路、10はマイクロプロセッサ、12は
メモリ、21はリングバッファメモリ。 なお、図中、同一符号は同一、又は相当部分を示す。 ’1iHi*< 1 特 許 出 願 人 三菱電機株式会社第3図
置を示すブロック接続図、第2図はこの発明における音
声信号、有音1判定回路の信号および録音動作タイミン
グの関係を示す説明図、第3図は第1図におけるメモリ
とリングカウンタメモリの構造を示す説明図、第4図は
従来の半導体メモリ録音装置を示すブロック接続図、第
5図は第4図における音声信号および有音判定回路の信
号を示すタイミングチャート図、第6図は第4図におけ
るメモリの構造を示す説明図である。 5は有音判定回路、10はマイクロプロセッサ、12は
メモリ、21はリングバッファメモリ。 なお、図中、同一符号は同一、又は相当部分を示す。 ’1iHi*< 1 特 許 出 願 人 三菱電機株式会社第3図
Claims (1)
- 録音すべき音声信号が有音か否かを判定する有音判定回
路と、上記音声信号をディジタル変換して符号化した録
音データを、上記有音判定回路が有音と判定した後から
記録するメモリと、上記録音の開始時から上記有音判定
回路が有音と判定するまでの録音データを記録するリン
グバッファメモリと、上記録音の終了時点で、上記リン
グバッファメモリに記録した録音データを上記メモリに
コピーするマイクロプロセッサとを備えた半導体メモリ
録音装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1136155A JPH033199A (ja) | 1989-05-31 | 1989-05-31 | 半導体メモリ録音装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1136155A JPH033199A (ja) | 1989-05-31 | 1989-05-31 | 半導体メモリ録音装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH033199A true JPH033199A (ja) | 1991-01-09 |
Family
ID=15168601
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1136155A Pending JPH033199A (ja) | 1989-05-31 | 1989-05-31 | 半導体メモリ録音装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH033199A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04111094U (ja) * | 1991-03-04 | 1992-09-28 | 三共電子株式会社 | メモリカード装置 |
JP2013156552A (ja) * | 2012-01-31 | 2013-08-15 | Sharp Corp | 話速変換装置、話速変換方法及びプログラム |
-
1989
- 1989-05-31 JP JP1136155A patent/JPH033199A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04111094U (ja) * | 1991-03-04 | 1992-09-28 | 三共電子株式会社 | メモリカード装置 |
JP2013156552A (ja) * | 2012-01-31 | 2013-08-15 | Sharp Corp | 話速変換装置、話速変換方法及びプログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1282124A3 (en) | Digital audio signal reproducing apparatus | |
JPH033199A (ja) | 半導体メモリ録音装置 | |
JP3227929B2 (ja) | 音声符号化装置およびその符号化信号の復号化装置 | |
KR100529267B1 (ko) | 음성부호화복호화방법 | |
KR100462916B1 (ko) | 데이터처리장치,데이터처리방법,데이터기록장치및데이터기록방법 | |
JP2715822B2 (ja) | ディジタル記録装置 | |
JPS6351000A (ja) | 音声メモリ装置 | |
JP2526919B2 (ja) | デイジタル式記録再生装置 | |
KR0141237B1 (ko) | 음성신호 기록/재생방법 및 그 장치 | |
KR850001676B1 (ko) | 디지탈 기록 재생장치 | |
JPH06230799A (ja) | 信号記録装置 | |
JPH0532860Y2 (ja) | ||
JPH0664915B2 (ja) | 固体メモリを用いた音声信号記録再生方法 | |
JPH117718A (ja) | ディジタルデータ記録方法及び装置並びに記録媒体 | |
JPH0415547B2 (ja) | ||
JPH0744199A (ja) | 音声録音再生装置 | |
JPH103749A (ja) | 再生装置及び記録装置 | |
JPH03182799A (ja) | 音声情報記録装置 | |
JPH03110600A (ja) | 半導体メモリ録音再生装置 | |
JPH0519789A (ja) | 音声符号化装置 | |
JPS6280850A (ja) | 自動頭出し信号記録装置 | |
JPH076506A (ja) | Pcm音声記録再生装置 | |
JPH0821201B2 (ja) | デイジタル式記録再生装置 | |
JPS63201937A (ja) | リアルタイム記録方式 | |
JPH01155553A (ja) | 録音装置 |