JPH03297145A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03297145A JPH03297145A JP2099900A JP9990090A JPH03297145A JP H03297145 A JPH03297145 A JP H03297145A JP 2099900 A JP2099900 A JP 2099900A JP 9990090 A JP9990090 A JP 9990090A JP H03297145 A JPH03297145 A JP H03297145A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pad
- titanium
- gold
- vanadium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000010931 gold Substances 0.000 claims abstract description 41
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 27
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052737 gold Inorganic materials 0.000 claims abstract description 27
- 239000010936 titanium Substances 0.000 claims abstract description 27
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 22
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 17
- 229910001069 Ti alloy Inorganic materials 0.000 claims abstract description 11
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052720 vanadium Inorganic materials 0.000 claims description 16
- 229910000756 V alloy Inorganic materials 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 5
- 238000005245 sintering Methods 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 abstract description 19
- 239000011229 interlayer Substances 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 64
- 239000000758 substrate Substances 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910010038 TiAl Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 101100263501 Dictyostelium discoideum atp6v1g gene Proteins 0.000 description 1
- 229910017903 NH3F Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- PTXMVOUNAHFTFC-UHFFFAOYSA-N alumane;vanadium Chemical compound [AlH3].[V] PTXMVOUNAHFTFC-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- TVWHTOUAJSGEKT-UHFFFAOYSA-N chlorine trioxide Chemical compound [O]Cl(=O)=O TVWHTOUAJSGEKT-UHFFFAOYSA-N 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- SAUMVKNLVQDHMJ-UHFFFAOYSA-N dichlorine trioxide Inorganic materials ClOCl(=O)=O SAUMVKNLVQDHMJ-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 235000021419 vinegar Nutrition 0.000 description 1
- 239000000052 vinegar Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
- H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
- H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
- H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
- H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85009—Pre-treatment of the connector or the bonding area
- H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
配線やパッドをアルミニウムによって形成する工程を含
む半導体装置の製造方法に関し、チタン合金やバナジウ
ム合金によって保護されるパッドに、少ない押圧力で強
固に外部配線を接続することを目的とし、 アルミニウム膜を形成する工程と、該アルミニウム膜を
パターニングしてパッドを形成する工程と、該パッドの
中央領域を金膜で覆う工程と、全体にチタン膜又はバナ
ジウム膜を積層する工程と、該チタン膜又は該バナジウ
ム膜をシンタリングしてパッドの表面にチタン合金層又
はバナジウム合金層を形成する工程と、前記チタン膜又
は前記バナジウム膜をエツチングにより除去し、前記金
膜と、前記チタン合金層又は前記バナジウム合金層とを
露出させる工程と、前記金膜に外部配線を接続する工程
とを含み構成する。
む半導体装置の製造方法に関し、チタン合金やバナジウ
ム合金によって保護されるパッドに、少ない押圧力で強
固に外部配線を接続することを目的とし、 アルミニウム膜を形成する工程と、該アルミニウム膜を
パターニングしてパッドを形成する工程と、該パッドの
中央領域を金膜で覆う工程と、全体にチタン膜又はバナ
ジウム膜を積層する工程と、該チタン膜又は該バナジウ
ム膜をシンタリングしてパッドの表面にチタン合金層又
はバナジウム合金層を形成する工程と、前記チタン膜又
は前記バナジウム膜をエツチングにより除去し、前記金
膜と、前記チタン合金層又は前記バナジウム合金層とを
露出させる工程と、前記金膜に外部配線を接続する工程
とを含み構成する。
（産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、より詳しくは
、配線やパッドをアルミニウムによって形成する工程を
含む半導体装置の製造方法に関する。
、配線やパッドをアルミニウムによって形成する工程を
含む半導体装置の製造方法に関する。
半導体装置の電極配線をアルミニウムによって形成する
場合には、アルミニウム電極配線の回りに保護膜を形成
してヒロック、ボイドの発生を防止するようにしている
。
場合には、アルミニウム電極配線の回りに保護膜を形成
してヒロック、ボイドの発生を防止するようにしている
。
また、アルミニウムよりなるパッドが水分等により腐食
し、これにボンディングされた金線が外れることを防止
するためにパッドを予め保護膜で覆ってから金線を取り
付けることが行われている。
し、これにボンディングされた金線が外れることを防止
するためにパッドを予め保護膜で覆ってから金線を取り
付けることが行われている。
ところで、アルミニウムよりなる電極やパッドの保護膜
の材料として、チタン（Ｔｉ）又はバナジウム（Ｖ）と
アルミニウム（ＡＩ）との合金を使用することが、特願
昭５６−４４０２０号等において提案されてい例えば、
ＴｉとＡｔの合金によってパッドの保護膜を形成する方
法は、第２図に例示するように、基板３０の上に形成さ
れた層間絶縁膜３１にＡｌ膜３２を積層した後に（第２
図（ａ））、ＡＩＭ３２をパタニングしてパッド３３を
形成しく第２図（ｂ））、ついで、その全体をＴ！膜３
４によって覆い（第２図（Ｃ））、温度４００°Ｃでこ
れをシンタリングしてＴＩをパッド３３に拡散させ（第
２図（ｄ））、この後に、）ＩＦとＮＨ３Ｆの混合液で
ＴｉＡ１合金をエツチングして除去する（第２図（ｅ）
）といった工程を経て行われる。
の材料として、チタン（Ｔｉ）又はバナジウム（Ｖ）と
アルミニウム（ＡＩ）との合金を使用することが、特願
昭５６−４４０２０号等において提案されてい例えば、
ＴｉとＡｔの合金によってパッドの保護膜を形成する方
法は、第２図に例示するように、基板３０の上に形成さ
れた層間絶縁膜３１にＡｌ膜３２を積層した後に（第２
図（ａ））、ＡＩＭ３２をパタニングしてパッド３３を
形成しく第２図（ｂ））、ついで、その全体をＴ！膜３
４によって覆い（第２図（Ｃ））、温度４００°Ｃでこ
れをシンタリングしてＴＩをパッド３３に拡散させ（第
２図（ｄ））、この後に、）ＩＦとＮＨ３Ｆの混合液で
ＴｉＡ１合金をエツチングして除去する（第２図（ｅ）
）といった工程を経て行われる。
これにより、アルミニウムパッド３３の表面には、耐腐
食性及び耐熱性のあるチタン・アルミニウム（ＴｉＡＬ
）膜３５が形成されることになり、ヒロックや腐食等の
発生が防止されることになる。
食性及び耐熱性のあるチタン・アルミニウム（ＴｉＡＬ
）膜３５が形成されることになり、ヒロックや腐食等の
発生が防止されることになる。
なお、バナジウムも同様にして合金化され、バナジウム
・アルミニウム（ＶＡυＡ０合金護膜として用いられる
ことになる。
・アルミニウム（ＶＡυＡ０合金護膜として用いられる
ことになる。
このようなＴｉＡＬ膜３５やＶＡｔｇは、非常に硬くて
保護膜としての効果は十分に得られるが、第２図（ｅ）
に示すように、熱圧着によって金（Ａｕ）線３６をパッ
ド３３にボンディングする場合に、ＴｉＡｌ膜３５及び
ＶＡＬ膜が熱圧着を阻止する作用もあり、Ａｕ線３６を
押圧する力を増加させる必要がある。
保護膜としての効果は十分に得られるが、第２図（ｅ）
に示すように、熱圧着によって金（Ａｕ）線３６をパッ
ド３３にボンディングする場合に、ＴｉＡｌ膜３５及び
ＶＡＬ膜が熱圧着を阻止する作用もあり、Ａｕ線３６を
押圧する力を増加させる必要がある。
しかし、Ａｕ線３６の押圧力を大きくすると、パッド３
３の下の半導体基板３０に応力がかかり、この半導体基
板３０に形成される素子が劣化したり、あるいは、パッ
ド３３にＡｕ線３６が接続されてもその接着力が小さい
といった問題がある。
３の下の半導体基板３０に応力がかかり、この半導体基
板３０に形成される素子が劣化したり、あるいは、パッ
ド３３にＡｕ線３６が接続されてもその接着力が小さい
といった問題がある。
本発明はこのような問題に鑑みてなされたものであって
、ＴｉＡ１合金やＶＡ１合金によって保護されるパッド
に、少ない押圧力で強固にＡｕ線を接続できる工程を含
む半導体装置の製造方法を提供することを目的とする。
、ＴｉＡ１合金やＶＡ１合金によって保護されるパッド
に、少ない押圧力で強固にＡｕ線を接続できる工程を含
む半導体装置の製造方法を提供することを目的とする。
上記した課題は、第１図に例示するように、アルミニウ
ム膜３を形成する工程と、該アルミニウム膜３をパター
ニングしてパッド５を形成する工程と、該パッド５の中
央領域を金膜７で覆う工程と、全体にチタン膜８又はバ
ナジウム膜を積層する工程と、該チタン膜８又は該バナ
ジウム膜をシンタリングしてパッドの表面にチタン合金
層９又はバナジウム合金層を形成する工程と、前記チタ
ン膜８又は前記バナジウム膜をエツチングにより除去し
、前記金膜７と、前記チタン合金層９又は前記バナジウ
ム合金層とを露出させる工程と、前記金膜７に外部配線
１１を接続する工程とを有する半導体装置の製造方法に
よって達成する。
ム膜３を形成する工程と、該アルミニウム膜３をパター
ニングしてパッド５を形成する工程と、該パッド５の中
央領域を金膜７で覆う工程と、全体にチタン膜８又はバ
ナジウム膜を積層する工程と、該チタン膜８又は該バナ
ジウム膜をシンタリングしてパッドの表面にチタン合金
層９又はバナジウム合金層を形成する工程と、前記チタ
ン膜８又は前記バナジウム膜をエツチングにより除去し
、前記金膜７と、前記チタン合金層９又は前記バナジウ
ム合金層とを露出させる工程と、前記金膜７に外部配線
１１を接続する工程とを有する半導体装置の製造方法に
よって達成する。
本発明によれば、アルミニウムよりなるパッド５の中央
に金膜７を形成した後に、チタン膜８やバナジウム膜を
形成し、これらをシンタリングするようにしている。
に金膜７を形成した後に、チタン膜８やバナジウム膜を
形成し、これらをシンタリングするようにしている。
このため、パッド５の中央に形成された金膜７において
、チタンやバナジウムがシンタリングされないので、チ
タンＭ８又はバナジウム膜を除去すれば金膜７がそのま
ま露出し、また、その他の領域ではチタン合金層９やバ
ナジウム合金が形成され、これらによってバッド５は水
分等から保護されることになり、パッド５の腐食が防止
される。
、チタンやバナジウムがシンタリングされないので、チ
タンＭ８又はバナジウム膜を除去すれば金膜７がそのま
ま露出し、また、その他の領域ではチタン合金層９やバ
ナジウム合金が形成され、これらによってバッド５は水
分等から保護されることになり、パッド５の腐食が防止
される。
しかも、スズ、銅等よりなる外部配線１１は、加熱によ
ってバッド５中夫の金Ｍ７と容易に接続するためにバッ
ド５に大きな力を加える必要がなく、その下の基板１は
良好な状態に保たれるばかりでなく、外部配！１１とバ
ッド５との接続は強固となり、プアー剥離は生じない。
ってバッド５中夫の金Ｍ７と容易に接続するためにバッ
ド５に大きな力を加える必要がなく、その下の基板１は
良好な状態に保たれるばかりでなく、外部配！１１とバ
ッド５との接続は強固となり、プアー剥離は生じない。
そこで、以下番二木発明の詳細を図面に基づいて説明す
る。
る。
第１図は、本発明の一実施例の工程を示す断面図であっ
て、図中符号１は、素子が形成される半導体基板で、こ
の半導体基板１の上に積層された眉間絶縁膜２にアルミ
ニウム（Ａｔ）よりなる配線電極とバッドとを形成する
場合について説明する。
て、図中符号１は、素子が形成される半導体基板で、こ
の半導体基板１の上に積層された眉間絶縁膜２にアルミ
ニウム（Ａｔ）よりなる配線電極とバッドとを形成する
場合について説明する。
まず、眉間絶縁＃２の上にアルミニウムＷｉ３をスパッ
タ法等によってｌｐｍ程度槓層しく第１図（ａ））、ア
ルミニウム［３の上にフォトレジスト４を塗布した後に
、これを露光、現像してバッド形成領域Ａと配線電極形
成領域Ｂに２オドレジスト４を残存させる（第１図（ｂ
） ）、この後に、フォトレジスト４をエツチング防１
１１Ｍに使用してアルミニウムＷＸ３を燐酸含有溶液に
よりエツチングすると、パッド形成Ｍ域Ａと配線電極形
成領域ＢにアルミニウムＩ！Ｉ３が残存し、それぞれバ
ッド５、配線電極６として使用されることになる（第１
図（Ｃ））。
タ法等によってｌｐｍ程度槓層しく第１図（ａ））、ア
ルミニウム［３の上にフォトレジスト４を塗布した後に
、これを露光、現像してバッド形成領域Ａと配線電極形
成領域Ｂに２オドレジスト４を残存させる（第１図（ｂ
） ）、この後に、フォトレジスト４をエツチング防１
１１Ｍに使用してアルミニウムＷＸ３を燐酸含有溶液に
よりエツチングすると、パッド形成Ｍ域Ａと配線電極形
成領域ＢにアルミニウムＩ！Ｉ３が残存し、それぞれバ
ッド５、配線電極６として使用されることになる（第１
図（Ｃ））。
次に、バッド５の中央に熱圧着等によって粒状の金（Ａ
ｕ）膜７を取り付けると、Ａｕ膜７とバッド５との境界
領域ではＡｕＡ Ｌの合金が局部的に形成される（第１
図（ｄ） ）。
ｕ）膜７を取り付けると、Ａｕ膜７とバッド５との境界
領域ではＡｕＡ Ｌの合金が局部的に形成される（第１
図（ｄ） ）。
この後に、真空蒸着法、スパッタ法等により全体にチタ
ン（Ｔｉ）ｆｌＪ８を５００人の厚さに積層してから（
第１図（ｅ））、半導体基板１を温度４００ ”Ｃの窒
素雰囲気中に１時間程度放置してシンタリングを行う。
ン（Ｔｉ）ｆｌＪ８を５００人の厚さに積層してから（
第１図（ｅ））、半導体基板１を温度４００ ”Ｃの窒
素雰囲気中に１時間程度放置してシンタリングを行う。
これによって、Ａｌよりなるバッド５及び配線電極６の
それぞれの表面から７１が拡散し、シンタリングの深さ
が約２０００人となり、この部分においてＴｉ４１層９
が形成される（第１図（ｆ））。
それぞれの表面から７１が拡散し、シンタリングの深さ
が約２０００人となり、この部分においてＴｉ４１層９
が形成される（第１図（ｆ））。
次に、ＨＰとＮＨ，Ｐの混合液をＴｉ膜８に供給し、こ
のＴｔｌｍＢをエツチングして除去する（第１図（ｇ）
）。
のＴｔｌｍＢをエツチングして除去する（第１図（ｇ）
）。
これによってバッド５及び配線電極６の表面に形成され
たＴｉＡｌ膜９が露出するが、バッド５の中央に形成さ
れた粒状のＡｕ膜７の表面ではＴ１がシンタリングされ
ないので、Ｔｉを除去することによりＡｕ膜７がそのま
ま露出することになる。
たＴｉＡｌ膜９が露出するが、バッド５の中央に形成さ
れた粒状のＡｕ膜７の表面ではＴ１がシンタリングされ
ないので、Ｔｉを除去することによりＡｕ膜７がそのま
ま露出することになる。
この後に、カバー膜となる５３３Ｎ４１１Ｉ Ｏを数μ
ｍ積層し、これをフォトリソグラフィー法によってパタ
ーニングしてバッド５上の５ｉＪａ Ｍｌ、 １０を除
去し１．ＡｕＭ７を突出させる（第１図（ｈ））。
ｍ積層し、これをフォトリソグラフィー法によってパタ
ーニングしてバッド５上の５ｉＪａ Ｍｌ、 １０を除
去し１．ＡｕＭ７を突出させる（第１図（ｈ））。
このようにして形成されたバッド５や電極配線６はＴｉ
Ａ１層９によって保護されることになり、配線電極６に
おいてヒロックやボイドの発注が防止される。
Ａ１層９によって保護されることになり、配線電極６に
おいてヒロックやボイドの発注が防止される。
しかも、バッド５においてはＡｕ膜７とＴｉＡ１層９が
保護膜として作用するので、ボンディングの後の工程で
形成されるパンケージのエポキシ樹脂材から出る塩素等
の元素や、外部から侵入する水分に対するアルミニウム
の腐食が防止される。
保護膜として作用するので、ボンディングの後の工程で
形成されるパンケージのエポキシ樹脂材から出る塩素等
の元素や、外部から侵入する水分に対するアルミニウム
の腐食が防止される。
さらに、第１図（ｈ）に示すように、バッド５に金線１
１をワイヤボンディングする場合には、その中央のＡｕ
膜７と金１ｉＡ１１は加熱によって容易に接続すること
になり、ボンディングの際にバッド５に大きな力を加え
る必要がなくなり、その下の半導体基板１に歪みが往じ
ることがなくなる。
１をワイヤボンディングする場合には、その中央のＡｕ
膜７と金１ｉＡ１１は加熱によって容易に接続すること
になり、ボンディングの際にバッド５に大きな力を加え
る必要がなくなり、その下の半導体基板１に歪みが往じ
ることがなくなる。
ここで、本実施例のようにバッド５にＡｕ膜７を形成し
てからＴｉ１ｌＦ３を付けた場合と、Ａｕ膜７を形成し
ないでＴ１膜８を積層した場合とを比較して、ボンディ
ングされた金［１１を一定の強度で引っ張るプアー剥離
の実験を行った結果、第１表に示すようになり、従来方
法によれば１００本の金線１１のうち４３本が剥離した
のに対して、本実施例では金ａｌｌが１本も剥離せず、
接続力が強いことが明らかになった。
てからＴｉ１ｌＦ３を付けた場合と、Ａｕ膜７を形成し
ないでＴ１膜８を積層した場合とを比較して、ボンディ
ングされた金［１１を一定の強度で引っ張るプアー剥離
の実験を行った結果、第１表に示すようになり、従来方
法によれば１００本の金線１１のうち４３本が剥離した
のに対して、本実施例では金ａｌｌが１本も剥離せず、
接続力が強いことが明らかになった。
第１表
また、耐湿性についての試験結果は、第２表に示すよう
になり、耐湿性について粒状金の有無には変化が見られ
なかった。
になり、耐湿性について粒状金の有無には変化が見られ
なかった。
（以下余白）
なお、上記した実施例では、パッド５や配線電極６の表
面にＴｉ４１層９を形成する工程について説明したが、
Ｔ１の代わりにバナジウム（ｎを積層し、これをＡＩよ
りなるパッド５や配線電極６にシンタリングし、パッド
５や配線電極６の表面にＶＡＬ層を形成しても、Ｔｉ４
１層９と同様な作用が得られる。
面にＴｉ４１層９を形成する工程について説明したが、
Ｔ１の代わりにバナジウム（ｎを積層し、これをＡＩよ
りなるパッド５や配線電極６にシンタリングし、パッド
５や配線電極６の表面にＶＡＬ層を形成しても、Ｔｉ４
１層９と同様な作用が得られる。
ここで、バナジウムのエツチング溶液としてはモーリス
氏液（三酸化塩素ＣＦ！ｇｏ３１５０ ｇ＋氷酢＃Ｂ０
０ｃｃ、水５０ｃｃの混合液、又はＨＦ：ＮＨｓ ：
ＨＣＩ！：ＨｔＯ＝１ ：４ ：４ ：２０の混合液を
使用する。
氏液（三酸化塩素ＣＦ！ｇｏ３１５０ ｇ＋氷酢＃Ｂ０
０ｃｃ、水５０ｃｃの混合液、又はＨＦ：ＮＨｓ ：
ＨＣＩ！：ＨｔＯ＝１ ：４ ：４ ：２０の混合液を
使用する。
また、上記した実施例では、パッド５中央のＡｕ膜７に
金１１ｉ１１をワイヤボンディングする場合について説
明したが、この粒状のＡｕ膜１１をバンプに用いてフィ
ルム表面に形成されたスズ膜や銅膜にワイヤレスボンデ
ィングすることもできる。
金１１ｉ１１をワイヤボンディングする場合について説
明したが、この粒状のＡｕ膜１１をバンプに用いてフィ
ルム表面に形成されたスズ膜や銅膜にワイヤレスボンデ
ィングすることもできる。
以上述べたように本発明によれば、アルミニウムよりな
るパッドの中央に金膜を形成した後に、チタン膜やバナ
ジウム膜を形成し、これらをシンタリングするようにし
たので、チタン膜やバナジウム膜を除去すれば金膜がそ
のまま露出し、その他の領域ではチタン合金やバナジウ
ム合金が形成され、これらによってパッドを水分等から
保護することができる。
るパッドの中央に金膜を形成した後に、チタン膜やバナ
ジウム膜を形成し、これらをシンタリングするようにし
たので、チタン膜やバナジウム膜を除去すれば金膜がそ
のまま露出し、その他の領域ではチタン合金やバナジウ
ム合金が形成され、これらによってパッドを水分等から
保護することができる。
しかも、金、スズ、銅等よりなる外部配線は、加熱によ
ってパッド中央の金膜と容易に接続するためにパッドに
大きな力を加える必要がなく、基板は良好な状態に保た
れるばかりでなく、外部配線とパッドとの接続は強固と
なり、プアー剥離の発生を阻止することが可能になる。
ってパッド中央の金膜と容易に接続するためにパッドに
大きな力を加える必要がなく、基板は良好な状態に保た
れるばかりでなく、外部配線とパッドとの接続は強固と
なり、プアー剥離の発生を阻止することが可能になる。
第１図は、本発明の一実施例の工程を示す断面図、
第２図は、従来方法の工程を示す断面図である。
（符号の説明）
■・・・半導体基板、
２・・・層間絶縁膜、
３・・・アルミニウム膜、
４・・・フォトレジスト、
５・・・パッド、
６・・・配線電極、
７・・・金膜、
８・・・チタン膜、
９・・・チタンアルミニウム層
１０・・・５ｉＪａ Ｗｌ、
１１・・・金線（外部配線）。
Claims (1)
- 【特許請求の範囲】 アルミニウム膜を形成する工程と、 該アルミニウム膜をパターニングしてパッドを形成する
工程と、 該パッドの中央領域を金膜で覆う工程と、 全体にチタン膜又はバナジウム膜を積層する工程と、 該チタン膜又は該バナジウム膜をシンタリングしてパッ
ドの表面にチタン合金層又はバナジウム合金層を形成す
る工程と、 前記チタン膜又は前記バナジウム膜をエッチングにより
除去し、前記金膜と、前記チタン合金層又は前記バナジ
ウム合金層とを露出させる工程と、前記金膜に外部配線
を接続する工程とを有することを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2099900A JPH03297145A (ja) | 1990-04-16 | 1990-04-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2099900A JPH03297145A (ja) | 1990-04-16 | 1990-04-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03297145A true JPH03297145A (ja) | 1991-12-27 |
Family
ID=14259651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2099900A Pending JPH03297145A (ja) | 1990-04-16 | 1990-04-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03297145A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018015156A1 (en) * | 2016-07-19 | 2018-01-25 | Danfoss Silicon Power Gmbh | Electrical assembly comprising a metal body arranged on a semiconductor chip and a connecting material arranged between the semiconductor chip and the metal body and connecting them |
-
1990
- 1990-04-16 JP JP2099900A patent/JPH03297145A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018015156A1 (en) * | 2016-07-19 | 2018-01-25 | Danfoss Silicon Power Gmbh | Electrical assembly comprising a metal body arranged on a semiconductor chip and a connecting material arranged between the semiconductor chip and the metal body and connecting them |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7642629B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
| JPS62145758A (ja) | パラジウムを用いる銅製ボンデイングパツドの酸化防止法 | |
| JP2821623B2 (ja) | 半導体装置の製造方法 | |
| JPH03297145A (ja) | 半導体装置の製造方法 | |
| JPH03101234A (ja) | 半導体装置の製造方法 | |
| JPH0730095A (ja) | 半導体装置及びその製造方法 | |
| JP2748530B2 (ja) | 半導体装置の製造方法 | |
| JPS63122248A (ja) | 半導体装置の製造方法 | |
| JP2751242B2 (ja) | 半導体装置の製造方法 | |
| JPS60136338A (ja) | 半導体装置 | |
| JPH0373535A (ja) | 半導体装置およびその製造方法 | |
| JPH06333977A (ja) | 半導体装置及びその製造方法 | |
| JP2874184B2 (ja) | 半導体装置の製造方法 | |
| JPH01233741A (ja) | 半導体装置の製造方法 | |
| JPS5815254A (ja) | 半導体素子の製造方法 | |
| JPH02174233A (ja) | Ｉｃチップの金属突起形成方法 | |
| JPH05235085A (ja) | 半導体装置 | |
| JPH0350734A (ja) | 集積回路の製造方法 | |
| JPH09172019A (ja) | 下地電極の形成方法 | |
| JP3438197B2 (ja) | 金属配線膜およびその製造方法 | |
| JPH0546708B2 (ja) | ||
| JPS63305533A (ja) | 半導体装置の製造方法 | |
| JPH04171835A (ja) | 樹脂封止型半導体装置 | |
| JPS5850756A (ja) | バンプ形成方法 | |
| JPH0290637A (ja) | 半導体集積回路装置 |