JPH03296219A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH03296219A JPH03296219A JP9905490A JP9905490A JPH03296219A JP H03296219 A JPH03296219 A JP H03296219A JP 9905490 A JP9905490 A JP 9905490A JP 9905490 A JP9905490 A JP 9905490A JP H03296219 A JPH03296219 A JP H03296219A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- layer
- aluminum
- tungsten
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 40
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 40
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 39
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 38
- 239000010937 tungsten Substances 0.000 claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 57
- 239000011229 interlayer Substances 0.000 claims description 10
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical group [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 claims description 7
- 150000002739 metals Chemical class 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 230000005012 migration Effects 0.000 abstract description 4
- 238000013508 migration Methods 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置に関し、特に、多層配線を有する
半導体装置に関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a semiconductor device, and particularly to a semiconductor device having multilayer wiring.
従来の技術
従来の多層配線は、第4図に示すように、半導体基板1
1上に形成された絶縁膜12と、第1の配線層例えば第
1のアルミ配線層14と、層間絶縁膜15と、第2のア
ルミ配線層18とを有する配線構造においては、第1の
アルミ配線層14と第2のアルミ配線層18との接続部
となる層間絶縁膜15の開孔領域に選択的にタングステ
ン膜16を埋設してアルミ配線間の接続を行っている。BACKGROUND OF THE INVENTION Conventional multilayer interconnection is based on a semiconductor substrate 1, as shown in FIG.
1, a first wiring layer such as a first aluminum wiring layer 14, an interlayer insulation film 15, and a second aluminum wiring layer 18. A tungsten film 16 is selectively buried in the opening region of the interlayer insulating film 15, which serves as a connecting portion between the aluminum wiring layer 14 and the second aluminum wiring layer 18, thereby establishing a connection between the aluminum wirings.
この選択タングステン膜16を用いるのは層間絶縁膜開
孔の微細化に伴って開孔段差の増大、アスペクト比の増
大による上層アルミ配線の開孔での段切れあるいは抵抗
値の増大を防止するためである。This selective tungsten film 16 is used in order to prevent an increase in the level difference of the openings due to the miniaturization of the openings in the interlayer insulating film, and to prevent step breakage or increase in resistance value due to the increase in the aspect ratio of the openings in the upper layer aluminum wiring. It is.
発明が解決しようとする課題
しかしながら、この従来の多層配線の構造では、高電流
が第1、第2アルミ配線14.18を接続部のタングス
テン膜16を通して流れることにより、マイグレーショ
ン現象が生じる。この第1、第2アルミ配線間を異種金
属のタングステン膜16で接続する構造ではマイグレー
ションの生じやすいアルミ原子と生じ難いタングステン
原子との接続部において第5図のようにアルミ配線部に
のみマイグレーション現象が発生してアルミ移動領域1
9が生じ、第2のアルミ配線層18とタングステン膜1
6との断線が生じるという課題があった。Problems to be Solved by the Invention However, in this conventional multilayer wiring structure, a migration phenomenon occurs when a high current flows through the first and second aluminum wirings 14 and 18 through the tungsten film 16 at the connection portion. In this structure in which the first and second aluminum wirings are connected by the tungsten film 16 of different metals, the migration phenomenon occurs only in the aluminum wiring part, as shown in Fig. 5, at the connection part between the aluminum atoms, which are likely to migrate, and the tungsten atoms, which are difficult to migrate. occurs and aluminum moving area 1
9 is formed, and the second aluminum wiring layer 18 and the tungsten film 1
There was a problem that a disconnection with 6 occurred.
本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記課題
を解決することを可能とした新規な半導体装置を提供す
ることにある。The present invention has been made in view of the above-mentioned conventional situation,
Accordingly, an object of the present invention is to provide a novel semiconductor device that makes it possible to solve the above-mentioned problems inherent in the conventional technology.
課題を解決するための手段
上記目的を達成する為に、本発明に係る半導体装置は、
第1の配線層と、層間絶縁膜を介して形成された第2の
配線層と、第1の配線層と第2の配線層を接続するタン
グステン膜とを有する半導体装置において、前記第1お
よび第2の配線層がアルミニウム膜と少なくともタング
ステンを含有する金属層との積層構造をそれぞれ有し、
タングステンを含有する金属層と前記タングステン膜と
が接続されている構造を備えて構成される。Means for Solving the Problems In order to achieve the above object, a semiconductor device according to the present invention includes:
A semiconductor device having a first wiring layer, a second wiring layer formed via an interlayer insulating film, and a tungsten film connecting the first wiring layer and the second wiring layer. The second wiring layer has a laminated structure of an aluminum film and a metal layer containing at least tungsten,
The structure includes a structure in which a metal layer containing tungsten and the tungsten film are connected.
実施例
次に本発明をその好ましい各実施例について図面を参照
して具体的に説明する。EXAMPLES Next, preferred embodiments of the present invention will be specifically explained with reference to the drawings.
第1図は本発明による第1の実施例を示す断面図である
。FIG. 1 is a sectional view showing a first embodiment of the present invention.
第1図を参照するに、本発明に係る半導体装置の第1の
実施例は、シリコン半導体基板1上に形成された絶縁膜
2上に約0.1μm厚のタングステン膜と、約1μm厚
の第1のアルミ配線層4と、第1のアルミ配線層4上に
約0.5μm厚に堆積され、選択的に開孔を有する層間
絶縁膜5と、開孔部と開孔部下の第1のアルミ配線除去
領域とを金属膜3に接続するように埋設されたタングス
テン膜6と、約0.1μm厚のタングステン膜7と、約
1μm厚の第2のアルミ配線層8とにより構成されてい
る。Referring to FIG. 1, the first embodiment of the semiconductor device according to the present invention includes a tungsten film with a thickness of about 0.1 μm on an insulating film 2 formed on a silicon semiconductor substrate 1, and a tungsten film with a thickness of about 1 μm on an insulating film 2 formed on a silicon semiconductor substrate 1. A first aluminum interconnection layer 4, an interlayer insulating film 5 deposited on the first aluminum interconnection layer 4 to a thickness of approximately 0.5 μm and selectively having an opening, and a first aluminum interconnection layer at the opening and under the opening. It is composed of a tungsten film 6 buried so as to connect the aluminum wiring removed region to the metal film 3, a tungsten film 7 with a thickness of approximately 0.1 μm, and a second aluminum wiring layer 8 with a thickness of approximately 1 μm. There is.
本箱1の実施例の工程順断面を第3図(a)、(b)に
示し説明を加える。第3図(a>はシリコン半導体基板
1上に形成された絶縁膜2上にスパッタリング法により
タングステン膜3を堆積し、さらに約1μm厚の第1の
アルミ配線層4をスパッタリング法で堆積し、写真蝕刻
法によりタングステン膜3および第1のアルミ配線層4
を同時にパタニングする。次に配線層間膜5を形成する
。ここでは配線層間膜5は、例えばプラズマCVD法に
よりプラズマ窒化膜を約2000人厚、有機塗布膜を約
1000人厚、プラズマCVD法によるプラズマ窒化膜
を約2000人順次堆積して形成されているものとする
。次に写真蝕刻法により層間絶縁膜5を選択的に除去し
第1のアルミ配線層4を露出させ、さらに異方性蝕刻を
露出した第1のアルミ配線層4に施してタングステン膜
3を露出させる。次に第3図(b)に示すように開孔部
に選択CVD法によりタングステン膜6を埋設する。次
に第1図に示すようにタングステン膜7および第2のア
ルミ配線層8を順次スパッタリンク法により堆積し、写
真蝕刻法によりパターニングして形成する。3(a) and 3(b) are cross-sectional views of the process steps of the embodiment of the bookcase 1, and further explanation will be added. In FIG. 3 (a), a tungsten film 3 is deposited by sputtering on an insulating film 2 formed on a silicon semiconductor substrate 1, and a first aluminum wiring layer 4 with a thickness of about 1 μm is further deposited by sputtering. A tungsten film 3 and a first aluminum wiring layer 4 are formed by photolithography.
pattern at the same time. Next, a wiring interlayer film 5 is formed. Here, the wiring interlayer film 5 is formed by sequentially depositing, for example, a plasma nitride film with a thickness of about 2,000 layers using a plasma CVD method, an organic coating film with a thickness of about 1,000 layers, and a plasma nitride film using a plasma CVD method with a thickness of about 2,000 layers. shall be taken as a thing. Next, the interlayer insulating film 5 is selectively removed by photolithography to expose the first aluminum wiring layer 4, and anisotropic etching is further applied to the exposed first aluminum wiring layer 4 to expose the tungsten film 3. let Next, as shown in FIG. 3(b), a tungsten film 6 is buried in the opening by selective CVD. Next, as shown in FIG. 1, a tungsten film 7 and a second aluminum wiring layer 8 are sequentially deposited by sputter linking and patterned by photolithography.
タングステン膜3.7の代わりにチタンタングステン膜
を使用することができる。A titanium-tungsten film can be used instead of the tungsten film 3.7.
タングステンまたはチタンタングステン膜3と第1のア
ルミ配線層4とにより第1の配線層が形成され、タング
ステンまたはチタンタングステン膜7と第2のアルミ配
線層とにより第2の配線層が形成されている。A first wiring layer is formed by the tungsten or titanium tungsten film 3 and the first aluminum wiring layer 4, and a second wiring layer is formed by the tungsten or titanium tungsten film 7 and the second aluminum wiring layer. .
本発明による第2の実施例の断面を第2図に示す。A cross section of a second embodiment according to the invention is shown in FIG.
第2図を参照するに、半導体基板1上に形成された絶縁
膜2上にスパッタリング法により約IIIm厚の第1の
アルミ配線層4および約1000人厚のチタンタングス
テンまたはタングステン膜3が形成され、第1の実施例
と同様に層間絶縁膜5が形成され、開孔部に選択CVD
法により形成されたタングステン膜6が埋設され、約1
000人厚のチタンタングステンまたはタングステン膜
7および約1μm厚のアルミ配線層8が選択的に形成さ
れている。Referring to FIG. 2, a first aluminum wiring layer 4 with a thickness of about IIIm and a titanium-tungsten or tungsten film 3 with a thickness of about 1000m are formed on an insulating film 2 formed on a semiconductor substrate 1 by sputtering. , an interlayer insulating film 5 is formed in the same way as in the first embodiment, and selective CVD is applied to the opening.
The tungsten film 6 formed by the method is buried, and about 1
A titanium tungsten or tungsten film 7 with a thickness of 1,000 μm and an aluminum wiring layer 8 with a thickness of about 1 μm are selectively formed.
第2の実施例では第1の実施例と異なり下層のつ
第1のアルミ配線を除去しチタンタングステンまたはタ
ングステン膜3を露出させる工程が不要であり、工程的
に簡略である。さらに開孔を埋設するタングステン膜6
の膜厚か薄くてきるために開孔部の抵抗値低減にも有効
である。Unlike the first embodiment, the second embodiment does not require the step of removing the lower first aluminum wiring to expose the titanium tungsten or tungsten film 3, and is therefore simple in terms of process. Furthermore, the tungsten film 6 that fills the openings
Since the film thickness can be reduced, it is also effective in reducing the resistance value of the opening.
発明の詳細
な説明したように、本発明によれば、配線層をアルミニ
ウムとタングステンを含む金属層により形成し上層及び
下層の接続に用いるタングステン膜を各配線の金属層に
接続することにより第5図で示すタングステン膜とアル
ミ配線層間でのアルミニウムのマイグレーションによる
断線といった前記課題は生じないという効果が得られる
。As described in detail, according to the present invention, the wiring layer is formed of a metal layer containing aluminum and tungsten, and the tungsten film used for connecting the upper layer and the lower layer is connected to the metal layer of each wiring. An advantage is obtained that the above-mentioned problem of disconnection due to aluminum migration between the tungsten film and the aluminum wiring layer shown in the figure does not occur.
第1図は本発明による第1の実施例を示す断面図、第2
図は本発明による第2の実施例を示す断面図、第3図(
a)〜(b)は本発明による第1の実施例の工程順を示
す断面図、第4図は従来例の断面図、第5図は従来のア
ルミマイクレージョンの説明図である。FIG. 1 is a sectional view showing a first embodiment of the present invention,
The figure is a sectional view showing a second embodiment of the present invention, and FIG.
a) to (b) are cross-sectional views showing the process order of the first embodiment of the present invention, FIG. 4 is a cross-sectional view of a conventional example, and FIG. 5 is an explanatory diagram of a conventional aluminum microsion.
Claims (2)
間絶縁膜を介して形成された第2の配線層とを有し、前
記第1の配線層と該第2の配線層とが第1の金属層で接
続されている半導体装置において、前記第1および第2
の配線層が少なくとも2種類の金属の積層構造を有し、
前記2種類の金属の少なくとも1種類が前記第1の金属
層を構成する原子を含有する第2の金属層を有し、前記
第1および第2の配線層を構成する前記第2の金属層が
互いに前記第1の金属層で接続されていることを特徴と
する半導体装置。(1) A first wiring layer formed on a semiconductor substrate and a second wiring layer formed via an interlayer insulating film, the first wiring layer and the second wiring layer in a semiconductor device in which the first and second metal layers are connected by a first metal layer;
the wiring layer has a laminated structure of at least two types of metals,
The second metal layer has a second metal layer containing atoms in which at least one of the two types of metals constitutes the first metal layer, and the second metal layer constitutes the first and second wiring layers. are connected to each other by the first metal layer.
記第2の金属層がチタンタングステンあるいはタングス
テン層であり前記第1、第2の配線層がアルミニウムと
前記第2の金属層の2層構造であることを更に特徴とす
る請求項(1)に記載の半導体装置。(2) The first metal layer is a tungsten layer, the second metal layer is titanium tungsten or a tungsten layer, and the first and second wiring layers are made of aluminum and the second metal layer. The semiconductor device according to claim 1, further characterized in that it has a layered structure.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9905490A JPH03296219A (en) | 1990-04-13 | 1990-04-13 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9905490A JPH03296219A (en) | 1990-04-13 | 1990-04-13 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03296219A true JPH03296219A (en) | 1991-12-26 |
Family
ID=14236921
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9905490A Pending JPH03296219A (en) | 1990-04-13 | 1990-04-13 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03296219A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5793113A (en) * | 1995-01-25 | 1998-08-11 | Nec Corporation | Multilevel interconnection structure for semiconductor devices |
-
1990
- 1990-04-13 JP JP9905490A patent/JPH03296219A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5793113A (en) * | 1995-01-25 | 1998-08-11 | Nec Corporation | Multilevel interconnection structure for semiconductor devices |
US5930667A (en) * | 1995-01-25 | 1999-07-27 | Nec Corporation | Method for fabricating multilevel interconnection structure for semiconductor devices |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0124644B1 (en) | Forming method of multi metal line for semiconductor device | |
JPH02137230A (en) | Integrated circuit device | |
JPH0212859A (en) | Formation of multilayer interconnection | |
JPH03296219A (en) | Semiconductor device | |
JPS5950544A (en) | Formation of multi-layer wiring | |
JPH01255249A (en) | Semiconductor integrated circuit device | |
JPH07183377A (en) | Semiconductor device | |
JPH02183536A (en) | Semiconductor device | |
JP3340578B2 (en) | Multilayer wiring of semiconductor device and method of manufacturing the same | |
JPH04188753A (en) | Multilayer interconnection semiconductor device | |
JPH0621236A (en) | Semiconductor device and manufacture thereof | |
JPH0338832A (en) | Wiring structure of semiconductor device | |
JP2893800B2 (en) | Method for manufacturing semiconductor device | |
JPH0547764A (en) | Semiconductor device and its manufacture | |
JPS62136857A (en) | Manufacture of semiconductor device | |
JPH0621058A (en) | Semiconductor device | |
JPS63257268A (en) | Semiconductor integrated circuit | |
JPH0234929A (en) | Manufacture of semiconductor device | |
JPS60124950A (en) | Semiconductor device having multilayer interconnection structure | |
JPH05102150A (en) | Semiconductor device and its manufacture | |
JPH04186730A (en) | Manufacture of semiconductor device | |
JPH08274098A (en) | Semiconductor device and its manufacture | |
JPS6049651A (en) | Semiconductor integrated circuit device | |
JP2000031271A (en) | Manufacture of multi-layer interconnection semiconductor device | |
JPS62298135A (en) | Semiconductor device |