JPS5950544A - Formation of multi-layer wiring - Google Patents

Formation of multi-layer wiring

Info

Publication number
JPS5950544A
JPS5950544A JP16098282A JP16098282A JPS5950544A JP S5950544 A JPS5950544 A JP S5950544A JP 16098282 A JP16098282 A JP 16098282A JP 16098282 A JP16098282 A JP 16098282A JP S5950544 A JPS5950544 A JP S5950544A
Authority
JP
Japan
Prior art keywords
film
layer wiring
layer
wiring
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16098282A
Other languages
Japanese (ja)
Inventor
Hiroji Saida
斉田 広二
Akira Sato
朗 佐藤
Masahiko Kogirima
小切間 正彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP16098282A priority Critical patent/JPS5950544A/en
Publication of JPS5950544A publication Critical patent/JPS5950544A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To enable the connection of stricture parts of the first and second layer wirings by a method wherein a tungsten film is adhered on an Al-Si alloy film of the first layer wiring. CONSTITUTION:After adhering an oxide film 2 on an Si substrate 1, an Al-Si alloy film 3 is formed by sputtering method. Thereafter, the tungsten film 4 is formed, and a first layer wiring and the tungsten film thereon are formed. Next, a phosphorus glass film 5 is formed by bias sputtering method, a through hole is formed by etching, and thereafter a tunsten film 6 is formed. Then, after forming an Al film by sputtering method, an Al wiring film 7 of a second layer is formed by etching.

Description

【発明の詳細な説明】 本発明は多層配線の形成方法に関するものにして、特に
第1層がアルミニウム・シリコン合金よりなる配線に第
2層配線を挟小部においても接続できる方法に関するも
のである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for forming multilayer interconnects, and more particularly to a method for connecting second layer interconnects to interconnects in which the first layer is made of an aluminum-silicon alloy even in small areas. .

現在の半導体素子は集積化が進み、これに伴って来る構
造が微細化され、配線技術も微ホ田化や多層配線構造に
なっている。従来の多層配線の形成方法は、第1層配線
と第2層配線とを接続する場合、第1層配線上に絶縁膜
を形成した後、スルーホールをあけて第2層配線のアル
ミニウムをスパッタリング法や真空蒸着法で形成してい
る。この方法は、スルーホール径が2μmφ以下に狭小
になると段差部での膜厚が薄くなる現象、ずlわち、ス
テップカバレージが悪くなり、第1層配線と第2層配線
の接続ができなく、断線の原因になる欠点を持っている
ものであった。
Current semiconductor devices are becoming more and more integrated, and as a result, their structures have become finer, and wiring techniques have also become finer and multilayer wiring structures. The conventional method for forming multilayer wiring is to form an insulating film on the first layer wiring, then open a through hole and sputter aluminum for the second layer wiring when connecting the first layer wiring and the second layer wiring. It is formed using a method or a vacuum evaporation method. This method is based on the phenomenon that when the through-hole diameter becomes narrower than 2 μmφ, the film thickness at the stepped portion becomes thinner.In other words, the step coverage deteriorates, and the connection between the first layer wiring and the second layer wiring becomes impossible. , which had the disadvantage of causing wire breakage.

この原因を解決するために、スルーホール部に選択的に
金属が堆積する化学蒸着法を用いて第1層配線と第2層
配線とを接続する方法が提案され公知となっている。こ
の方法は、アルミニウムとシリコン(2%)の合金が第
1層配線に用いられているため、表面にアルミニウム酸
化物が容易に形成される性質を持っているものに対する
ものである。このアルミニウム酸化物はスルーホール部
のみに選択的に金属を堆積する化学蒸着法で選択性が悪
くなる障害になり、化学蒸着法を行う直前にスパッタエ
ツチングなどで表面のアルミニウム酸化物を除去しなけ
ればならないといった欠点を持っている。
In order to solve this cause, a method has been proposed and known in which the first layer wiring and the second layer wiring are connected using a chemical vapor deposition method in which metal is selectively deposited in the through hole portion. This method is applied to a device in which aluminum oxide is easily formed on the surface because an alloy of aluminum and silicon (2%) is used for the first layer wiring. This aluminum oxide becomes an obstacle that reduces selectivity in the chemical vapor deposition method that selectively deposits metal only on the through-hole area, so the aluminum oxide on the surface must be removed by sputter etching or the like immediately before performing the chemical vapor deposition method. It has the disadvantage that it cannot be used.

本発明の目的は、上記した従来技術の欠点を取り除いた
、第1層配線と第2層配線の挟小部接続を可能とした多
層配線の形成方法を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a method for forming a multilayer interconnection, which eliminates the drawbacks of the prior art described above and enables connection of a first layer interconnection and a second layer interconnection at a narrow portion.

上記の目的の本発明の多層配線の形成方法の特徴とする
ところは、第1層配線と第2層配線とを接続する多層配
線の形成において、第1層配線の金属膜上にタングステ
ン膜等の遷移金属膜を被着し、第1層配線と第2層配線
とを接続するスルーホール部のみに選択的にタングステ
ン膜等の遷移金属膜を化学蒸着法を用いて形成し、該化
学蒸着タングステン膜等の遷移金属膜を介して第1層配
線と第2層配線とを接続する工程を営むことにある。上
記において、前記の第1層配線にアルミニウム・シリコ
ン合金が用いられている時には、前記の第1層配線のア
ルミニウム・シリコン合金膜をスパッタリング法で形成
したのに引き続き、同一装置内で連続的にタングステン
膜等の遷移金属膜をその上に被着するのが好ましい。
The feature of the method for forming a multilayer wiring according to the present invention for the above purpose is that in forming a multilayer wiring that connects a first layer wiring and a second layer wiring, a tungsten film or the like is formed on the metal film of the first layer wiring. A transition metal film such as a tungsten film is selectively formed only in the through hole portion connecting the first layer wiring and the second layer wiring using a chemical vapor deposition method. The purpose of this method is to perform a process of connecting a first layer wiring and a second layer wiring through a transition metal film such as a tungsten film. In the above, when an aluminum-silicon alloy is used for the first-layer wiring, the aluminum-silicon alloy film for the first-layer wiring is formed by sputtering and then continuously in the same equipment. Preferably, a transition metal film, such as a tungsten film, is deposited thereon.

現在、一般的に第1層配線の材料にはアルミニウム・シ
リコン(2%)合金が用いられている。
Currently, aluminum-silicon (2%) alloy is generally used as the material for the first layer wiring.

この合金は、表面にアルミニウム酸化物が容易に形成さ
れ易い性質を持っている。本発明においては、表面に形
成されるこのようなアルミニウム酸化物を防止するため
、第1層配線の金属膜上にタングステン膜等の遷移金属
膜を被着して被覆するのであり、すなわち、第1層配線
の金属膜であるアルミニウム・シリコン合金をスパッタ
リング法で形成したのに引き続き、同一装置内で連続的
にタングステン膜等の遷移金属膜を形成してアルミニウ
ム・シリコン合金の表面を覆ってしまうのである。この
ようにすることにより、第1層配線と$2層配線とを接
続するスルーホール部のみに選択的にタングステン等の
遷移金属を堆積する化学蒸着法において、アルミニウム
酸化物がないので、従来技術におけるようなスパッタエ
ツチングヲ行わないで容易にタングステン等の遷移金属
を選択的に堆積することができるのである。
This alloy has the property that aluminum oxide is easily formed on the surface. In the present invention, in order to prevent such aluminum oxide from forming on the surface, a transition metal film such as a tungsten film is coated on the metal film of the first layer wiring. After forming an aluminum-silicon alloy, which is a metal film for one-layer wiring, by sputtering, a transition metal film such as a tungsten film is continuously formed in the same equipment to cover the surface of the aluminum-silicon alloy. It is. By doing this, in the chemical vapor deposition method in which a transition metal such as tungsten is selectively deposited only in the through-hole portion connecting the first layer wiring and the $2 layer wiring, there is no aluminum oxide, so it is possible to eliminate the conventional technology. Transition metals such as tungsten can be selectively deposited easily without sputter etching as in the conventional method.

以下に、本発明を一実施例につき図面を参照して、さら
に詳細に説明する。
EMBODIMENT OF THE INVENTION Below, one Example of this invention is demonstrated in more detail with reference to drawings.

第1図、第2図、第3図は、工程順における配線層の断
面図である。
FIG. 1, FIG. 2, and FIG. 3 are cross-sectional views of wiring layers in the order of steps.

第1図を参照して、半導体素子が形成されるシリコン基
板1に、酸化膜2を30nm厚に被着した後、ホトエツ
チングにより電極コンタクトをあけ、スパッタリング法
で膜厚1μmのアルミニウム・シリコン合金膜3を形成
した。その後、同一装置内で連続して膜厚2Qnmのタ
ングステン膜4を形成し、ホトエツチングとドライエツ
チングにより第1層配線と第1層配線上のタングステン
膜を形成した。この状態を示したのが第1図である。
Referring to FIG. 1, an oxide film 2 with a thickness of 30 nm is deposited on a silicon substrate 1 on which a semiconductor element is formed, electrode contacts are made by photoetching, and an aluminum-silicon alloy film with a thickness of 1 μm is formed by sputtering. 3 was formed. Thereafter, a tungsten film 4 having a thickness of 2 Q nm was continuously formed in the same apparatus, and a first layer wiring and a tungsten film on the first layer wiring were formed by photoetching and dry etching. FIG. 1 shows this state.

次に、第2図を参照して、バイアススパッタリング法で
、膜厚600nmのリンガラス膜5を形成し、ホトエツ
チングとドライエツチングによりスルーホールを形成シ
た後、スルーホール部のみに選択的に堆積する化学蒸着
法により、膜厚600nmのタングステン膜6金形成し
た。この状態を示したのが第2図である。
Next, referring to FIG. 2, a phosphorus glass film 5 with a thickness of 600 nm is formed by bias sputtering method, through holes are formed by photoetching and dry etching, and then selective deposition is performed only in the through hole portions. A 600 nm thick tungsten film of 6 gold was formed by chemical vapor deposition. FIG. 2 shows this state.

次いで、第3図を参照して、スパッタリング法を用いて
、膜厚2μmのアルミニウム膜を形成した後、ホトエツ
チングとドライエツチングにより第2層アルミニウム配
線膜7を形成した。この状態を示したのが第3図である
Next, referring to FIG. 3, a 2 μm thick aluminum film was formed by sputtering, and then a second layer aluminum wiring film 7 was formed by photoetching and dry etching. FIG. 3 shows this state.

以上の工程により形成した多層配線は、第1層配線のア
ルミニウム・シリコン合金膜上にタングステン膜を被着
したことにより、本発明によらない場合表面にできるア
ルミニウム酸化物の生成を防止できたので、第1層配線
と第2層配線とを接続スるスルーホール部のみにタング
ステン膜を選択的に堆積する化学蒸着法が容易に、かつ
確実にできた。また、アルミニウム酸化物が存在しない
ため、第1層配線と第2層配線とのコンタクト抵抗が小
さくな9、断線のない、挟小部接続の多層配線が生産性
良くできた。
In the multilayer wiring formed by the above process, by depositing a tungsten film on the aluminum-silicon alloy film of the first layer wiring, it was possible to prevent the formation of aluminum oxide that would otherwise be formed on the surface. A chemical vapor deposition method that selectively deposits a tungsten film only on the through-hole portion connecting the first layer wiring and the second layer wiring can be easily and reliably performed. Furthermore, since no aluminum oxide is present, the contact resistance between the first-layer wiring and the second-layer wiring is low9, and multi-layer wiring with narrow portion connections without disconnection can be produced with high productivity.

以上の実施例では、第1層配線上に被着する金属膜とし
てタングステン膜を用いたが、モリブデン膜やタンタル
膜などの遷移金属膜も同様の効果を示すことが確認され
た。また、本実施例においては、化学蒸着法で選択的に
堆積する金属をタングステンとしたが、モリブデンやタ
ンタル等の遷移金属でも、同様に良好でめることが確認
された。
In the above embodiments, a tungsten film was used as the metal film deposited on the first layer wiring, but it was confirmed that transition metal films such as molybdenum films and tantalum films also exhibit similar effects. Further, in this example, tungsten was used as the metal to be selectively deposited by chemical vapor deposition, but it was confirmed that transition metals such as molybdenum and tantalum could be similarly deposited satisfactorily.

以上の説明に明らかなように、本発明によれば従来技術
の欠点であった、多層配線における層間挟小部接続を容
易に、安全かつ確実にできるものである。
As is clear from the above description, according to the present invention, it is possible to easily, safely and reliably connect the interlayer pincers in multilayer wiring, which has been a drawback of the prior art.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図、第2図、第3図は、本発明の工程順に示した配
線層の断面図である。
FIG. 1, FIG. 2, and FIG. 3 are cross-sectional views of wiring layers shown in the order of steps of the present invention.

Claims (1)

【特許請求の範囲】 1、第1層配線と第2層配線とを接続する多層配線の形
成において、第1層配線の金属膜上にタングステン膜等
の遷移金属膜を被着し、第1層配線と第2層配線とを接
続するスルーホール部のみに選択的にタングステン膜等
の遷移金属膜を化学蒸着法を用いて形成し、該化学蒸着
タングステン膜等の遷移金属膜を介して第1層配線と第
2層配線とを接続する工程を含むことを特徴とする多層
配線の形成方法。 2、前記の第1層配線がアルミニウム・シリコン合金よ
りなるものにおいて、第1層配線の金属膜上にタングス
テン膜等の遷移金属膜を被着するのは、該第1層配線の
アルミニウム・シリコン合金膜をスパッタリング法で形
成し、次いで、同一装置内で連続的にタングステン膜等
の遷移金属膜を形成してアルミニウム・シリコン合金膜
を覆うのでβる特許請求の範囲第1項記載の多層配縁の
形成方法。
[Claims] 1. In forming a multilayer interconnect that connects a first layer interconnect and a second layer interconnect, a transition metal film such as a tungsten film is deposited on the metal film of the first layer interconnect, and the first A transition metal film such as a tungsten film is selectively formed only in the through-hole portion connecting the layer wiring and the second layer wiring using a chemical vapor deposition method, and the transition metal film such as the chemical vapor deposited tungsten film is A method for forming multilayer wiring, the method comprising the step of connecting first-layer wiring and second-layer wiring. 2. In the case where the first layer wiring is made of an aluminum-silicon alloy, a transition metal film such as a tungsten film is deposited on the metal film of the first layer wiring. The multilayer structure according to claim 1, in which an alloy film is formed by sputtering, and then a transition metal film such as a tungsten film is continuously formed in the same apparatus to cover the aluminum-silicon alloy film. How to form the edges.
JP16098282A 1982-09-17 1982-09-17 Formation of multi-layer wiring Pending JPS5950544A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16098282A JPS5950544A (en) 1982-09-17 1982-09-17 Formation of multi-layer wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16098282A JPS5950544A (en) 1982-09-17 1982-09-17 Formation of multi-layer wiring

Publications (1)

Publication Number Publication Date
JPS5950544A true JPS5950544A (en) 1984-03-23

Family

ID=15726317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16098282A Pending JPS5950544A (en) 1982-09-17 1982-09-17 Formation of multi-layer wiring

Country Status (1)

Country Link
JP (1) JPS5950544A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6074651A (en) * 1983-09-02 1985-04-26 シ−メンス、アクチエンゲゼルシヤフト Method of producing integrated semiconductor circuit
JPS61245551A (en) * 1985-04-23 1986-10-31 Fujitsu Ltd Semiconductor integrated circuit
JPS6257234A (en) * 1985-09-06 1987-03-12 Hitachi Ltd Wiring structure
JPS6343349A (en) * 1986-08-08 1988-02-24 Matsushita Electric Ind Co Ltd Multilayer thin-film interconnection
JPS63133648A (en) * 1986-11-10 1988-06-06 エイ・ティ・アンド・ティ・コーポレーション Tungsten covering
USRE36663E (en) * 1987-12-28 2000-04-18 Texas Instruments Incorporated Planarized selective tungsten metallization system

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6074651A (en) * 1983-09-02 1985-04-26 シ−メンス、アクチエンゲゼルシヤフト Method of producing integrated semiconductor circuit
JPS61245551A (en) * 1985-04-23 1986-10-31 Fujitsu Ltd Semiconductor integrated circuit
JPS6257234A (en) * 1985-09-06 1987-03-12 Hitachi Ltd Wiring structure
JPS6343349A (en) * 1986-08-08 1988-02-24 Matsushita Electric Ind Co Ltd Multilayer thin-film interconnection
JPS63133648A (en) * 1986-11-10 1988-06-06 エイ・ティ・アンド・ティ・コーポレーション Tungsten covering
USRE36663E (en) * 1987-12-28 2000-04-18 Texas Instruments Incorporated Planarized selective tungsten metallization system

Similar Documents

Publication Publication Date Title
JP2773578B2 (en) Method for manufacturing semiconductor device
JPH01302842A (en) Semiconductor device of multilayer interconnection structure
KR20000023210A (en) Semiconductor device and method for manufacturing the same
JPH11330231A (en) Metal coat structure
JPS5950544A (en) Formation of multi-layer wiring
JP3521200B2 (en) Wiring structure and method of forming the same
JPH11251433A (en) Semiconductor device and manufacture thereof
JPH0697663B2 (en) Method for manufacturing semiconductor device
JPS60262443A (en) Forming method of multilayer interconnection
JPS62136857A (en) Manufacture of semiconductor device
JPH0697299A (en) Semiconductor device
JPS5913345A (en) Semiconductor device
JPH0621236A (en) Semiconductor device and manufacture thereof
JPS59202651A (en) Forming method of multilayer interconnection
JPH06163705A (en) Semiconductor device having structure of conductive-film laminated wiring
JPH0786209A (en) Manufacture of semiconductor device
JPH0621058A (en) Semiconductor device
JPH03296219A (en) Semiconductor device
JP2646897B2 (en) Method of forming multilayer wiring
JPH08274098A (en) Semiconductor device and its manufacture
JPH0778823A (en) Semiconductor device
JPS58110055A (en) Semiconductor device
JPH01233739A (en) Manufacture of semiconductor device
JPH098134A (en) Semiconductor device and its manufacture
JPH0234929A (en) Manufacture of semiconductor device