JPH0329567A - 復号処理装置及びその復号処理方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ｃ概要） 復号処理装置、特にＭＨ法等によりデータ圧縮された２
値化符号データを白黒画像データに復号化する処理装置
に関し、 謹復号処理用符号データを、画素長を基準に配列して記
憶手段に格納することなく、該符号データの格納方法を
工夫し、その検索開始位置を素早く見出して、復号処理
速度の向上を図ることを目的とし、 ２値化符号データに基づいて、アドレス検索データを発
生するアドレス検索出力手段と、前記２値化符号データ
を順次入力する順序レジスタと、前記２値化符号データ
の特定符号データ以下をマスクするマスク手段と、前記
２４ｔ１化符号データの白画素を復号化する第１画素デ
ータを格納する第１の記憶手段と、前記２値化符号デー
タの黒画素の復号化をする第２の画素データを格納する
第２の記憶手段と、前記第１の画素データもしくは第２
の画素データと前記特定符号データをマスクした２値化
符号データとを比較する比較手段と、前記アドレス検索
出力手段、順次レジスタ、マスク手段及び第１，第２の
記憶手段の入出力制御をする制御手段とを含み構威する
． 〔産業上の利用分野〕 本発明は、復号処理装置及びその復号処理方法に関する
ものであり、更に詳しく言えばＭＨ（Ｍｏｄｉｆｉｅｄ
　Ｈｕｆｆａｎ　ｃｏｄｅ）法等により、データ圧縮さ
れた２値化符号データを白黒画像データに復号化する処
理方法およびその処理装置に関するものである． 近年、白黒画倣データを走査線の方向にデジタル処理し
て、その白黒の２ｉ化符号データを相手方に伝送し、受
信側において２値化符号データを白黒画像データに復号
処理するファクシξり装置が利用されている． これによれば、１回の復号処理を短時間に行って、その
復号化処理速度の高速化を図ることができる復号処理装
置と復号処理方法の要望がある．〔従来の技術〕 第１８〜２０図は、従来例に係る説明図である．第１８
図は、従来例の復号処理装置に係る構威図を示している
． 図において、復号処理装置は、２値化符号データＤＩＮ
を１頓次入力するシフトレジスタ１と、アドレスＡＤＤ
４を「白」．または「黒」の変換テーブルメモリ３，４
に指定するアドレスカウンク２と、白画素の復号データ
を記憶する「白」の変換テーブルメモリ３と、黒画素の
復号データを記４．１２する「黒」の変換テーブルメモ
リ４と、２値化符号データＤＩＮの特定符号データＭＨ
以下をマスクするマスク回路５と、そのマスクされた２
値化符号データＤＩＮ及び復号データの一敗検出をする
比較回路６と、アドレスカウンタ２，シフトレジスタ１
，「白」，「黒」の変換テーブルメモＩ７３，４及びマ
スク回路５．比較回路６の入出力制御をする制御回路７
と、白黒画像信号Ｓ１を出力する白黒画素データ出力回
路８から構成されている． なお、当謹復号処理装置は本発明者が現在出願中（特願
昭６３−３１０４５５）のものである．また、該装置の
復号処理動作は、２値化符号データＤＩＮを順次、シフ
トレジスタｌに入力し、該２値化符号データＤＩＮの特
定符号データＭＨ以下をマスクし、該特定符号データＭ
Ｈ以下をマスクした２値化符号データＤＩＮと白画素を
復号化する符号データＤＷ７もしくは黒画素を復号化す
る符号データＤＢ７とを比較し、該特定符号データＭＨ
以下をマスクした２値化符号データＤＩＮに係る白黒画
像信号Ｓ４を出力するものである。

第１９図は従来例の復号処理装置の「白」，「黒」の変
換テーブルメモリに係る説明図である。

図において、白画素変換テーブルＷ及び黒画素変換テー
ブルＢの各符号データＤＷ７，ＤＢ７は、画素長ＤＬを
基準にして配列されている．例えば、その配列は画素長
ＤＬの短い部分ＤＬ−０から画素長の長い部分ＤＬ＝２
５６０，ＥＯＬ　（エンドオフライン）に並べられ、そ
れにアドレスＡＤＤ４が割り付けられている． これにより、画素長ＤＬの長い復号処理が生じた場合、
当該装置では、特定符号データＭＨ以下をマスクした２
値化符号ＤＩＮと、「白」．「黒」の変換テーブル３．
４から読み出した復号データとの一致比較検出処理を数
多く行わなけれならない事態を招くことがある． 〔発明が解決しようとする課題〕 第２０図（ａ），（ｂ）は、従来例の復号処理方法の問
題点に係る説明図であり、同図（ａ）は通信回線を介し
てｒＯ，ＩＪの羅列状態に伝送されてくる圧縮された２
値化符号データＤＩＮを示している． 此の圧縮された２４ｔ１化符号データＤＩＮを、例えば
白ラン処理をする場合には、先頭から１２ビットがシフ
トレジスタ１に登録され、黒ラン処理をする場合には、
引き続いて１３ビットがシフトレジスタ１に登録される
． 同図（ｂ）は、シフトレジスタ１に登録された１２ビッ
トの２値化符号データＤＩＮの復号処理をしている状態
を示している． 図において、白ランの処理をする場合、特定符号データ
ＭＨ以下をマスクした１２ビットの２値化符号データＤ
ＩＮ−０１１１１１００と、第１９図に示すような白画
素，黒画素変換テーブルＷ．Ｂから読み出した符号長デ
ータＤＷ−８，符号データＤＷ７−００１１０１０とを
比較回路を介して比較される．一敗しなかった場合には
、白画素の変換テーブルの次のアドレスＡＤＤ−１の符
号データＤＷ７−０００１１１と符号長ＤＷ８−６以下
をマスクした２値化符号データＤＩＮ−０１１１１１と
が比較される．この比較検出は、両者が一敗するまで、
すなわちアドレスカウンタ２が指示するアドレスＡＤＤ
４−０→１０４について行われる． このため、１回の復号処理に最悪１０５回のテーブル検
索を必要とし、復号処理時間が長くなるという問題があ
る． 本発明は、かかる従来の問題点に鑑みて創作されたもの
であり、復号化用の符号データを、画素長を基準に配列
して記憶手段に格納することなく、該符号データの格納
方法を工夫し、その検索開始位置を素早く見出して、復
号処理速度の向上を図ることを可能とする復号処理！Ｊ
置及びその復号処理方法の提供を目的とする． 〔課題を解決するための手段〕 第１図は、本発明の復号処理装置に係る原理図であり、
第２図は本発明の復号処理方法に係る原理図を示してい
る。

その装置は、第１図に示すように、２値化符号データＤ
ＩＮに基づいて、アドレス検索データＡＬＤを発生する
アドレス検索出力千段１１と、前記２値化符号データＤ
ＩＮを順次入力する順序レジスタ１２と、前記２値化符
号データＤＴＮの特定符号データＭＨ以下をマスクする
マスク千段１３と、前記２値化符号データＤＩＮの自画
素を復号化する第１画素データＤＷを格納する第１の記
憶手段１４と、前記２値化符号データＤＩＮの黒画素の
復号化をする第２の画素データＤＢを格納する第２の記
憶手段１５と、前記第１の画素データＤＷもしくは第２
の画素データＤＢと、前記特定符号データＭＨをマスク
した２値化符号データＤＩＮとを比較する比較手段１６
と、前記アドレス検索出力千段１１，順次レジスタ１２
、マスク手段１３及び第１，第２の記憧手段１４．１５
の入出力制御をする制御千段１７とを具備することを特
徴とし、 その方法は、第２図に示すように、予め、２値化符号デ
ータＤＩＮの白画素及び黒画素の復合処理用符号データ
ＤＷ及びＤＢを特徴データ列に規格化して記憶し、前記
復号処理を符号データＤＷ又はＤＢに被検索アドレスＡ
ＤＤを与え、前記２値化符号データＤＩＮから仮想アド
レスＶＡＤを作或し、前記仮想アドレスＶＡＤからアド
レス検索データＡＬＤを見出し、前記アドレス検索デー
タＡＬＤの指定する被検索アドレスＡＤＤＸの復号処理
用符号データＤＷＸ又はＤＢＸと特定符号データＭＨ以
下をマスクした２値化符号データＤＩＮとを比較するこ
とを有し、前記復号処理用符号データＤＷ又はＤＢは、
謹復号処理用符号データＤＷ及びＤＢの先頭ビット「０
」が連続するものから特徴データ列に規格化して記憶す
ることを特徴とし、上記目的を達或する． 想アドレスＶＡＤに対応するアドレス検索データＡＬＤ
により、第１．第２の記憶手段１４．１５の被検索アド
レスＡＤＤを見出すことができる．これにより、従来の
ように「白」または「黒」の変換テーブルメモリの白画
素または黒画素変換テーブルＷ，Ｂの符号データＤＷ，
ＤＢについて、先頭アドレス０から最終アドレス１０４
まで順次検索することなく、途中の被検索アドレスから
検索を開始することができる．従って、検索処理に係る
時間を短縮することができ、復号処理速度の向上を図る
ことが可能となる． 〔作用〕 本発明の装置によれば、２値化符号データＤｒＮに基づ
いて、アドレス検索データ（．ＡＬＤ）を発生するアド
レス検索出力手段１１が設けられている． このため、順序レジスタ１２に入力された２｛直化符号
データＤＩＮの、例えば上位数ビットを抽出したデータ
を仮想アドレスＶＡＤとし、この仮〔実施例〕 次に図を参照しながら本発明の実施例について説明をす
る． 第３〜１７図は、本発明の実施例に係る復号処理装Ｉお
よびその復号処理方法を説明する図である． （ｉ）第１の実施例の説明 第３図は本発明の第１の実施例の復号処理装置に係る構
戊図を示している． 図において、２１はアドレス検索手段１ｌの一実施例と
なるアドレス検索回路であり、２値化符号データＤＩＮ
からアドレス検索データＡＬＤＩ．ＡＬＤ２を出力する
機能を有している．アドレス検索回路２ｌは、上位８ビ
ット抽出回路２１Ａおよびアドレス検索テーブルメモリ
２ｌＢからなる．上位８ビット抽出回路２１Ａは、シフ
トレジスタ２２に入力された２値化符号データＤＩＮか
ら常に上位８ビット抽出して、それを仮想アドレスＶＡ
Ｄ　１として出力する機能を有している。

アドレス検索テーブルメモリ２１Ｂは、仮想アドレスＶ
ＡＤＩに基づいて、アドレス検索データＡＬＤＩ，ＡＬ
Ｄ２を出力する機能を有している．アドレス検索データ
ＡＬＤＩは、第５図に示すように白画素変換テーブルＷ
のアドレスＡＤＤ１を指定するデータである．同様に、
アドレス検索データＡＬＤ２は、黒画素検索開始アドレ
スを示すものであり、黒画素変換テーブルＢのアドレス
ＡＤＤ１（共通）を示すデータである（第５図参照）．
２２は、順次レジスタ１２の一実施例となるシフトレジ
スタで・ある．シフトレジスタ２２は、２値化符号デー
タＤＩＮを順次入力し、符号長データＤＷ２またはＤＢ
２により、それをシフトする機能を有している． ２３はマスク手段１３の一実施例となるマスク回路であ
る．マスク回路２３は、符号長データＤＷ２またはＤＢ
２に基づいて、２値化符号データＤＩＮの特定符号デー
タＭＨ以下をマスクする機能を有している．特定符号デ
ータＭＨは、モディファイドハフマン符号（ＭＨ符号）
である．２４はアドレスカウンタであり、画素復号制御
回路２８からのカウントアップ信号Ｓ３１を入力して、
「白」の変換テーブルメモリ２５や「黒」の変換テーブ
ルメモリ２６のアドレスＡＤＤＩを係数する機能を有し
ている． ２５は第１の記憶装ｉｉ！１４の一実施例となる「白」
の変換テーブルメモリである。「白」の変換テーブルメ
モリ２５は、２値化符号データＤＩＮの白画素を復号化
する符号データＤＷＩ，符号データＤＷ２等の第１の画
素データＤＷを格納している． ２６は第２の記憶装置１５の一実施例となる「黒」の変
換テーブルメモリである。「黒」の変換テーブルメモリ
２６は、２値化符号データＤＩＮの黒画素を復号化する
符号データＤＢ　１，符号データＤＢ２等の第２の画素
データＤＢを格納している． なお、「白」および「黒」の変１桑テーブルメモ’Ｊ２
５，２６の格納データは、第４図において詳述する． ２７は比較手段１６の一実施例となる比較回路である．
比較回路２７は、特定符号データＭＨ以下をマスクされ
た２値化符号データＤＩＮと、「白Ｊ又は「黒」の変換
メモリ２５．２６からの符号データＤＷＩ，ＤＢＩとを
比較し、一致検出信号Ｓ２１を出力する機能を有してい
る．２８は制御手段１７の一実施例となる画素復号制御
回路である．！ｉｉ素復号制御回路２８は、アドレスカ
ウント２４にカウントアップ信号３３１を出力して、ア
ドレスカウンタ２４の制御をしたり、ｒ白」または「黒
」の変換テーブルメモリ２５２６からの符号長データＤ
Ｗ２，ＤＢ２をシフトレジスタ２２に出力して、２値化
符号データＤＩＮのシフト制御したり、アドレスカウン
タ２４のカウンタ値ＡＤＤＩと、一敗検出信号Ｓ２１と
を入力して、「白」または「黒」の画素長ＤＬを求め、
白黒画像データＤＯＴを出力する機能を有している． ２９は白黒画像データ出力回路であり、増幅機能や、例
えばアナログの白黒画像信号Ｓｌｌを出力するＤ／Ａ変
換機能を有している。

第４図は、本発明の第１の実施例の「白」，「黒」の変
換テーブルメモリに係る説明図であり、白画素変換テー
ブルＷと、黒画素変換テーブルＢの格納データとを示し
ている。

図において、白画素および黒画素変換テーブルＷ，Ｂは
符号データＤＷＩ，ＤＢＩを基準にしてデータ配列され
ている．これは、従来例が画素長ＤＬを基準にしてデー
タ配列されている点で異なっている． 各変換テーブルＷ，　　Ｂの符号データＤＷＩ，ＤＢ１
は、先頭ビットｒｏ，が連続するもので第１順位として
並べられ、それにアドレスＡＤＤＩを割り付けている．
これにより、２値化符号データＤＩＮの上位８ビットと
、符号データ１）ＷｌやＤＢｌ検索を、従来例に比べて
素早くすることができる。

第５図は、本発明の第１の実施例のアドレス検索テーブ
ルメモリに係る説明図である。

図において、ＶＡＤ　ｌは仮想アドレスであり、シフト
レジスタ２２に入力された１２ビット（白ラン）または
１３ビット（黒ラン）２値化符号出たＤＩＮの上位８ビ
ットを抽出した際に得られるデータを仮想アドレスＶＡ
ＤＩとしたものである．この仮想アドレスＶＡＤに対す
る格納データは、例えばＶＡＤＩ−００００００００の
場合、白画素検索アドレスＡＬＤＩ−０，ＡＬＤ２＝Ｏ
であり、白画素，黒画素変換テーブルＷ，Ｂの検索開始
位置を指定するものである． これ等により、第１の実施例に係る復号処理装置を構威
する．次に当該装置の動作について説明する． 第６図（ａ），（ｂ）は、本発明の第１の実施例の復号
処理方法に係る説明図である．同図（ａ）は、通信回線
からシフトレジスタ２２に入力される「０」、「ｌ」が
羅列して圧縮された２値化符号データＤＩＮを示してい
る。

図において、２値化符号データＤＩＮの白ランの処理を
する場合には、２　４’ｆｆ化符号データＤＩＮ−００
００００　１００　１　０　１のデータがシフトレジス
タ２２に入力される．この入力された２１Ｉｉ！化符号
データＤＩＮの上位８ビン｝＝Ｏ　Ｏ　Ｏ　Ｏ　０　０
ｌを抽出して、アドレス検索テーブルメモリ２１Ｂへ出
力する．アドレス検索テーブル２１Ｂはシフトレジスタ
２２からの仮想アドレスＶＡＤに対応した「白」の変換
テーブルメモリ２５の白画素検索開始アドレスＡＬＤＩ
をアドレスカウンタ２３に出力する．アドレスカウンタ
２３は、カウント値をアドレスＡＤＤとして変換テーブ
ルメモリ２５に与える．このときのシフトレジスタ２２
の出力が゜’００００００１０″とすると、アドレス検
索テーブル２１Ｂは検索開始アドレス“１０″を出力す
る（第５図Ｒ２参照）。

同図（ｂ）は、先の特許出願（特願昭６３−３１０４５
５）の複合処理装置の複合処理方法に係る比較検出処理
を示している． 同図において、「白」の変換テーブルメモリ２５の白画
素変換テーブルＷから白画素の画素長ＤＬ＝″２９″を
示す符号“００００００　１０００００”と符号長“８
”が出力される。（第４図Ｒ１参照）。この符号データ
ＤＷ＝ＯＯＯＯＯＯ１００００とシフトレジスタ２２よ
り出力された２値化符号データＤＩＮを比較回路２７で
比較を行う．この際に符号長データＤＷ２−８の場合９
番目以下の符号データがマスクされた２値化符号データ
ＤＩＮと、特定符号データＭＨ以下がマスクされた符号
データＤＷＩとが比較回路２７で比較される．この時に
両データが一致した場合、自画素、画素長ＤＬ＝“２９
’が画素復号制御回路２日へ入力され、シフトレジスタ
２２は符号長ＤＷ＝″８”のシフトを行い次の２値化符
号データＤＩＮを準備する。また、一敗しなかった場合
、アドレスカウンタ２４はｌカウントされ次のアドレス
を「白」の変換テーブルメモリ２５に与え以下データが
一致するまで同様の動作を繰り返す。

次いで、白黒画像データＤＯＴを入力した白黒画像デー
タ出力回路２９から白黒画像符号ＳＬ１等を出力するこ
とができる。

なお、黒画素データ（黒ラン処理）復号処理も同様に行
うことができる． このようにして、本発明の第１の実施例によれば、上位
８ビット抽出回路２１Ａ及びアドレス検索テーブルメモ
リ２１Ｂから成るアドレス検索回路２ｌが設けられてい
る． このため、従来のように特定符号データＭＨ以下をマス
クして２値化符号データＤＩＮと例えば「白」の変換テ
ーブルメモリ２５の白画素変換テーブルＷから符号デー
タＤＷＩについてアドレスＡＤＤ−０から順次読み出す
ことなく、検索アドレスＡＤＤＩ−１０から読み出した
符号長データＤＷ２−８，符号データＤＷＩ−００００
００１０により直接２値化符号データＤＩＮに係る比較
処理に着手することができる． これにより、従来に比べて符号データＤＷＩＤＢＩの検
索処理時間を短時間にすることができる。従って復号処
理時間内の高速化を図ることが可能となる． （１１）第２の実施例の説明 第７図は、本発明の第２の実施例の復号処理装置に係る
構戒図を示している． 図において、第１の実施例と異なるのは、第２の実施例
のアドレス検索回路３ｌが「０」検出回路３１八及びア
ドレス検索テーブルメモリ３１Ｂから成り、「黒」の変
換テーブルメモリ２６の黒画素変換テーブルＢの符号デ
ータＤＢ３のデータ配列を工夫しているものである。

「０」検出回路３１Ａは、シフトレジスタ２２に入力さ
れた２｛Ｕ化符号データＤＩＮの上位４ビットに関して
「１」が存在するか否かを検出する回路であり、上位７
ビット抽出回路と４入力ＯＲ回路等により戒る．この上
位４ビットに「１」が検出された場合には、４入力ＯＲ
回路を介してアドレス検索テーブルメモリ３１Ｂに「１
」を出力し、ｒ１，が存在しない場合には「０」をアド
レス検索テーブルメモリ３１Ｂに出力する機能を有する
．上位７ビット抽出回路は、第１の実施例の８ビット抽
出回路と同様に、シフトレジスタ２２に入力された１２
ビットの２値化符号データＤＩＮの先頭４ビットを除い
た上位７ビットを抽出し該上位７ビットの２値化符号デ
ータＤＩＮの先頭に、先の「Ｏ」検出回路からの「０」
又は「１」を附加した８ビットの２値化符号データＤＩ
Ｎを仮想アドレスＶＡＤ２として、アドレス検索テーブ
ルメモリ３１Ｂに出力するものである．アドレス検索テ
ーブルメモリ３１Ｂは、仮想アドレスＶＡＤ２に基づい
て、アドレス検索データＡＬＤ３，ＡＬＤ４を出力する
機能を有している。

アドレス検索アドレスＡＬＤ２は、第９図に示すように
白画素検索開始アドレスを示すものであり、第８図の白
画素変換テーブルＷのアドレスＡＤＤ２を指定するデー
タである。同様に、アドレス検索データＡＬＤ４は、黒
画素検索開始アドレスを示すものであり、黒画素変換テ
ーブルＢのアドレスＡＤＤ２　（共通）を示すデータで
ある（第８図参照）， また、「黒」の変換テーブルメモリ２５の黒画素変換テ
ーブルＢは、第Ｉの実施例と異なり、その符号データＤ
２ＢがアドレスＡＤＤ２−０〜ＡＤＤ２−２７までの上
位４ビット「０」を省略するデータ配列に工夫されてい
る（第９図参照）．これにより、黒画素に係る符号デー
タ０２Ｂの検索処理を早くすることができる． なお、シフトレジスタ２２，マスク回路２３、アドレス
カウンタ２４「白」の変換テーブルメモリ２５．比較回
路２７，画素復号制御回路２８及び白黒画像データ２９
の機能は、第ｌの実施例と同様であるため説明を省略す
る． これ等により第２の実施例に係る復号処理装置を構戒す
る。次に該装置の動作について説明をする． 第１０図（ａ），（ｂ）は、本発明の第２の実施例の復
号処理方法に係る説明図である。

同図（ａ）において、圧縮された２値化符号データＤＩ
Ｎ１３ビット（００００００１００００１１）がシフト
レジスタ２２に入力されているものと仮定し、白ラン処
理をする場合について先に説明をする． まず「０」検出回路は、シフトレジスタ２２に入力した
１３ビットの２値化符号データＤＩＮの先頭より４ビッ
トに関してこの中に″１”が存在するかどうかを検出す
る．ここで“１″が存在した場合“０”検出回路は“１
″を出力し、シフトレジスタ２２は２値化符号ＤＩＮの
先頭より７ビットをアドレス検索テーブルメモリ３１Ｂ
に出力する．この時シフトレジスタ２２は先頭より４ビ
ットの“Ｏ”を除いた５ビット目を先頭とする７ビット
の２値化符号データＤｔＮをアドレス検索？ーブルメモ
リ３１Ｂへ出力する． アドレス検索テーブルメモリ３１Ｂはシフトレジスタ２
２及び「０」検出回路からの仮想データＶＡＤに対応し
た「白」変換テーブルメモリ２５の白画素検索開始アド
レスＡＬＤ３をアドレスカウンタ２２に出力する．アド
レスカウンタ２２は、カウントイ直をアドレスＡＤＤ２
として「白」の変換テーブルメモリ２５に与える． 例えば、このときのシフトレジスタ２２の出力が″００
００００１００００１　１゜゛とした場合、ｒＱｊ検出
回路は２値化符号データＤＩＮの先頭より“Ｏ″が４個
連続しているかどうかを検出する。この場合「０」が４
個以上ｉ！続するため「０」検出回路はアドレス検索テ
ーブルメモリ３１Ｂへｒ■，の信号を出力する。シフト
レジスタ２２は２値化符号データＤＩＮの先頭より４ビ
ットの「０」デー夕を除いた７ビットの２値化符号デー
タＤＩＮ−’００１００００″を７１’レス検９７−ー
ブルメモリ３１Ｂに仮想アドレスＶＡＤ２として出力す
る。

同図（ｂ）は、第１の実施例と同様に比較検出処理をし
ている状態を示している． 同図において、先のアドレス検索テーブルメモリ３１Ｂ
からの白画素検索開始アドレスＡＬＤ３＝１０に基づい
て、「白」の変［ＩＡテーブルメモリ２５の白画素変換
テーブルＷから白画素の画素長“２９′を示す符号符号
データＤＷ３−“００００００１０００００″と符号長
″８″が出力される（第９図Ｒ４参照）．この符号デー
タＤＷ３とシフトレジスタより出力された２値化符号デ
ータＤＩＮを比較回路２７で比較を行う。この際に符号
長データＤＷ２＝８以下がマスクされた２値化符号デー
タＤＩＮと、特定符号データＭＨ以下がマスクされた符
号データＤＷ１とが比較回路２７で比較される．この時
両データが一致した場合、白画素、画素長ＤＬ＝“２９
”が画素復号制御回路２日へ入力され、シフトレジスタ
２２は符号長ＤＷ３−”８”のシフトを行い次の２４ｆ
ｉ化符号データＤＩＮを！４！ｌ備する．また、両デー
タが一敗しなかった場合、アドレスカウンタ２４は１カ
ウントされ次のアドレスＡＤＤ２を「白」の変換テーブ
ルメモリ２５に与え以下両データＤＩＮとＤＷ３が一致
するまで同様の動作を繰り返す。

また、黒ラン処理の場合の処理動作を説明する。

まず、入力データとして２埴化符号データＤＩＮ一″０
０００００１０１１１″を考えると、′０”検出回路は
゛０゜゜の信号をアドレス検索テーブルメモリ３１Ｂに
発生する．これと２値化符号データＤＩＮの先頭より４
個の“０”を除いた７個の２値化符号データＤＩＮ＝“
００１０１１１”を入力したアドレス検索テーブルメモ
リ３１Ｂはアドレス検索データＡＬＤ４−″２４゛゜を
出力する。

これに対して「黒」の変換テーブルメモリ２６より黒画
素の画素長ＤＬ＝４　“２４゛を示す符号データＤＢ３
　″００００００１０１１１″と符号長ＤＢ４−“１１
″が出力される（第９図Ｒ５参照）。

この符号データＤＢ４とシフトレジスタ２２より出力さ
れた２値化符号データＤＩＮを比較回路２７で比較を行
う．両データが一敗した場合、黒画素、画素長ＤＬ一“
２４”が画素復号制御回路２８へ入力され、シフトレジ
スタ２２は符号長ＤＢ４−“１ｌ″のシフトを行い次の
２値化符号データＤＩＮを準備する．また、両データが
一致しなかった場合、アドレスカウンタ２４は１カウン
トされ次のアドレスＡＤＤ２を変換テーブルメモ１７　
２　６に与え以下両データＤＩＮとＤＢ４が一致するま
で同様の動作を繰り返す． 次いで、第１の実施例と同様に白黒画像データＤＯＴを
入力した白黒画像データ出力回路２９から白黒画像信号
３１２等を出力することができる．このようにして、本
発明の第２の実施例によればｒＱＪ検出回路３１Ａ及び
アドレス検索テーブルメモリ３１Ｂから成るアドレス検
索回路３１が設けられている． このため、白ラン処理の場合、第１の実施例と同様に検
索アドレスＡＤＤ２−１０から読出した符号長データＤ
Ｗ４−８，符号データＤＷ３−００００００１０から直
接、２値化符号データＤＩＮになる比較処理に着手する
・ことができる．また、黒ラン処理の場合も、検索アド
レスＡＤＤ２−２４から読出した符号長データＤＢ４＝
１１，符号データＤＢ３＝００　１　０　１　１　１か
ら直接、２値化符号データＤＩＨに係る比較処理に着手
することができる。

これにより、第１の実施例と同様に、従来に比べて符号
データＤＷ３，ＤＢ３の検索処理時間を短縮することが
できる。従って、復号処理時間の高速化を図ることが可
能となる。

（　ｉｉｉ　）第３の実施例の説明 第１１図は、第３の実施例の復号処理装置に係る構戒図
を示している。

図において、第１の実施例と異なるのは第３の実施例の
アドレス検索回路４ｌが１ワード／１バイト変換回路４
１Ａ及びアドレス検索テーブルメモリ４１Ｂから収り、
「白」．「黒」の変換テーブルメモリ２５．２６の白画
素黒画素変換テーブルＷ，　　Ｂの符号データＤＷ５，
ＤＢＳをさらに特徴データ配列しているものである。

第１２図（ａ）．　　（ｂ）は、本発明の第３０実施例
の１ワード／１バイト変換回路に係る説明図であり、同
図（ａ）は、白画素を復号処理する場合の仮想アドレス
ＶＡＤ３を作戊する方法に係る説明図である． 同図（ａ）において、白画素の復号処理をする場合には
、レジスタ２２に２値化符号データＤｒＮの１２ビット
に係るデータＤＯ−Ｄｌｌを入力し、そのビットＤＯ−
Ｄ５のデータの６入力ＯＲ論理をし、その出力データを
ＡＯとする．７ビノト目以下のデータＤ６〜Ｄｌｌは、
それぞれＡ１〜八６のデータとし、最終ビットにＡ７＝
０の附加し、これを「白」の変換テーブルメモリ２５に
係る８ビット（１バイト）の仮想アドレスＶＡＤ３−Ａ
Ｏ−Ａ７と定義する。

同図（ｂ）は、黒画素を復号処理する場合の仮想アドレ
スＶＡＤ３を作成する方法に係る説明図である． 同図（ｂ）において、黒画素の復号処理をする場合には
、レジスタ２２に２値化符号データＤＩＮの１３ビット
に係るデータＤＱ−０１２を入力し、そのビットから２
ピント毎に二入力ＯＲ論理をとる．すなわち、データＤ
ＯとＤ１の二入力ＯＲ論理の出力データをＡＯとし、デ
ータＤ２とＤ３の二入力ＯＲ論理出力データをＡＩとし
、データＤ４とＤ５の二入力ＯＲ論理出力データをＡ３
とする。さらにデータＤ６，Ｄ７，ＤＢ，はそのままの
データを出力して、それをＡ３〜Ａ５，残りのデータＤ
９〜Ｄ１２の４入力ＯＲ論理出力データを八６とする。

また、それ等７ビットの最終データにＡ７＝１のビット
を附加し、８ビット（１バイト）の「黒」の変換テーブ
ルメモリ２６に係る仮想アドレスＶＡＤ３−ＡＯ〜Ａ７
と定義する。

これ等により、定義された仮想アドレスＶＡＤ３をアド
レス検索テーブルメモリ４１Ｂに出力し、白／黒検索ア
ドレスＡＬＤ５に基づいて、「白」または「黒」の変換
テーブルメモリ２５又は２６の白画素又は黒画素変換テ
ーブルＷ，Ｂの符号データＤＷ５又はＤＢＳの検索処理
を行う．なお、第１３図に本発明の第３の実施例のアド
？ス検索テーブルメモリ４１Ｂに係る説明図を示してい
る． これによれば、第１．第２の実施例のアドレス検索テー
ブルメモリが２個必要になるのに対して、第３の実施例
ではメモリ１個のみにすることができる． 第１４図は、本発明の実施例の「白」の変換テーブルメ
モリに係る説明図であり、白画素変換テーブルＷに係る
符号データＤＷ５のデータ配列を示している． 図において、符号データＤＷ５は、第１の実施例と同様
に先頭ビットから「Ｏ」が連続するものを順に並べたも
のを、さらにｒ■，が連続した直後のｒ１，に対して、
縦方向にその「１」を連続したものである。これ等の関
係に配列された符号データＤＷ５を１ワード／１バイト
変換回路４１Ａを介して作成された仮想アドレスＶＳＤ
３により検索するものである．これにより、第１，第２
の実施例に比べて、符号データＤＷ５の検索処理をさら
に短時間に行うことができる． なお、同様に第１５図に第３の実施例の「黒Ｊの変換テ
ーブルメモリに係る説明図を示している．これ等により
、第３の実施例に係る復号処理装置を横戊する。次に該
装置の動作について第１６第１７図を参照しながら説明
をする。

第１６図（ａ），（ｂ）は、本発明の第３の実施例の白
画素の復号処理に係る説明図である．同図（ａ）におい
て、圧縮された２値化符号データＤＩＮ１３ビット（０
００１１１０００００１）がシフトレジスタ２２に入力
されているものと仮定し、白ラン処理をする場合につい
て、先に説明をする． 先ずｌワード／１バイト変換回路４１Ａで仮想アドレス
ＶＡＤ３を作戒する．なお、白画素の最大符号長は１２
ビットであるため白ラン処理の場合、１２ビットをｌワ
ードとして、これを７ビントに変換する このときに、シフトレジスタの出力＝ＯＯＯＩＬ　１　
０　０　０　０　０　１を第１２図（ａ）のようなｌ’
７一ド／ｌバイト変換処理を行う。すなわち、１ワ一ド
の特徴を表す７ビットのデータＡＯ−Ａ６０，０，０，
１，ｌ，１，１、更に７ビットのデータに白画素を表す
１ビッ｝Ａ７＝“０″を加えて８ビット（００００　１
　１　１　１）の仮想アドレスＶＡＤ３としてこれをア
ドレス検索テーブルメモリ４１Ｂへ出力する。アドレス
検索テーブルメモリ４１Ｂは８ビットの仮想アドレスＶ
ＡＤ３に対応して「白Ｊの変換テーブルメモリ２５に白
画素の検索開始アドレスＡＬＤ５をアドレスカウンタに
出力する（第１２図Ｒ６参照）。アドレスカウンタ２２
はカウント値を白画素検索開始アドレスＡＬＤ５として
「白」の変換テーブルメモリ２５に与える。

同図（ｂ）は、第１の実施例と同様に比較検出処理をし
ている状態を示している。

同図（ｂ）において、先の白画素検索開始アドレスＡＬ
Ｄ５＝３　２に基づいて「白」の変換テーブルメモリ２
５の白画素変換テーブルＷから白画ｉ．Ｊ％ＤＬ−１を
示す符号データＤＷ５＝０００１１　１００００００と
符号長データＤＷ６＝６が出力される．この符号データ
ＤＷ５とシフトレジスタより出力された２値化符号デー
タＤＩＮを比較回路２７で比較を行う．この際に符号長
データＤＷ６−６以下がマスクされて２値化符号データ
ＤＩＮと、特定符号データＭＨ以下がマスクされた符号
データＤＷ５とが比較回数２７で比較される。

両データが一敗した場合、白画素、画素長ＤＬ″ｌ”が
画素復号制御回路２８へ入力され、シフトレジスタ２２
は符号長ＤＷ６−’“６″′のシフトを行い次の２値化
符号データＤＩＮを準備する．また、両データが一致し
なかった場合、アドレスカウンタ２２は１カウントされ
次のアドレスＡＤＤ３を変換テーブルメモリ２５に与え
以下両データが一致するまで同様の動作を繰り返す．第
１７図（ａ），　　（ｂ）は本発明の第３の実施例の黒
画素の復号処理に係る説明図である。

同図（ａ）において、圧縮された２値化符号データＤＩ
Ｎ１３ビント（００００００１０１　１　１１１）がシ
フトレジスタ２２に入力されているものとし、黒ラン処
理をする場合について説明をすまず、白ラン処理の場合
と同様に、１ワード／１バイト変換回路４１Ａで、仮想
アドレスＶＡＤ３を作戒する。なお、黒画素の最大符号
長は１３ビットであるため、１３ビットを１ワードとし
て、これを７ビントに変換し、それに黒ラン処理を表す
Ａ７＝ｒｌＪを附加する，従って、２４ａ化符号データ
ＤＩＮ“００００００１０．１　１　１　１　１”を考
えると、この１ワードの特徴として仮想アドレスＶＡＤ
＝″１０００１１１１”を得ることができる．これをア
ドレス検索テーブルメモリ４１Ｂへ出力する．アドレス
検索テーブルメモリ４１Ｂはこの仮想アドレスＶＡＤ３
に対応した「黒」の変換テーブルメモリ２６に黒画素の
検索開始アドレスＡＬＤ５−　”２　５”　を出力する
．同図（ｂ）は、白ラン処理の場合と同様に比較検出処
理をしている状態を示している。

同図（ｂ）において、先の黒画素検索開始アドレスＡＬ
Ｄ５＝２５に基づいて、「黒」の変換テーブルメモリ２
５の黒画素テーブルＢから黒画素の画素長ＤＬ−１４７
２を示す符号データＤＢ５＝″００００００１０１０１
０１’と符号長ＤＢ６＝“１３′が出力される。この符
号データＤＢ５とシフトレジスタ２２より出力された２
値化符号データＤＩＮを比較回路２７で比較を行う．こ
の場合、符号長ＤＢ＝１３であるため、マスク処理は行
わない．両データが一致した場合、黒画素、画素長ＤＬ
＝’ｌ４７２”が画素復号制御回路２８へ入力され、シ
フトレジスタ２２は符号長ＤＢ６“１１”のシフトを行
い次の２値化符号データＤＩＮを準備する．この場合一
致しないのでアドレスカウンタはＩカウントされ次のア
ドレスＡＤＤ３を「黒Ｊの変換テーブルメモリ２６に与
え以下両データＤＢＳ，ＤＩＮが一致するまで同様の動
作を繰り返す。

次いで、第１，第２の実施例と同様に白黒画像データＤ
ＯＴを入力した白黒ｉ！ｉ像データ出力回路２９から白
黒画像｛−ｔＷｓ１３等を出力することができる． このようにして、本発明の第３の実施例によればｌワー
ド／ｌバイト変換回路４１Ａ及びアドレス検索テーブル
メモリ４１Ｂから或るアドレス検索回路４１が設けられ
ている。

このため、白ラン処理の場合、第１，第２の実施例と同
様に検索アドレスＡＤＤ３＝３２から読出した符号長デ
ータＤＷ６＝６，符号データＤＷ５−０００１１１００
００００から、直接２値化符号デークＤＩＮに係る比較
処理に着手することができる。また、黒ラン処理の場合
も検索アドレスＡＤＤ３−２５から続出した符号長デー
タＤＢＳ＝１３，符号データ１）Ｂ５＝００００００　
１　０１０１０１から直接、２値化符号データＤＩＮに
係る比較処理に着手することができる．これにより、第
１．第２の実施例と同様に、従来に比べて符号データ１
）Ｗ５，ＤＢＳの検索処理時間を短縮することができる
。従って、白ラン，黒ラン処理に係る復号処理時間の高
速化を図ることが可能となる． 〔発明の効果〕 以上説明したように本発明によれば、２値化符号データ
より作成した仮想アドレスによ−り「白」又は「黒」の
変換テーブルメモリの検索開始アドレスを見い出すこと
ができる。

このため、従来のように先頭アドレスから順次符号デー
タの検索処理をすることなく、検索開始アドレスに指定
された符号データを読出すことができる。従って、検索
処理時間の大幅な短縮を図ることが可能となる。

これにより、復号処理時間の高速化を図れることから高
速伝送処理を可能とするファクシξり装置の製造に寄与
するところが大きい。

【図面の簡単な説明】

第１図は、本発明の復号処理装置の原理図、第２図は、
本発明の復号処理装置の復号処理方法に係る原理図、 第３図は、本発明の第１の実施例の復号処理装置に係る
ｉｌｌ威図、 第４図は、本発明の第１の実施例の「白」，「黒」の変
換テーブルメモリに係る説明図、第５図は、本発明の第
１の実施例のアドレス検索テーブルメモリに係る説明図
、 第６図（ａ），（ｂ）は、本発明の第１の実施例の復号
処理方法に係る説明図、 第７図は、本発明の第２の実施例の復号化処理装置に係
る構威図、 第８図は、本発明の第２の実施例のアドレス検索テーブ
ルメモリに係る説明図、 第９図は、本発明の第２の実施例の「白」「黒」の変換
テーブルメモリに係る説明図、第１０図（ａ），（ｂ）
は、本発明の第２の実装置に係る構成図、 第１２図（ａ），（ｂ）は、本発明の第３の実施例の１
ワード／ｌバイト変換回路に係る説明図、第１３図は、
本発明の第３の実施例のアドレス検索テーブルメモリに
係る説明図、 第１４図は、本発明の第３の実施例の「白」の変換テー
ブルメモリに係る説明図、 第１５図は、本発明の第３の実施例の「黒」の変換テー
ブルメモリに係る説明図、 第１６図（ａ），（ｂ）は、本発明の第３の実施例の白
画素の復号処理に係る説明図、第ｌ７図（ａ）．（ｂ）
は、本発明の第３の実施例の黒画素の復号処理に係る説
明図、第１８図は、従来例の復号処理装置に係る構成図
、 第１９図は、従来例の復号処理装置の「白」「黒」の変
換テーブルメモリに係る説明図、第２０図（ａ）．　　
（ｂ）は、従来例の復号処理方法の問題点に係る説明図
である。 （符号の説明） １１・・・アドレス検索手段、 １２・・・順序レジスタ、 １３・・・マスク手段、 １４・・・第１の記憶手段、 １５・・・第２の記憶手段、 工６・・・比較手段、 １７・・・Ｉｔ１１ｇｊ手段、 ＤＩＮ・・・２値化符号データ、 ＡＬＤ・・・アドレス検索データ、 ＤＷ・・・第１の画素データ、 ＤＢ・・・第２の画素データ、 ＤＯＴ・・・白黒画像データ。

Claims (2)

【特許請求の範囲】
1. （１）２値化符号データ（ＤＩＮ）に基づいて、アドレ
   ス検索データ（ＡＬＤ）を発生するアドレス検索出力手
   段（１１）と、 前記２値化符号データ（ＤＩＮ）を順次入力する順序レ
   ジスタ（１２）と、 前記２値化符号データ（ＤＩＮ）の特定符号データ（Ｍ
   Ｈ）以下をマスクするマスク手段（１３）と、 前記２値化符号データ（ＤＩＮ）の白画素を復号化する
   第１画素データ（ＤＷ）を格納する第１の記憶手段（１
   ４）と、 前記２値化符号データ（ＤＩＮ）の黒画素の復号化をす
   る第２の画素データ（ＤＢ）を格納する第２の記憶手段
   （１５）と、 前記第１の画素データ（ＤＷ）もしくは第２の画素デー
   タ（ＤＢ）と前記特定符号データ（ＭＨ）をマスクした
   ２値化符号データ（ＤＩＮ）とを比較する比較手段（１
   ６）と、 前記アドレス検索出力手段（１１）、順次レジスタ（１
   ２）、マスク手段（１３）及び第１、第２の記憶手段（
   １４、１５）の入出力制御をする制御手段（１７）とを
   具備することを特徴とする復号処理装置。
2. （２）予め、２値化符号データ（ＤＩＮ）の白画素及び
   黒画素の復合処理用符号データ（ＤＷ及びＤＢ）を特徴
   データ列に規格化して記憶し、 前記復号処理用符号データ（ＤＷ又はＤＢ）に被検索ア
   ドレス（ＡＤＤ）を与え、 前記２値化符号データ（ＤＩＮ）から仮想アドレス（Ｖ
   ＡＤ）を作成し、 前記仮想アドレス（ＶＡＤ）からアドレス検索データ（
   ＡＬＤ）を見出し、 前記アドレス検索データ（ＡＬＤ）の指定する被検索ア
   ドレス（ＡＤＤＸ）の復号処理用符号データ（ＤＷＸ又
   はＤＢＸ）と特定符号データ（ＭＨ）以下をマスクした
   ２値化符号データ（ＤＩＮ）とを比較することを有し、 前記復号処理用符号データ（ＤＷ又はＤＢ）は、該復号
   処理用符号データ（ＤＷ及びＤＢ）の先頭ビット「０」
   が連続するものから特徴データ列に規格化して記憶する
   ことを特徴とする復号処理装置の復号処理方法。