JPH0329347A - 半導体搭載用基板の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く産業上の利用分野〉 本発明は、半導体搭載用基板の製造方法に関し、より詳
しくは、より高密度化が可能な多ピンＰＰＧＡ（Ｐｌａ
ｓｔｉｃ　Ｐｉｎ　Ｇｒｉｄ　Ａｒｒｒａｙ）用基板の
製造方法に関するものである． く従来の技術〉 半導体搭載用基板の製造方法は、その製造によって種々
の方法が採用されているが、近年半導体技術の進展に伴
い、従来の構造に基φく座づくり部を有する両面回路基
板がその主流を占めている．一つは、通常の両面スルー
ホール回路基板を作威した後、半導体搭載部分を座ぐり
加工する方法であり、他の一つは、両面銅張積層板を用
いてスルーホール穴あけ・座ぐり加工をした後、パネル
メッキを経て半田メッキ等によって回路パターン部を形
成し、さらにレジスト印刷をした後メッキを行う方法で
ある．後者の方法は座ぐり部分にもメッキを形或するも
のであり、前者の方法と比較して、半導体の特性保持・
信頼性のより優れた構造と考えられている． しかし、２００ピン、３００ビンを越える多ピン化が進
むに伴って、半導体の構造の制約から従来の２層（両面
）構造では対応しきれず、回路を３層構造にして、ボン
ディングパッド部を２段構造とした基板に対する要求が
高まってきており、しかも信頼性に対する要求も年々厳
しさを増してきている．例えば、２層構造では２００ピ
ン程度のビングリッドアレーであれば、信号線パタンー
は半導体ｒ６載面と同し側に配線されており、ピン間に
５〜１０本の信号線パタンーが通り、線幅／腺間は０．
１２／　０　．　１２　ｍ程度であるが、同じ２層構造
で３００ピン以上になると、ビン間に７〜１４本以上の
信号線を通すことが必要となり、線幅／線間は０．０８
／０．０８閣程度になるため、回路加工時における回路
パターンの断線・ショート等の不良が発生しやすく、ま
た回路の細り等による配線抵抗の増加、信頼性の低下等
の問題があった． 〈発明が解決しようとする課題〉 本発明は、多ピン化の進展に伴い、高密度化と高信頼性
が要求される半導体搭載用基板に関するものであり、こ
れらの要求に応えるための基板の配線を３Ｊｉ構造にし
、信号線を２層にわたって配線することにより回路の細
りゃ断線、ショート等信頼性に関係する諸問題を解決し
た半導体搭載用基板を提供することを目的としたもので
ある．〈課題を解決するための手段〉 即ち本発明は、両面銅張積層板の上側の面（第２の導体
層）にサブトラクティプ法により回路パターンを形成し
、該第２の導体層の半導体用ボンディングバッド部上に
保護フィルムを載置し、さらに接着シート及び銅箔面を
上側にした片面銅張積層板、もしくはブリブレグ及び銅
箔をこの順にｓ！置し積層一体化する工程、得られた基
板の上側ｗ４ｔｌ！ｉ層（第１の導体層）より前記第２
の導体層と下側銅箔層（第３の導体層）との中間の部位
まで座ぐり加工して、半導体搭載部となる凹部を形成す
ると共に、各導体層間を接続するためのスルーホールを
形成する工程、基板の全面にパネルメッキを施すと共に
、半田レジスト法により第ｌ及び第３の導体層に回路パ
ターンを形成する工程、前記半導体搭載用凹部の周辺部
を基板の上側面より保護フィルムの層までルーター加工
して、密着している保護フィルムを除去し、第２の導体
層の半導体用ボンデャングパッド部を露出させる工程、
及び、基板の上下両面にレジストを印刷すると共に、露
出している導体層にニッケル・金メッキを施す工程から
戒ることを特徴とする３Ｎ構造の半導体搭載用基板の製
造方法である。

以下、図面により本発明を詳細に説明する。

第ｌ図は、本発明による半導体搭載用基板の一実施例を
示す断面図で、第２図は、本発明による半導体搭載用基
板の製造工程を示す図である。

まず、第２図（萄に示したように、両面銅張積層板を用
いて、その上側の面の銅箔、即ち本発明による半導体搭
載用基板（１）の第２の導体Ｎｏ７）となるｗ４Ｆ＆を
、フォトエッチング等のサブトラクティブ法によってパ
ターン加工し、回路パターン０２１を形成させる． 次いで、第２図（ｂ）に示すように、第２の導体層Ｏ〃
の回路パターンαカの一部である半導体用ボンディング
パッド部上に後工程で除去が可能であり、かつ後工程の
ルーター加工にて第２の導体層まで座ぐり加工して形成
するデバイスホール（２３）の大きさに等しい大きさの
保護フィルム０３ｌを被覆し、さらに接着シ一ト０５ｌ
を載せ、片面銅張積Ｎ仮０Φを第１の導体）Ｉ００とな
る銅箔面を上側にして載せ、必要に応じて加熱加圧し、
積層一体化する．ここで、保護フィルム０のとしてはポ
リイミドフィルム、ドライフィルム等が使用可能である
が、半導体用ボンディングパッド（２２）部分、又はデ
バイスホール（２３）部分等、露光・現像することによ
り部分的に所望の大きさに形成することが可能であるド
ライフィルムが好ましい．又、接着シートい及び片面銅
張積層板０４の代わりに、ブリプレグ及び銅箔を使用し
て積層一体化しても、同様に本発明の目的を達すること
が可能である． 次に、第２図（Ｃ）に示したように、積層一体化して得
られた３層構造の基板の中央部に、上側第１の導体層０
ωより、第２の導体層０′ｌ）と下側第３の導体ＪＩＧ
田の間に位置する絶縁層Ｏｇｌの中半まで座ぐり加工を
行い、半導体搭載部となる凹部（至）を形成させる．併
せて、ピン（３）を挿入し各導体層間を電気的に接続す
るための、スルーホール（２１）を形成する孔あけ加工
を行う． 次に、スルーホール（２１）内部及び基板全体に銅パネ
ルメッキを施す．銅パネルメッキは、無電解銅メッキを
施した後、所望の厚み、好ましくは約１５〜２０μの厚
みの電気鋼メッキを施すものである．続いて、３層構造
の基板の最外層の上下両面の銅箔面に、それぞれ所定の
回路パターンとは逆のパターンのレジストを施し、露出
している（レジストが付いていない）銅箔面に半田メッ
キをし、レジストを剥離した後、露出した銅箔をエッチ
ングして除去する．さらに、先にメッキ付けした半田を
剥離させる、謂る半田レジスト法により、第１及び第３
の導体ＮＯ００印に銅の回路パターンを形成させる．（
第２図（ｄ）） 次に、第２図（ｅ）に示すように、凹部（至）の周辺部
に、第２の導体層ＯＤの一部として形成されている半導
体用ボンディングパッド（２２）を露出するように、な
おかつ好ましくは半導体用ボンディングパッド（２２〉
を傷つけないように保護フィルム０○の部分まで基板の
上側面よりルーター加工を行った後、余分な保護フィル
ムを除去することによって、該半導体用ボンディングパ
ッド（２２）を露出させる。

最後に、基板の上下両面にレジスト印刷を施し、凹部（
至）、半導体用ボンディングパッド（２２）及びスルー
ホール（２ｌ）の露出している導体層にニッケル・金メ
ッキを施す． ３層構造の形成は、片面銅張積層板を第１の導体層にし
、両面銅張積層板を第２の導体層と第３の導体層にする
他、両面銅張積層板を第１の胴体層と第２の導体層にし
、片面銅張積層板を第３の導体層にして積層してもよい
．また、プリプレグとｗ４箔を使用する場合も同様であ
る．く発明の効果〉 本発明によれば、従来の２層構造の回路基板では困難で
あった３００ピン以上の多ピンの半導体搭載用基板の製
造が可能になり、回路パターンの断線・細り等の問題も
なく、半導体搭載部分の湿気の浸透を有効に阻止し、耐
湿性・耐熱衝撃性に優れた高信頼性のある半導体搭載用
基板を提供するものとしてきわめて有用である．

Claims (1)

【特許請求の範囲】
1. （１）両面銅張積層板の上側の面（第２の導体層）にサ
   ブトラクティブ法により回路パターンを形成し、該第２
   の導体層の半導体用ボンディングパッド部上に保護フィ
   ルムを載置し、さらに接着シート及び銅箔面を上側にし
   た片面銅張積層板、もしくはプリプレグ及び銅箔をこの
   順に載置し積層一体化する工程、 得られた基板の上側銅箔層（第１の導体層）より、前記
   第２の導体層と下側銅箔層（第３の導体層）との中間の
   部位まで座ぐり加工して、半導体搭載部となる凹部を形
   成すると共に、各導体層間を接続するためのスルーホー
   ルを形成する工程、基板の全面にパネルメッキを施すと
   共に、半田レジスト法により第１及び第３の導体層に回
   路パターンを形成する工程、 前記半導体搭載用凹部の周辺部を、基板の上側面より保
   護フィルムの層までルーター加工し密着している保護フ
   ィルムを除去し、第２の導体層の半導体用ボンディング
   パッド部を露出させる工程、及び、 基板の最外層の上下両面にレジストを印刷する共に、露
   出している導体層にニッケル・金メッキを施す工程 から成ることを特徴とする３層構造の半導体搭載用基板
   の製造方法。