JPH032913A - レベル及びエッジ感応性入力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 抹１Ｌ虹野 本発明は電子装置用の入力回路に関するものである。こ
の入力回路は、入力ライン上の多様なタイプの入力信号
を認識し、且つ該装置内において使用するためのスタン
ダードなデジタル論理出力信号を供給することが可能な
ものである。

更米皿１ 本発明回路は、双投型スイッチ、ブ・νシュボクンスイ
ッチ、論理ゲート、又は例えばトライステート論理ゲー
ト等のような三状態出力論理ゲート等からの入力信号を
認識することが可能である。

この入力回路は、例えば双投型スイッチ又は論理ゲート
等からの電圧「レベル」を有する入力信号に追従する出
力信号を発生することが可能であり、又例えばブツシュ
ボタンスイッチ又はトライステート論理ゲート等からの
入力信号の上昇する「エツジ」で交互動作を行う出力信
号を発生することが可能である。

入力回路をドライブするスイッチ又はゲートのタイプが
予め知られていることは必要ではない。

入力信号の特性に従って、入力回路は、有用なスタンダ
ードのデジタル論理出力信号を発生する動作モードを取
る。制限された数の入力ビンを有する装置又は集積回路
においては、この多様なスイッチタイプに対する適応性
を有する入力回路の能力は、入力ビンとして専用的に使
用されるビンの数を減少させ、且つ回路寸法及び専用面
積を減少させる。

例えば、第１Ａ図乃至第４Ａ図は、装置の入力端へ接続
される場合があるスイッチの四つの異なったタイプを示
している。第１Ａ図は、ダブルスロースイッチ即ち双投
型スイッチであり、第２Ａ図は論理ゲートであり、第３
Ａ図はブツシュボタンスイッチであり、第４Ａ図はトラ
イステート論理ゲートである。

第１Ａ図乃至第４Ａ図は、これらのスイッチの関連する
入力信号ＶＩＮを示しており、低電圧レベル及び高電圧
レベルは、夫々、「０」及び「１」で示しである。

第１Ｃ図乃至第４Ｃ図は、本発明に基づいてレベル及び
エツジ感応性入力回路によって発生される関連した出力
信号■。。アを示している。この出力信号は、夫々、「
○ＦＦＪ及び「ＯＮ」で示した低電圧状態と高電圧状態
とを有している。この出力信号は、ＯＦＦ　（オフ）状
態及びＯＮ（オン）状態又はその他の有用な動作状態を
サイクル動作させるために該装置内において使用するこ
とが可能である。

第１Ａ図は、入力回路の入力ラインへ接続させる場合の
ある第一のタイプのスイッチを示している。双投型スイ
ッチ１０は、入力ライン１２を、電圧点１４と接地点１
６との間でスイッチ動作させる。入力ライン１２は、入
力信号ＶＩＮをレベル及びエツジ感応性入力回路１８へ
供給し、該回路は出力ライン１９上に出力信号Ｖ。Ｕア
を発生する。第１Ｂ図は、関連する入力信号Ｖ０を示し
ており、且つ第１Ｃ図は関連する出力信号Ｖ。ｕｔを示
している。スイッチ１０がダウンしており、入力ライン
１２を接地１６へ接続させるとＩＶＩＮは０であり、且
つ入力回路はＯＦＦのＶ。ｕＴを発生する。スイッチ１
０を動作させて、入力ライン１２を電圧点１４へ接続さ
せると、１であるｖｌ、４を発生し、且つＯＮであるＶ
。ＬＩＴを発生する。

第２Ａ図は、装置の入力ラインへ接続される場合のある
第二のタイプのスイッチを示している。

デジタル論理ゲート２０は、入力ライン１２ヘデジタル
論理信号を供給する。デジタル論理ゲート２０は、例え
ば、何らかの先行するが相互接続された装置内における
出力段である場合がある。第１Ｂ図は、関連した入力信
号ＶＩＮを示しており、且つ第２Ｃ図は関連した出力信
号Ｖ。ＬＩＴを示している。デジタル論理ゲート２０が
低状態信号を与えると、Ｖ　ＩＮは０であり、且っＶ。

ＵＴはＯＦＦである。デジタル論理ゲート２０が高状態
信号を供給すると、ＶＩＮはｌであり、且っＶ。ＵＴは
ＯＮである。

第３Ａ図は、装置の入力ラインへ接続される場合のある
第三のタイプのスイッチを示している。

ブツシュボタンスイッチ３０は、それが押下げられると
、入力ライン１２を電圧点１４へ接続する。第３Ｂ図は
、関連した入力信号ＶＩＮを示しており、且つ第３Ｃ図
は関連する出力信号Ｖ。ｕＴを示している。ブツシュボ
タンスイッチ３０が開成状態にあると、高インピーダン
ス即ち「Ｚ」入力信号が出力ライン１２上に表われる。

ブツシュボタンスイッチ３０が押下げられると、■いは
１である。ブツシュボタンスイッチ３０が最初に押下げ
られると、ＯＮ出力信号が発生される。ブツシュボタン
スイッチ３０が二番目に押下げられると、ＯＦＦ出力信
号が発生される。このことは、公知のサイクル動作、即
ち、［−度プッシュするとＯＮであり、次いでブツシュ
するとＯＦＦである」の動作を与える。

第４Ａ図は、装置の入力ラインへ接続する場合のある第
４のタイプのスイッチを示している。トライステートデ
ジタル論理ゲート４０は、入力ライン１２ヘデジタル論
理信号を供給する。トライステートゲートは、その論理
出力端がイネーブル／ディスエーブル端子４２で制御さ
れる。イネーブルされると、トライステートゲート４０
はその論理出力を供給する。ディスエーブルされると、
トライステートゲート４０は高インピーダンス即ちｒＺ
Ｊ入力信号を供給する。第４Ｂ図は、関連する入力信号
ＶＩＮを示しており、且つ第４Ｃ図は関連する出力信号
Ｖｏｕｔを示している。トライステートゲート４０がそ
のＺ出力から１入力信号へ移行すると、ＯＮ出力信号が
発生される。トライステートゲート４０がそのＺ出力か
ら１入力信号への移行が二度目のものであると、ＯＦＦ
出力信号が発生される。このことは、公知の動作サイク
ルである、「最初のパルスでＯＮであり、次のパルスで
ＯＦＦである」の動作を与える。

第３Ｃ図又は第４Ｃ図において、最初の出力状態は前の
入力信号の状態に依存する。しかしながら、好適実施例
においては、最初に電力が入力回路へ印加された時に出
力がＯＦＦとして確立される。このパワーアップ即ち始
動から開始して得られる出力シーケンスは第３Ｃ図及び
第４Ｃ図に示した如きものである。

１−追 本発明は１以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、上述した如き四つの
異なったタイプのスイッチの何れかからの入力信号を認
識することが可能であり且つこれらの信号を所要の装置
内において使用するために上述した如き出力信号へ変換
することの可能な入力回路を提供することである。

薩−滅 本発明の入力回路は、所要の装置への電源と直列してい
る高電流スイッチとは別個の電子オン／オフスイッチの
利点を与えている。本発明の入力回路は、電力が供給さ
れている場合に常時動作可能である。それは、機械的ス
イッチのみならずトランジスタ又は論理ゲート等のよう
な電子的装置に応答することが可能である。入力ライン
上において入力回路へ又は入力回路から大きな電流の流
れを必要とするものではない。

本発明は、電子的装置用の入力回路を提供するものであ
る。この回路は、入力ライン上の他種類のタイプの入力
信号を認識し、且つ電子的装置内において使用するため
のスタンダードなデジタル論理出力を供給することが可
能である０例えば、この入力回路は、双投型スイッチ、
論理ゲート、ブツシュボタンスイッチ又はトライステー
ト論理ゲートからの入力信号を認識することが可能であ
る。

本入力回路は、バイアス回路と、二個の比較器と、メモ
リビットから形成されている１本入力回路は、入力ライ
ン上の入力信号を受取る。該バイアス回路は、バイアス
電圧を入力ラインへ印加する。第一比較器が、該入力信
号がバイアス電圧より高いインクリメント即ち増分であ
る場合に、メモリビットの状態を反転させる。第二比較
器は、該入力信号がバイアス電圧以下のインクリメント
即ち増分である場合に、メモリビットの状態をクリアす
る。このように、メモリビットは、幾つかの状態を介し
てサイクル動作し、それにより所望の出力信号を提供す
る。

バイアス電圧は、認識されるべき低及び高電圧レベルの
間に選択する。このバイアス電圧は、高抵抗を介して入
力ラインをバイアス電圧にある電圧源へ接続することに
よって印加させることが可能である。別のバイアス回路
は、トランスコンダクタンス増幅器電圧ホロワを使用し
、その入力端をバイアス電圧にある電圧基準へ接続し、
且つその出力端を入力ラインへ接続する。

メモリビットは、トグル入力端とリセット入力端とを具
備するトグルフリップフロップによって構成することが
可能である。トグル信号をトグル入力端へ印加すると、
フリップフロップの状態が反転する０例えば、それが、
０から１へ反転する。リセット信号をリセット入力端へ
印加すると、フリップフロップの状態は０にクリアされ
る。フリップフロップの出力端は、所望のＯＮ及びＯＦ
Ｆ出力信号を供給する。

この能力を、複数個の別々の入力ライン及び回路ではな
く、単一の入力回路を有する単一の入力ライン上に与え
ることにより、回路寸法及び専用面積が減少され、且つ
他種類のタイプのスイッチ及び該単一の入力ライン上の
入力信号の何れをも使用することの柔軟性及び適合性が
与えられる。

本発明は、集積回路上で必要とされる入力ビンの数を減
少させることを可能とする。なぜならば、異なったクイ
ブの入力信号の各々を受取るために調整された別個の入
力ビンを有することの必要性を除去することが可能だか
らである。

１立舅 以下、添付の図面を参考に、本発明の具体的実施の態様
について詳細に説明する。

第５Ａ図は本発明の一実施例に基づいて構成された入力
回路を示している。この入力回路は、入力ライン１２上
の入力信号を受取る。入力ライン１２は、上述し且つ第
４Ａ図に示した如く、トライステート論理ゲート４０か
らの信号を受取る。

これらの信号は、０乃至５．Ｏｖの間で変化する。

バイアス回路５０が入力ライン１２へ接続されている。

この実施例においては、バイアス回路５０は、入力ライ
ン１２を、例えば１００にΩの抵抗である高抵抗要素５
２を介して、例えば１．２■のバイアス電圧であるバイ
アス電圧源５４へ接続することによって形成されている
。直列抵抗５２は、入力ライン１２上の入力信号がバイ
アス電圧に打勝ち且つ入力ライン１２をより低い又はよ
り高い電圧レベルへ移行させることが可能であるのに充
分に高いものとすべきである。

第一比較器５６は、第一入力端５８と、第二入力端６０
と、出力端６２とを有している。第一入力端５８は、入
力ライン１２へ結合されている。

第二入力端６０は、例えば、２．Ｏｖ等のようなバイア
ス電圧よりも高い電圧の第一電圧基準６４へ結合されて
いる。

第二比較器６６は、第一入力端６８と第二入力端７０と
、出力端７２とを有している。第一入力端６８は、例え
ば０．８Ｖ等のようなバイアス電圧よりも低い電圧の第
二電圧基準７４へ結合されている。第二入力端７０は、
入力ライン１２へ結合されている。

トグルフリップフロップ８０はメモリビットとして機能
する。トグルフリップフロップは従来公知である。トグ
ルフリップフロップ８０は、第一比較器５６の出力端６
２へ接続されているトグル入力端８２を有している。ト
グルフリップフロップ８０は、第二比較器６６の出力端
７２へ接続されているリセット入力端８４を有している
。トグルフリップフロップ８０は、更に、相補的出力端
を有しており、その第一乃至はＱ出力端８６及び第二乃
至はＱ出力端８８を有している。トグルフリップフロッ
プ８０の状態は、これらの相補的出力端８６及び８８で
読取ることが可能であり、且つ電子的装置内で使用する
ために上述した如く有用なＯＮ及びＯＦＦ出力信号を供
給する。

第５Ｂ図は、第５Ａ図の入力回路の動作を理解するのに
有用な電圧レベルのスケールを示している。入力ライン
１２上の入力信号が０．８Ｖである第二電圧基準７４の
電圧よりも低い低状態即ちＯｖである場合、第二比較器
６６はその出力端７２を活性化させ且つそのリセット入
力端８４上のトグルフリップフロップ８０をリセットさ
せる。

入力ライン１２上の入力信号が２．ＯＶである第一電圧
基準６４の電圧よりも高い高状態即ち１状態である場合
、第一比較器５６はその出力端６２を活性化させ且つそ
のトグル入力端８２上でトグルフリップフロップ８０を
トグル動作させる。

該入力信号が高インピーダンス即ちＺ状態であると、バ
イアス回路５０から印加されたバイアス電圧である１、
２■が入力ライン１２を１．２Ｖのレベルヘプルする。

この条件においては、何れの比較器も活性化することが
なく、且つトグルフリップフロップ８０の状態変化が発
生することはない。

当業者にとって明らかな如く、第１Ｂ図乃至第４Ｂ図の
入力信号が入力ライン１２へ印加されると、第１Ｃ図乃
至第４Ｃ図の所望のＯＮ又はＯＦＦ信号がトグルフリッ
プフロップ８０の第一出力端８６において発生される。

第６図は、本発明の第二実施例に基づいて構成された入
力回路を示している。尚、前述したものと同一の機能を
有する構成要素には同一の参照番号を付しである。特に
、比較器５６及び６６及びトグルフリップフロップ８０
は前述した如くに動作する。

しかしながら、この場合においては、バイアス回路５０
は、トランスコンダクタンス増幅器電圧ホロワ９０によ
って形成されている。この増幅器は、第一入力端９２と
、第二入力端９４と、出力端９６とを有している。出力
端９６は入力ライン１２へ接続されており、それは、更
に、第二入力端９４へ接続されている。第一入力端は５
例えば１．２Ｖのバイアス電圧であるバイアス電圧源５
４へ接続されている。これは、入力ライン１２に対しバ
イアス電圧の高インピーダンス源を与えている。

第６図は、更に、第一電圧基準６０及び第二電圧基準７
４を、バイアス電圧よりも僅かに高いか又は低いものと
して確立することが可能であることを示している。特に
、この小さな電圧差は、ΔＶ１とすることが可能であり
、それは異なった電流密度で動作する二個のトランジス
タのベース対エミック電圧間の差によって確立すること
が可能である。この電圧差は、集積回路トランジスタに
おいて容易に確立することが可能であり、比較的安定及
び独立的なものであり、且つ電流密度のｌＯ対ｌの比の
場合的６０ｍＶである。この電圧差は、入力信号がバイ
アス電圧よりも充分に高いか又は低いかを検知するため
の比較器の動作にとって適切なものである６入力信号が
過剰な雑音又はスイッチ接触バウンス（跳返り）を有す
る場合には１．入力回路へ印加する前に、該入力信号を
既知の方法で処理することが可能である。

第６図の実施例の別の特徴は、第二比較器７２の出力端
７２からトグルフリップフロップ８０のリセット入力端
８４への接続部内に設けられているパワーオン（始動）
リセット回路１００である。パワーオンリセット回路１
００は、ＯＲゲート１０２から構成されており、それは
第一入力端１０４と、第二入力端１０６と、出力端１０
８とを有している。第二比較器６６の出力端７２は第一
入力端１０４へ接続されている。第二入力端１０６は、
例えば回路の電源端子へ接続されたＲ−Ｃ回路等のよう
な従来の対応で得られるパワーオンリセット信号へ接続
されている。ＯＲゲート出力端１０８は、トグルフリッ
プフロップ８０のリセット入力端８４へ接続されている
。トグルフリップフロップ８０をパワーアップ時にＯヘ
リセットすることにより、出力信号のシーケンスは、第
３Ｃ図及び第４Ｃ図に関して前に記載した如きものであ
る。

第７図は、本発明の第三実施例に基づいて構成された入
力回路を示している。この実施例は、本発明を、集積回
路トランジスタ形態で入力回路を形成する場合の好適な
実施形態を示している。

この実施例においては、トランスコンダクタンス増幅器
及び第−及び第二比較器は、入力トランジスタを共用し
ており、従って別個の回路区域へ分割することはできな
い、又、動作電力源へのＶ十及びＧＮＤ接続も明確に示
しである。

トランスコンダクタンス増幅器９０は、トランジスタ２
０４のベースにおいて第一入力端９２を有しており、且
つ電圧基準５４によって１．２ｖヘバイアスされている
。第二入力端９４は、トランジスタ２０３のベースであ
る。増幅器出力端９６は、トランジスタ２０６のコレク
タ及び入力ライン１２へ接続されているトランジスタ２
１３のコレクタへ接芽売されている。

入力ライン１２上の入力信号は、バッファトランジスタ
２０１及び２０２を介して通過され、トランジスタ２０
３のベースに表われる。

第一比較器５６の第一入力端５８はトランジスタ２０３
のベースである。第二入力端６０はトランジスタ２０４
のベースである。６０ｍＶの電圧源６４が、トランジス
タ２１２及び２１１の１０対１の比によって与えられる
。出力端６２は、トランジスタ２１５のコレクタであり
、且つトグルフリップフロップ（不図示）のトグル入力
端を駆動する。

第二比較器６６の第一入力端は、トランジスタ２０４の
ベースである。６０ｍＶの電圧源７４は、トランジスタ
２０９及び２１０のｌＯＯ１２比によって与えられる。

第二入力端７０はトランジスタ２０３のベースである。

出力端７２はトランジスタ２１６のコレクタであり、且
つトグルフリップフロップ（不図示）のリセット入力端
を駆動する。

本発明のその他の別の実施例においては、入力ラインへ
バイアス電圧を印加する異なった方法を使用することも
可能である。多くの形態の比較器は従来公知であり、明
らかに本発明の入力回路において使用する比較器を構成
するために任意のものを使用することが可能である。例
えばフリップフロップ又はラッチ等のその他のタイプの
メモリビットをトグルフリップフロップの代わりに使用
することも可能である。

以上、本発明の具体的実施の態様について詳細に説明し
たが、本発明は、これら具体例にのみ限定されるべきも
のではなく、本発明の技術的範囲を逸脱することなしに
種々の変形が可能であることは勿論である。

【図面の簡単な説明】

第１Ａ図は入力回路へ接続されるｒＯＮ−ＯＦＦ」双投
型スイッチを示した概略図、第１Ｂ図は第１Ａ図のスイ
ッチに関連する入力信号を示した概略図、第１ｃ図は第
１Ａ図のスイッチに関連した出力信号を示した概略図、
第２Ａ図は入力回路へデジタル論理信号を供給するデジ
タル論理ゲートを示した概略図、第２Ｂ図は第２Ａ図の
デジタル論理ゲートに関連した入力信号を示した概略図
、第２Ｃ図は第２Ａ図のデジタル論理ゲートに関連した
出力信号を示した概略図、第３Ａ図は入力回路へ接続し
、たブツシュボタン型スイッチを示した概略図、第３Ｂ
図は第３Ａ図のスイッチに関連した入力信号を示した概
略図、第３Ｃ図は第３Ａ図のスイッチに関連した出力信
号を示した概略図、第４Ａ図は入力回路へ接続したトラ
イステートデジタル論理ゲートを示した概略図、第４Ｂ
図は第４Ａ図のトライステートデジタル論理ゲートに関
連した入力信号を示した概略図、第４Ｃ図は第４Ａ図の
トライステートデジタル論理ゲートに関連した出力信号
を示した概略図、第５Ａ図は本発明の一実施例に基づい
て構成された入力回路を示した概略図、第５Ｂ図は第５
Ａ図の入力回路の動作を理解するのに有用な電圧レベル
のスケールを示した概略図、第６図は本発明の第二実施
例に基づいて構成された入力回路を示した概略図、第７
図は本発明の第三実施例に基づいて構成された入力回路
を示した概略図、である。 （符号の説明） １２：入力ライン ４０・トライステート論理ゲート ５０：バイアス回路　　　５２：高抵抗要素５６：第一
比較器　　　　６６：第二比較器８′０・トグルフリッ
プフロップ ＩＮ 特許出願人　　　　ナショナル　セミコンダクク　コー
ポレーション 　ｏｕ７ ＦＩＧ、　７Ｃ ＶＩＮ ＶＯＩ／Ｔ ＡＮ ＦＩＧ、４Ｃ ＦＩＧ、３Ａ ＦＩＧ、３Ｂ ＦＩＧ、３Ｃ

Claims (1)

1. 【特許請求の範囲】 １、入力ライン上の入力信号を受取る入力回路において
   、前記入力ラインへバイアス電圧を印加するバイアス手
   段、前記入力信号が前記バイアス電圧より上のインクリ
   メントである場合にメモリビットの状態を反転させる第
   一比較器手段、前記入力信号が前記バイアス電圧以下の
   インクリメントである場合に前記メモリビットの状態を
   クリアする第二比較器手段、を有することを特徴とする
   入力回路。 ２、特許請求の範囲第１項において、前記バイアス手段
   が、前記バイアス電圧の電圧基準へ結合されている高抵
   抗要素を有することを特徴とする入力回路。 ３、特許請求の範囲第１項において、前記バイアス手段
   がトランスコンダクタンス増幅器電圧ホロワを有するこ
   とを特徴とする入力回路。 ４、特許請求の範囲第１項において、前記メモリビット
   がトグルフリップフロップを有することを特徴とする入
   力回路。 ５、入力ライン上の入力信号を受取るレベル及びエッジ
   感応性入力回路において、 （ａ）前記入力ラインへバイアス電圧を印加するバイア
   ス手段、 （ｂ）トグル入力端とリセット入力端と出力端とを具備
   するトグルフリップフロップ、 （ｃ）第一入力端と第二入力端と出力端とを具備してお
   り、且つ前記第一入力端が前記入力ラインへ結合されて
   おり、前記第二入力端が前記バイアス電圧よりも高い第
   一電圧基準へ結合されており、且つ前記出力端が前記ト
   グルフリップフロップの前記トグル入力端へ結合されて
   いる第一比較器、 （ｄ）第一入力端と第二入力端と出力端とを具備してお
   り、且つ前記第一入力端が前記バイアス電圧よりも低い
   第二電圧基準へ結合されており、前記第二入力端が前記
   入力ラインへ結合されており、且つ前記出力端が前記ト
   グルフリップフロップの前記リセット入力端へ結合され
   ている第二比較器、 を有することを特徴とする入力回路。 ６、特許請求の範囲第５項において、前記バイアス手段
   が前記バイアス電圧の電圧基準へ結合されている高抵抗
   であることを特徴とする入力回路。 ７、特許請求の範囲第５項において、前記バイアス手段
   が前記バイアス電圧の電圧基準へ結合されているトラン
   スコンダクタンス増幅器電圧ホロワであることを特徴と
   する入力回路。 ８、特許請求の範囲第５項において、前記第一電圧基準
   が、異なった電流密度で動作する二個のトランジスタの
   ベース対エミッタ電圧の間の電圧差だけ前記バイアス電
   圧よりも高いことを特徴とする入力回路。 ９、特許請求の範囲第５項において、前記第二電圧基準
   が、異なった電流密度で動作する二個のトランジスタの
   ベース対エミッタ電圧の間の電圧差だけ前記バイアス電
   圧よりも低いことを特徴とする入力回路。 １０、特許請求の範囲第５項において、前記第二比較器
   の前記出力端が第一入力端と第二入力端と出力端とを具
   備するＯＲゲートを介して前記トグルフリップフロップ
   の前記リセット入力端へ結合されており、前記ＯＲゲー
   トの第一入力端は前記第二比較器の前記出力端へ結合さ
   れており、前記ＯＲゲートの第二入力端はパワーオンリ
   セット信号へ結合されており、且つ前記ＯＲゲート出力
   端は前記トグルフリップフロップの前記リセット入力端
   へ結合されていることを特徴とする入力回路。 １１、電子的オン／オフスイッチを動作させる方法にお
   いて、入力回路を動作させて入力ライン上の入力信号を
   認識し、前記入力信号に対し所定の関係を有する出力信
   号を発生し、且つ前記出力信号に従ってスイッチ回路を
   動作させることを特徴とする方法。 １２、入力ライン上の入力信号を受取るレベル及びエッ
   ジ感応性入力回路を動作させる方法において、前記入力
   ラインをバイアス電圧ｈバイアスし、前記入力信号が前
   記バイアス電圧より高いインクリメントである場合にト
   グルフリップフロップをトグル動作させ、前記入力信号
   が前記バイアス電圧以下のインクリメントである場合に
   前記トグルフリップフロップをリセットさせることを特
   徴とする方法。 １３、入力ラインを具備するレベル及びエッジ感応性入
   力回路を動作させる方法において、前記入力ラインをバ
   イアス電圧へバイアスし、前記入力ライン上の入力信号
   を受取り、前記入力ライン上のその結果得られる電圧が
   前記バイアス電圧よりも高い第一電圧基準を超える場合
   にトグル信号を発生し、前記入力ライン上に結果的に発
   生する電圧が前記バイアス電圧よりも低い第二電圧基準
   以下である場合にリセット信号を発生し、前記トグル信
   号及びリセット信号をトグルフリップフロップへ付与す
   ることを特徴とする方法。