JPH0328843B2 - - Google Patents
Info
- Publication number
- JPH0328843B2 JPH0328843B2 JP58062637A JP6263783A JPH0328843B2 JP H0328843 B2 JPH0328843 B2 JP H0328843B2 JP 58062637 A JP58062637 A JP 58062637A JP 6263783 A JP6263783 A JP 6263783A JP H0328843 B2 JPH0328843 B2 JP H0328843B2
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- transistor
- amplifier circuit
- base
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Noise Elimination (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は、ミユーテイング回路に関するもの
で、特にFMラジオ受信機のバンド切換スイツチ
等の切換時に発生する切換雑音を除去する為のミ
ユーテイング回路に関する。 (ロ) 従来技術 FMラジオ受信機において、FM放送受信と
AM放送受信とを切換える為にバンド切換スイツ
チを操作すると、前記切換スイツチの操作に応じ
て急激なバイアス電圧の変化が生じ、いわゆる切
換雑音が発生する。その対策として、従来から第
１図に示す如き回路が提案されているが、未だ満
足出来るものではなかつた。第１図において、ス
イツチ１が図示の実線の状態（ミユーテイングオ
フ状態）にあるとすれば、第１電流源トランジス
タ２がオンとなり、入力端子３に印加される入力
信号は、エミツタが共通に前記第１電流源トラン
ジスタ２のコレクタに接続された第１及び第２ト
ランジスタ４及び５から成る第１差動増幅回路６
で増幅され、ダイオード７及びトランジスタ８か
ら成る電流ミラー回路９と出力トランジスタ１０
とを介して出力端子１１に導出される。その際、
前記第１差動増幅回路６の第１トランジスタ４の
ベースはバイアス電源１２に接続され、かつ第２
トランジスタ５のベースは出力端子１１に接続さ
れて負帰還が施こされているので、前記第１差動
増幅回路６は、安定なバイアス状態にある。一
方、その時、ベースが前記バイアス電源１２に接
続された第３トランジスタ１３と、該第３トラン
ジスタ１３のエミツタと共通接続されたエミツタ
及び出力端子１１に接続されたベースを有する第
４トランジスタ１４と、前記第３及び第４トラン
ジスタ１３及び１４の共通エミツタに接続された
コレクタを有する第２電流源トランジスタ１５と
から成るミユーテイング用の第２差動増幅回路１
６は、スイツチ１がミユーテイングオフ状態にあ
る為に、不作動状態にある。 いま、例えばバンド切換スイツチを操作したと
すれば、それに応じてスイツチ１が点線の状態
（ミユーテイングオン状態）に切換わり、第１電
流源トランジスタ２がオフになるとともに、第２
電流源トランジスタ１５がオンとなる。その結
果、第１差動増幅回路６が不作動状態になるとと
もに、第２差動増幅回路１６が作動状態となり、
入力端子３に印加された入力信号は、前記第１差
動増幅回路６で遮断され、後段に伝達されなくな
り、ミユーテイングオン状態となる。その場合、
第２差動増幅回路１６の第３トランジスタ１３の
ベースは、バイアス電源１２に接続され所定のバ
イアス電圧が印加されており、かつ第４トランジ
スタ１４のベースは出力端子１１に接続され負帰
還が施こされているので、出力端子１１の直流電
圧変動が少く、切換雑音の発生も少ない。 しかしながら、第１図の回路においては、ミユ
ーテイングオン時もしくはミユーテイングオフ時
に第１及び第２差動増幅回路６及び１６の一方を
作動状態に、他方を不作動状態に切換える為に、
切換時に前記第１及び第２差動増幅回路６及び１
６のバイアスが不安定となり、未だ切換雑音が発
生するという欠点を有していた。 (ハ) 発明の目的 本発明は、上述の点に鑑み成されたもので、２
つの差動増幅回路を切換えること無く確実なミユ
ーテイングを行い得、かつ切換雑音の発生も確実
に防止出来るミユーテイング回路を提供せんとす
るものである。 (ニ) 発明の構成 本発明に係るミユーテイング回路は、入力信号
が印加される第１差動増幅回路と、該第１差動増
幅回路の出力信号を増幅する第２差動増幅回路と
から成り、前記第１差動増幅回路から前記第２差
動増幅回路にバイアス電圧を供給するとともに、
前記第２差動増幅回路を抵抗を介して前記バイア
ス電圧と等しい値の電圧を発生するバイアス電源
に接続し、前記第１差動増幅回路のバイアス電流
を遮断することによつてミユーテイングを行う様
にしたものである。 (ホ) 実施例 第２図は、本発明の一実施例を示す回路図で、
１７はベースに入力コンデンサ１８を介して入力
端子１９が接続された第１トランジスタ２０と、
該第１トランジスタ２０とエミツタが共通接続さ
れたダイオード接続型の第２トランジスタ２１
と、前記第１及び第２トランジスタ２０及び２１
の共通エミツタにコレクタが接続された電流源ト
ランジスタ２２と、前記第１トランジスタ２０の
コレクタ電流を反転して前記第２トランジスタ２
１のコレクタに供給するダイオード２３とトラン
ジスタ２４とから成る第１電流反転回路２５とに
よつて構成された第１差動増幅回路、２６はベー
スが前記第２トランジスタ２１のベースと共通接
続され、前記第１差動増幅回路１７の出力信号が
印加される第３トランジスタ２７と、該第３トラ
ンジスタ２７とエミツタが共通接続された第４ト
ランジスタ２８と、前記第３及び第４トランジス
タ２７及び２８の共通エミツタに接続された電流
源２９と、前記第３トランジスタ２７のコレクタ
電流を反転して前記第４トランジスタ２８のコレ
クタに供給するダイオード３０とトランジスタ３
１とから成る第２電流反転回路３２とによつて構
成された第２差動増幅回路、３３はベースが前記
第４トランジスタ２８のコレクタに接続された出
力トランジスタ、３４は該出力トランジスタ３３
のエミツタに接続されるとともに、負帰還を行う
為、前記第４トランジスタ２８のベースに接続さ
れた出力端子、３５は第１バイアス抵抗３６を介
して前記第１トランジスタ２０のベースにバイア
ス電圧を供給するとともに、第２バイアス抵抗３
７を介して前記第３トランジスタ２７のベースに
バイアス電圧を供給する為の第１バイアス電源、
３８はミユーテイングスイツチ、及び３９は前記
ミユーテイングスイツチ３８を介して前記電流源
トランジスタ２２のベースにバイアス電圧を供給
する為の第２バイアス電源である。 次に動作を説明する。いまミユーテイングスイ
ツチ３８が図示の如く閉成しているとすれば、電
流源トランジスタ２２のベースが第２バイアス電
源３９により適正にバイアスされ、かつ第１バイ
アス電源３５により第１トランジスタ２０のベー
スが適正にバイアスされている為に、第１差動増
幅回路１７は正常動作状態にある。また、電流源
２９が正常に動作し、第３トランジスタ２７のベ
ースが第２トランジスタ２１により適正にバイア
スされている為、第２差動増幅回路２６も正常動
作状態にある。その為、入力端子１９に印加され
る増幅されるべき入力信号は、第１差動増幅回路
１７で差動増幅され、該第１差動増幅回路１７の
第２トランジスタ２１のコレクタ（ベース）から
第２差動増幅回路２６の第３トランジスタ２７の
ベースに印加され、更に前記第２差動増幅回路２
６で増幅された後、出力トランジスタ３３を介し
て出力端子３４に導出される。前記第１差動増幅
回路１７は、第２トランジスタ２１のコレクタ・
ベースが短絡されている為に、利得「１」の増幅
回路として動作している。すなわち、入力端子１
９に印加される入力信号は、そのままの状態で第
１差動増幅回路１７から導出され、第２差動増幅
回路２６に印加される。また、第１差動増幅回路
１７の第２トランジスタ２１はダイオード接続と
成されているので、第１トランジスタ２０のベー
スに第１バイアス電源３５から＋VBのバイアス
電圧が供給されると、それに追随して前記第２ト
ランジスタ２１のベースバイアス電圧も＋VBと
なる。 第２差動増幅回路２６は、その第３トランジス
タ２７のベースが第２トランジスタ２１のコレク
タ（ベース）と共通接続されているので、前記第
３トランジスタ２７のベースバイアス電圧は、前
記第２トランジスタ２１のベースバイアス電圧と
等しく＋VBとなる。また、第１差動増幅回路１
７の利得が「１」であるから、前記第２差動増幅
回路２６の第３トランジスタ２７のベースには、
入力端子１９に印加される入力信号がそのまま印
加される。しかして、第３トランジスタ２７のベ
ースに印加された入力信号は、第２差動増幅回路
２６で増幅され、出力トランジスタ３３を介して
出力端子３４に導出されるが、該出力端子３４に
導出された信号は第４トランジスタ２８のベース
に負帰還されるので、前記第２差動増幅回路２６
は負帰還増幅回路として安定な増幅動作を行う。 次に、ミユーテイングを行う為、ミユーテイン
グスイツチ３８を開放状態にすると、電流源トラ
ンジスタ２２がオフとなり、第１差動増幅回路１
７に動作電流が供給されなくなり、第１及び第２
トランジスタ２０及び２１もオフとなる。その
為、入力端子１９に印加される入力信号が第１差
動増幅回路１７で遮断され、その結果、出力端子
３４に出力信号が発生せず、ミユーテイングが達
成される。 ところで、第２トランジスタ２１がオフとなる
と、該第２トランジスタ２１から第３トランジス
タ２７のベースに入力信号が供給されなくなると
ともに、バイアス電圧＋VBも供給されなくなる。
しかしながら、前記第３トランジスタ２７のベー
スは、第２バイアス抵抗３７を介して第１バイア
ス電源３５に接続されているので、前記第２トラ
ンジスタ２１からのバイアス電圧＋VBが供給さ
れなくなると、直ちに前記第１バイアス電源３５
から第２バイアス抵抗３７を介して第３トランジ
スタ２７のベースにバイアス電圧＋VBが供給さ
れる。従つて、ミユーテイングスイツチ３８を開
放状態に切換えても、第２差動増幅回路２６のバ
イアス状態は変化せず、前記ミユーテイングスイ
ツチ３８の切換えに起因する切換雑音は発生しな
い。 (ヘ) 発明の効果 以上述べた如く、本発明に依れば、第１及び第
２差動増幅回路を縦続接続し、正常動作時には前
記第１及び第２差動増幅回路を共に正常動作状態
と成し、ミユーテイング動作時には前記第１差動
増幅回路を不作動とするとともに、前記第２差動
増幅回路のバイアス変動を防止しているので、確
実なミユーテイングを行い得、かつスイツチの切
換えに起因する切換雑音が全く発生せず、聴取者
に不快感を抱かせないという利点を有する。
で、特にFMラジオ受信機のバンド切換スイツチ
等の切換時に発生する切換雑音を除去する為のミ
ユーテイング回路に関する。 (ロ) 従来技術 FMラジオ受信機において、FM放送受信と
AM放送受信とを切換える為にバンド切換スイツ
チを操作すると、前記切換スイツチの操作に応じ
て急激なバイアス電圧の変化が生じ、いわゆる切
換雑音が発生する。その対策として、従来から第
１図に示す如き回路が提案されているが、未だ満
足出来るものではなかつた。第１図において、ス
イツチ１が図示の実線の状態（ミユーテイングオ
フ状態）にあるとすれば、第１電流源トランジス
タ２がオンとなり、入力端子３に印加される入力
信号は、エミツタが共通に前記第１電流源トラン
ジスタ２のコレクタに接続された第１及び第２ト
ランジスタ４及び５から成る第１差動増幅回路６
で増幅され、ダイオード７及びトランジスタ８か
ら成る電流ミラー回路９と出力トランジスタ１０
とを介して出力端子１１に導出される。その際、
前記第１差動増幅回路６の第１トランジスタ４の
ベースはバイアス電源１２に接続され、かつ第２
トランジスタ５のベースは出力端子１１に接続さ
れて負帰還が施こされているので、前記第１差動
増幅回路６は、安定なバイアス状態にある。一
方、その時、ベースが前記バイアス電源１２に接
続された第３トランジスタ１３と、該第３トラン
ジスタ１３のエミツタと共通接続されたエミツタ
及び出力端子１１に接続されたベースを有する第
４トランジスタ１４と、前記第３及び第４トラン
ジスタ１３及び１４の共通エミツタに接続された
コレクタを有する第２電流源トランジスタ１５と
から成るミユーテイング用の第２差動増幅回路１
６は、スイツチ１がミユーテイングオフ状態にあ
る為に、不作動状態にある。 いま、例えばバンド切換スイツチを操作したと
すれば、それに応じてスイツチ１が点線の状態
（ミユーテイングオン状態）に切換わり、第１電
流源トランジスタ２がオフになるとともに、第２
電流源トランジスタ１５がオンとなる。その結
果、第１差動増幅回路６が不作動状態になるとと
もに、第２差動増幅回路１６が作動状態となり、
入力端子３に印加された入力信号は、前記第１差
動増幅回路６で遮断され、後段に伝達されなくな
り、ミユーテイングオン状態となる。その場合、
第２差動増幅回路１６の第３トランジスタ１３の
ベースは、バイアス電源１２に接続され所定のバ
イアス電圧が印加されており、かつ第４トランジ
スタ１４のベースは出力端子１１に接続され負帰
還が施こされているので、出力端子１１の直流電
圧変動が少く、切換雑音の発生も少ない。 しかしながら、第１図の回路においては、ミユ
ーテイングオン時もしくはミユーテイングオフ時
に第１及び第２差動増幅回路６及び１６の一方を
作動状態に、他方を不作動状態に切換える為に、
切換時に前記第１及び第２差動増幅回路６及び１
６のバイアスが不安定となり、未だ切換雑音が発
生するという欠点を有していた。 (ハ) 発明の目的 本発明は、上述の点に鑑み成されたもので、２
つの差動増幅回路を切換えること無く確実なミユ
ーテイングを行い得、かつ切換雑音の発生も確実
に防止出来るミユーテイング回路を提供せんとす
るものである。 (ニ) 発明の構成 本発明に係るミユーテイング回路は、入力信号
が印加される第１差動増幅回路と、該第１差動増
幅回路の出力信号を増幅する第２差動増幅回路と
から成り、前記第１差動増幅回路から前記第２差
動増幅回路にバイアス電圧を供給するとともに、
前記第２差動増幅回路を抵抗を介して前記バイア
ス電圧と等しい値の電圧を発生するバイアス電源
に接続し、前記第１差動増幅回路のバイアス電流
を遮断することによつてミユーテイングを行う様
にしたものである。 (ホ) 実施例 第２図は、本発明の一実施例を示す回路図で、
１７はベースに入力コンデンサ１８を介して入力
端子１９が接続された第１トランジスタ２０と、
該第１トランジスタ２０とエミツタが共通接続さ
れたダイオード接続型の第２トランジスタ２１
と、前記第１及び第２トランジスタ２０及び２１
の共通エミツタにコレクタが接続された電流源ト
ランジスタ２２と、前記第１トランジスタ２０の
コレクタ電流を反転して前記第２トランジスタ２
１のコレクタに供給するダイオード２３とトラン
ジスタ２４とから成る第１電流反転回路２５とに
よつて構成された第１差動増幅回路、２６はベー
スが前記第２トランジスタ２１のベースと共通接
続され、前記第１差動増幅回路１７の出力信号が
印加される第３トランジスタ２７と、該第３トラ
ンジスタ２７とエミツタが共通接続された第４ト
ランジスタ２８と、前記第３及び第４トランジス
タ２７及び２８の共通エミツタに接続された電流
源２９と、前記第３トランジスタ２７のコレクタ
電流を反転して前記第４トランジスタ２８のコレ
クタに供給するダイオード３０とトランジスタ３
１とから成る第２電流反転回路３２とによつて構
成された第２差動増幅回路、３３はベースが前記
第４トランジスタ２８のコレクタに接続された出
力トランジスタ、３４は該出力トランジスタ３３
のエミツタに接続されるとともに、負帰還を行う
為、前記第４トランジスタ２８のベースに接続さ
れた出力端子、３５は第１バイアス抵抗３６を介
して前記第１トランジスタ２０のベースにバイア
ス電圧を供給するとともに、第２バイアス抵抗３
７を介して前記第３トランジスタ２７のベースに
バイアス電圧を供給する為の第１バイアス電源、
３８はミユーテイングスイツチ、及び３９は前記
ミユーテイングスイツチ３８を介して前記電流源
トランジスタ２２のベースにバイアス電圧を供給
する為の第２バイアス電源である。 次に動作を説明する。いまミユーテイングスイ
ツチ３８が図示の如く閉成しているとすれば、電
流源トランジスタ２２のベースが第２バイアス電
源３９により適正にバイアスされ、かつ第１バイ
アス電源３５により第１トランジスタ２０のベー
スが適正にバイアスされている為に、第１差動増
幅回路１７は正常動作状態にある。また、電流源
２９が正常に動作し、第３トランジスタ２７のベ
ースが第２トランジスタ２１により適正にバイア
スされている為、第２差動増幅回路２６も正常動
作状態にある。その為、入力端子１９に印加され
る増幅されるべき入力信号は、第１差動増幅回路
１７で差動増幅され、該第１差動増幅回路１７の
第２トランジスタ２１のコレクタ（ベース）から
第２差動増幅回路２６の第３トランジスタ２７の
ベースに印加され、更に前記第２差動増幅回路２
６で増幅された後、出力トランジスタ３３を介し
て出力端子３４に導出される。前記第１差動増幅
回路１７は、第２トランジスタ２１のコレクタ・
ベースが短絡されている為に、利得「１」の増幅
回路として動作している。すなわち、入力端子１
９に印加される入力信号は、そのままの状態で第
１差動増幅回路１７から導出され、第２差動増幅
回路２６に印加される。また、第１差動増幅回路
１７の第２トランジスタ２１はダイオード接続と
成されているので、第１トランジスタ２０のベー
スに第１バイアス電源３５から＋VBのバイアス
電圧が供給されると、それに追随して前記第２ト
ランジスタ２１のベースバイアス電圧も＋VBと
なる。 第２差動増幅回路２６は、その第３トランジス
タ２７のベースが第２トランジスタ２１のコレク
タ（ベース）と共通接続されているので、前記第
３トランジスタ２７のベースバイアス電圧は、前
記第２トランジスタ２１のベースバイアス電圧と
等しく＋VBとなる。また、第１差動増幅回路１
７の利得が「１」であるから、前記第２差動増幅
回路２６の第３トランジスタ２７のベースには、
入力端子１９に印加される入力信号がそのまま印
加される。しかして、第３トランジスタ２７のベ
ースに印加された入力信号は、第２差動増幅回路
２６で増幅され、出力トランジスタ３３を介して
出力端子３４に導出されるが、該出力端子３４に
導出された信号は第４トランジスタ２８のベース
に負帰還されるので、前記第２差動増幅回路２６
は負帰還増幅回路として安定な増幅動作を行う。 次に、ミユーテイングを行う為、ミユーテイン
グスイツチ３８を開放状態にすると、電流源トラ
ンジスタ２２がオフとなり、第１差動増幅回路１
７に動作電流が供給されなくなり、第１及び第２
トランジスタ２０及び２１もオフとなる。その
為、入力端子１９に印加される入力信号が第１差
動増幅回路１７で遮断され、その結果、出力端子
３４に出力信号が発生せず、ミユーテイングが達
成される。 ところで、第２トランジスタ２１がオフとなる
と、該第２トランジスタ２１から第３トランジス
タ２７のベースに入力信号が供給されなくなると
ともに、バイアス電圧＋VBも供給されなくなる。
しかしながら、前記第３トランジスタ２７のベー
スは、第２バイアス抵抗３７を介して第１バイア
ス電源３５に接続されているので、前記第２トラ
ンジスタ２１からのバイアス電圧＋VBが供給さ
れなくなると、直ちに前記第１バイアス電源３５
から第２バイアス抵抗３７を介して第３トランジ
スタ２７のベースにバイアス電圧＋VBが供給さ
れる。従つて、ミユーテイングスイツチ３８を開
放状態に切換えても、第２差動増幅回路２６のバ
イアス状態は変化せず、前記ミユーテイングスイ
ツチ３８の切換えに起因する切換雑音は発生しな
い。 (ヘ) 発明の効果 以上述べた如く、本発明に依れば、第１及び第
２差動増幅回路を縦続接続し、正常動作時には前
記第１及び第２差動増幅回路を共に正常動作状態
と成し、ミユーテイング動作時には前記第１差動
増幅回路を不作動とするとともに、前記第２差動
増幅回路のバイアス変動を防止しているので、確
実なミユーテイングを行い得、かつスイツチの切
換えに起因する切換雑音が全く発生せず、聴取者
に不快感を抱かせないという利点を有する。
第１図は従来のミユーテイング回路を示す回路
図、及び第２図は本発明の一実施例を示す回路図
である。 主な図番の説明、１７……第１差動増幅回路、
２６……第２差動増幅回路、３５……第１バイア
ス電源、３８……ミユーテイングスイツチ。
図、及び第２図は本発明の一実施例を示す回路図
である。 主な図番の説明、１７……第１差動増幅回路、
２６……第２差動増幅回路、３５……第１バイア
ス電源、３８……ミユーテイングスイツチ。
Claims (1)
- １ 入力信号が印加される第１差動増幅回路と、
該第１差動増幅回路の出力信号を増幅する第２差
動増幅回路と、前記第１差動増幅回路の出力直流
電圧を前記第２差動増幅回路のバイアス電圧とし
て供給する手段と、前記第２差動増幅回路に抵抗
を介して前記バイアス電圧と等しい値の電圧を供
給するバイアス電源と、ミユーテイングを行う為
前記第１差動増幅回路のバイアス電流を遮断する
手段とを備え、ミユーテイングオフ時には前記バ
イアス電圧を用いて第２差動増幅回路をバイアス
し、ミユーテイングオン時には前記バイアス電源
の出力電圧を用いて第２差動増幅回路をバイアス
することにより、前記第２差動増幅回路のバイア
スを変化させること無くミユーテイングを行う様
にしたことを特徴とするミユーテイング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58062637A JPS59188205A (ja) | 1983-04-08 | 1983-04-08 | ミユ−テイング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58062637A JPS59188205A (ja) | 1983-04-08 | 1983-04-08 | ミユ−テイング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59188205A JPS59188205A (ja) | 1984-10-25 |
| JPH0328843B2 true JPH0328843B2 (ja) | 1991-04-22 |
Family
ID=13206036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58062637A Granted JPS59188205A (ja) | 1983-04-08 | 1983-04-08 | ミユ−テイング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59188205A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0540574Y2 (ja) * | 1985-01-18 | 1993-10-14 | ||
| JPS62146001A (ja) * | 1985-12-20 | 1987-06-30 | Sanyo Electric Co Ltd | シヨツク音防止回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54137949A (en) * | 1978-04-19 | 1979-10-26 | Pioneer Electronic Corp | Muutuning circuit for differential circuit |
| JPS57129005A (en) * | 1981-02-04 | 1982-08-10 | Hitachi Ltd | Muting circuit |
-
1983
- 1983-04-08 JP JP58062637A patent/JPS59188205A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54137949A (en) * | 1978-04-19 | 1979-10-26 | Pioneer Electronic Corp | Muutuning circuit for differential circuit |
| JPS57129005A (en) * | 1981-02-04 | 1982-08-10 | Hitachi Ltd | Muting circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59188205A (ja) | 1984-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970013821A (ko) | 고이득 증폭 회로(high-gain amplifier circuit) | |
| US5208865A (en) | Muting circuit using common mode rejection of differential amplifier | |
| KR900019342A (ko) | 광대역 ab급 crt캐소드 구동기 | |
| US4367419A (en) | Analog switch | |
| US4274060A (en) | Signal change-over amplifier | |
| US4063185A (en) | Direct coupling type power amplifier circuit | |
| US4015215A (en) | Push-pull power amplifier circuit | |
| US4516082A (en) | Amplifier circuit for minimizing output voltage power-up transients | |
| EP0280327B1 (en) | Audio output amplifier | |
| US4427949A (en) | Signal intercepting circuit | |
| US6954537B2 (en) | Power-off noise suppression circuit and associated methods for an audio amplifier device | |
| JPH0328843B2 (ja) | ||
| US4041408A (en) | Push-pull audio amplifier system with muting | |
| JPS6038043B2 (ja) | スイツチ回路 | |
| EP0354513A3 (en) | Gain controlled amplifier circuit | |
| JPH021449B2 (ja) | ||
| JP3138124B2 (ja) | 増幅器 | |
| JP3115612B2 (ja) | 増幅回路 | |
| JPS6115621Y2 (ja) | ||
| JP3338334B2 (ja) | 増幅回路 | |
| JPS5845044B2 (ja) | キジユンデンアツハツセイカイロ | |
| JPS5841694B2 (ja) | ザツオンジヨキヨカイロ | |
| JPS6340406A (ja) | ミユ−テイング回路 | |
| JP3143153B2 (ja) | 増幅回路 | |
| KR920006336B1 (ko) | 2포트_네가티브피드백을 가지는 집적회로 |