JPS5845044B2 - キジユンデンアツハツセイカイロ - Google Patents
キジユンデンアツハツセイカイロInfo
- Publication number
- JPS5845044B2 JPS5845044B2 JP49124949A JP12494974A JPS5845044B2 JP S5845044 B2 JPS5845044 B2 JP S5845044B2 JP 49124949 A JP49124949 A JP 49124949A JP 12494974 A JP12494974 A JP 12494974A JP S5845044 B2 JPS5845044 B2 JP S5845044B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- circuit
- reference voltage
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Circuits Of Receivers In General (AREA)
- Television Receiver Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【発明の詳細な説明】
本願の発明は基準電圧発生回路に関し、特に受信機にお
ける自動周波数微調整回路(以下AFT回路という)の
デフィート回路に用いるのに適した回路である。
ける自動周波数微調整回路(以下AFT回路という)の
デフィート回路に用いるのに適した回路である。
従来のデフィート回路としてたとえば全電子選局装置に
おけるものについて述べる。
おけるものについて述べる。
従来からテレビジョンでは、選局中の受信状態の安定度
を高めるためにAFT回路をつげてチューナーの局部発
振回路に対して自動周波数制御を行うのが一般であるが
、局部発振周波数が選局操作により高い方から低い方へ
変化する場合は、自動周波数制御回路が誤動作をし音声
キャリア周波数を引き込み、希望する放送を受信できな
くなることがあり、特にUHF帯のチャンネル受信のと
きに著しくあられれ易いものである。
を高めるためにAFT回路をつげてチューナーの局部発
振回路に対して自動周波数制御を行うのが一般であるが
、局部発振周波数が選局操作により高い方から低い方へ
変化する場合は、自動周波数制御回路が誤動作をし音声
キャリア周波数を引き込み、希望する放送を受信できな
くなることがあり、特にUHF帯のチャンネル受信のと
きに著しくあられれ易いものである。
そのため通常、選局時には一旦AFT回路の動作を停止
し、希望する放送を受信した後AFT回路を再動作され
るようにしている。
し、希望する放送を受信した後AFT回路を再動作され
るようにしている。
このAFT停止回路として従来知られているものは、A
FT動作停止時における電圧が負荷即ちAFT回路のイ
ンピーダンスに依存するので、AFT動作停止時電圧の
調整がつかず、負荷回路の如何によって設計を変更する
など、実用上いろいろ問題があった。
FT動作停止時における電圧が負荷即ちAFT回路のイ
ンピーダンスに依存するので、AFT動作停止時電圧の
調整がつかず、負荷回路の如何によって設計を変更する
など、実用上いろいろ問題があった。
本発明の目的は、これをAFTデフィート回路の場合で
説明すると、AFTデフィート時には負帰還増幅器を利
用した電圧発生回路に負荷回路(AFT回路)に印加す
るインピーダンスの低い希望する基準電圧を発生するこ
とができ、しかもAFT動作が必要な場合にはダイオー
ドブリッジ回路を前記電圧発生回路と負荷回路の間に挿
入して負荷回路に対しインピーダンスを極めて大きくす
ることも可能な、特性の安定した基準電圧を発生する回
路を提供しようとするものである。
説明すると、AFTデフィート時には負帰還増幅器を利
用した電圧発生回路に負荷回路(AFT回路)に印加す
るインピーダンスの低い希望する基準電圧を発生するこ
とができ、しかもAFT動作が必要な場合にはダイオー
ドブリッジ回路を前記電圧発生回路と負荷回路の間に挿
入して負荷回路に対しインピーダンスを極めて大きくす
ることも可能な、特性の安定した基準電圧を発生する回
路を提供しようとするものである。
本発明は、負荷に印加する電圧と希望する基準電圧とを
比較し、その比較出力を利用し、負荷のインピーダンス
の大きさに成る程度の変化があっても或いは電源電圧に
変動があっても、負荷への印加電圧を前記希望する電圧
に実質的に等しくなるようにしたものである。
比較し、その比較出力を利用し、負荷のインピーダンス
の大きさに成る程度の変化があっても或いは電源電圧に
変動があっても、負荷への印加電圧を前記希望する電圧
に実質的に等しくなるようにしたものである。
次に図面を参照して本発明につき説明する。
第1図は本発明の一つの実施例を示した図で、トランジ
スタ1および2はエミッタを共通にして差動形式に接続
された第1の増幅器を形成しており、トランジスタ10
ベースには抵抗3および4によって決まる基準電圧が端
子5から入力されている。
スタ1および2はエミッタを共通にして差動形式に接続
された第1の増幅器を形成しており、トランジスタ10
ベースには抵抗3および4によって決まる基準電圧が端
子5から入力されている。
この増幅器の出力は前記トランジスタ2とは逆導電型の
第2の増幅器を形成するトランジスタ7と抵抗6とで増
幅され、その出力は抵抗8の一端すなわちトランジスタ
1あるいは2と同じ導電形式のトランジスタ90ベース
に加えられ、増幅される。
第2の増幅器を形成するトランジスタ7と抵抗6とで増
幅され、その出力は抵抗8の一端すなわちトランジスタ
1あるいは2と同じ導電形式のトランジスタ90ベース
に加えられ、増幅される。
ただこのトランジスタ9のコレクタ電流はスイッチ10
が閉じられたときのみ定電流源11からトランジスタ1
20ベースとエミッタを介して供給されるようになって
いるので、前記増幅はスイッチ10が閉じたときにのみ
に実際に行われる。
が閉じられたときのみ定電流源11からトランジスタ1
20ベースとエミッタを介して供給されるようになって
いるので、前記増幅はスイッチ10が閉じたときにのみ
に実際に行われる。
すなわちスイッチ10が閉じている間は、トランジスタ
9は増幅作用を行い、そのコレクタ電圧はトランジスタ
20ベースすなわち結果的には基準電圧出力検出端子と
なるベースに負帰還され、端子50基準電圧と等しい電
圧となる。
9は増幅作用を行い、そのコレクタ電圧はトランジスタ
20ベースすなわち結果的には基準電圧出力検出端子と
なるベースに負帰還され、端子50基準電圧と等しい電
圧となる。
すなわちこのトランジスタは電圧制御回路を形成するも
のである。
のである。
この電圧はある電圧にバイアスされている負荷13に反
映される。
映される。
この反映の仕方を負荷13の内部から発生する電圧が基
準電圧より高いか低いかに区別して説明する。
準電圧より高いか低いかに区別して説明する。
AFT動作時に負荷13が発生する電圧が基準電圧より
高い場合、このAFT回路を停止させるのはこの電圧を
所定の電圧に強制的に引き込み、AFT回路が構成する
負帰還ループを構成できなくすればよい。
高い場合、このAFT回路を停止させるのはこの電圧を
所定の電圧に強制的に引き込み、AFT回路が構成する
負帰還ループを構成できなくすればよい。
この場合トランジスタ12は順バイアスされて飽和し、
端子14を端子5のところの基準電圧と実質的に同じ電
圧を与える。
端子14を端子5のところの基準電圧と実質的に同じ電
圧を与える。
逆に負荷13が呈する電圧を高くすることによってその
負荷のAFT動作を停止させる場合には、前記基準電圧
が先の場合と同一とすれば、前記とは逆に電圧を高く引
き込むことにより、負荷13の電圧が前記基準電圧によ
って規定され、このときはトランジスタ120ベース・
コレクターのダイオード特性によって定電流源11の電
流が負荷13に供給され、端子14の電圧はトランジス
タ12のエミッタ電圧とほぼ等しくなって、端子50基
準電圧と実質的に等しくなり、負荷13が発生する電圧
は端子14の電圧に規制されて機能しなくなるため、A
FT回路は機能せずデフィート状態となる。
負荷のAFT動作を停止させる場合には、前記基準電圧
が先の場合と同一とすれば、前記とは逆に電圧を高く引
き込むことにより、負荷13の電圧が前記基準電圧によ
って規定され、このときはトランジスタ120ベース・
コレクターのダイオード特性によって定電流源11の電
流が負荷13に供給され、端子14の電圧はトランジス
タ12のエミッタ電圧とほぼ等しくなって、端子50基
準電圧と実質的に等しくなり、負荷13が発生する電圧
は端子14の電圧に規制されて機能しなくなるため、A
FT回路は機能せずデフィート状態となる。
一方スイッチ10が開いている場合は、トランジスタ1
20ベースはオープン状態になっている。
20ベースはオープン状態になっている。
したがってトランジスタ9のコレクタ電流は供給されず
、トランジスタ2,7.9および12はいずれもカット
オフとなり、トランジスタ12のコレクタはエミッタお
よびベースとは大きなインピーダンスを有することとな
り、したがって端子14の電圧は負荷13が本来呈して
いた電圧と実質的に等しくなる。
、トランジスタ2,7.9および12はいずれもカット
オフとなり、トランジスタ12のコレクタはエミッタお
よびベースとは大きなインピーダンスを有することとな
り、したがって端子14の電圧は負荷13が本来呈して
いた電圧と実質的に等しくなる。
このようにトランジスタ12はスイッチ回路を形成して
いる。
いる。
一般にトランジスタのコレクタ・ベース間の耐圧はベー
ス・エミッタ間の耐圧に比べて実用上問題ない位に高い
ので、その範囲内であれば負荷13内部が呈する電圧に
対し伺ら影響を与えない。
ス・エミッタ間の耐圧に比べて実用上問題ない位に高い
ので、その範囲内であれば負荷13内部が呈する電圧に
対し伺ら影響を与えない。
なお動作中のトランジスタ2,7およ、び9は端子5の
基準電圧を基準とする電圧でバイアスされるので、これ
らのトランジスタはいずれも定電流源として動作する。
基準電圧を基準とする電圧でバイアスされるので、これ
らのトランジスタはいずれも定電流源として動作する。
電流動作であるので、電源電圧が変動してもその動作点
には影響せず、動作条件は変らない。
には影響せず、動作条件は変らない。
第2図は本発明の他の実施例を示したもので、第1図に
おける電流源11を更に具体化したもので、トランジス
タ160ベースには、スイッチ17を介してバイアス電
圧18が与えられるようになっている。
おける電流源11を更に具体化したもので、トランジス
タ160ベースには、スイッチ17を介してバイアス電
圧18が与えられるようになっている。
したがってスイッチ17を閉じれば端子14には端子5
に加えられる基準電圧に実質的に等しい電圧が生じ、負
荷13の動作は停止する。
に加えられる基準電圧に実質的に等しい電圧が生じ、負
荷13の動作は停止する。
スイッチ17は実際には電子式スイッチが用いられるこ
とが多℃・。
とが多℃・。
なお第1図の場合も同様であるが、電流源11ならびに
15およびバイアス電圧18などはいずれも抵抗を用い
たバイアス回路を以てこれに代えることができる。
15およびバイアス電圧18などはいずれも抵抗を用い
たバイアス回路を以てこれに代えることができる。
以上説明したとおり、本発明によれば、基準電圧発生回
路の入力に与えられた所望の基準電圧に実質的に等して
電圧を端子14に得ることができ、又負帰還増幅器を利
用した電圧発生回路となっているため、インピーダンス
が小さく、然も電源電圧の変動に対して安定な基準電圧
発生回路を得ることができる。
路の入力に与えられた所望の基準電圧に実質的に等して
電圧を端子14に得ることができ、又負帰還増幅器を利
用した電圧発生回路となっているため、インピーダンス
が小さく、然も電源電圧の変動に対して安定な基準電圧
発生回路を得ることができる。
第1図は本発明の一実施例を示した図、第2図は同じく
他の実施例を示した図である。 記号の説明:1および2は第1の増幅器を形成するトラ
ンジスタ、5は基準電圧入力端子、7は第2の増幅器を
形成するトランジスタ、9は電圧制御用トランジスタ、
11は電流源、12はスイッチ回路を形成するトランジ
スタ、 示す。 13は負荷を
他の実施例を示した図である。 記号の説明:1および2は第1の増幅器を形成するトラ
ンジスタ、5は基準電圧入力端子、7は第2の増幅器を
形成するトランジスタ、9は電圧制御用トランジスタ、
11は電流源、12はスイッチ回路を形成するトランジ
スタ、 示す。 13は負荷を
Claims (1)
- 1 基準電圧より高い電圧を発生することもある負荷回
路の電圧を該基準電圧に強制的に引き込むための電圧発
生回路であって、前記基準電圧がベースに供給される第
1のトランジスタと、該第1のトランジスタと協働して
差動増幅器を構成する第2のトランジスタと、該第2の
トランジスタの出力を反転増幅する第1のエミッタ接地
トランジスタと、該第1のエミッタ接地トランジスタの
出力を反転増幅して前記第2のトランジスタのベースに
供給する第2のエミッタ接地トランジスタと、ベースに
動作非動作を制御する信号が供給され、エミッタを前記
第2のトランジスタのベースに接続し、コレクタを前記
負荷回路に接続した第3のトランジスタを有するスイッ
チ回路とを含む基準電圧発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP49124949A JPS5845044B2 (ja) | 1974-10-31 | 1974-10-31 | キジユンデンアツハツセイカイロ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP49124949A JPS5845044B2 (ja) | 1974-10-31 | 1974-10-31 | キジユンデンアツハツセイカイロ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5152209A JPS5152209A (ja) | 1976-05-08 |
JPS5845044B2 true JPS5845044B2 (ja) | 1983-10-06 |
Family
ID=14898181
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP49124949A Expired JPS5845044B2 (ja) | 1974-10-31 | 1974-10-31 | キジユンデンアツハツセイカイロ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5845044B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0215343U (ja) * | 1988-07-14 | 1990-01-31 | ||
JPH0337951Y2 (ja) * | 1984-07-26 | 1991-08-12 | ||
JPH0639752B2 (ja) * | 1989-10-06 | 1994-05-25 | 西武ポリマ化成株式会社 | 表面にエンボス模様を有するスウェード調壁装材およびその製造方法 |
-
1974
- 1974-10-31 JP JP49124949A patent/JPS5845044B2/ja not_active Expired
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0337951Y2 (ja) * | 1984-07-26 | 1991-08-12 | ||
JPH0215343U (ja) * | 1988-07-14 | 1990-01-31 | ||
JPH0639752B2 (ja) * | 1989-10-06 | 1994-05-25 | 西武ポリマ化成株式会社 | 表面にエンボス模様を有するスウェード調壁装材およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPS5152209A (ja) | 1976-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4704738A (en) | Transistor amplifier and mixer input stage for a radio receiver | |
US3812434A (en) | Integrated differential amplifier | |
US6127890A (en) | Variable gain circuit with improved gain response | |
GB1127801A (en) | Signal translating system | |
US4344043A (en) | Variable load impedance gain-controlled amplifier | |
GB1172366A (en) | Transistor Circuits | |
US3723894A (en) | Automatic gain control circuit | |
US4366450A (en) | Automatic gain control circuit | |
US4140960A (en) | Current control circuit | |
GB1017759A (en) | Improvements in or relating to variable gain transistor amplifiers | |
JPS5845044B2 (ja) | キジユンデンアツハツセイカイロ | |
US3011052A (en) | Transistor squelch circuit | |
GB1101488A (en) | Improvements in and relating to electric signal amplifiers | |
GB1152347A (en) | Cascode Transistor Amplifier | |
US3013148A (en) | Automatic transmitter gain control circuit | |
US2926308A (en) | Transistor biasing circuit | |
US4105976A (en) | Automatic gain control | |
GB1290092A (ja) | ||
US4238771A (en) | Muting circuit | |
US3210678A (en) | Feedback stabilized direct coupled amplifier | |
US3268828A (en) | Amplifier with constant amplitude output | |
JPS5845045B2 (ja) | キジユンデンアツハツセイカイロ | |
US3254306A (en) | Automatic gain control circuit for amplifiers | |
SE322270B (ja) | ||
US2167058A (en) | Automatic volume control |