JPH0328549Y2 - - Google Patents

Info

Publication number
JPH0328549Y2
JPH0328549Y2 JP1982197916U JP19791682U JPH0328549Y2 JP H0328549 Y2 JPH0328549 Y2 JP H0328549Y2 JP 1982197916 U JP1982197916 U JP 1982197916U JP 19791682 U JP19791682 U JP 19791682U JP H0328549 Y2 JPH0328549 Y2 JP H0328549Y2
Authority
JP
Japan
Prior art keywords
circuit
resistors
board
resistor
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1982197916U
Other languages
Japanese (ja)
Other versions
JPS59103487U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1982197916U priority Critical patent/JPS59103487U/en
Publication of JPS59103487U publication Critical patent/JPS59103487U/en
Application granted granted Critical
Publication of JPH0328549Y2 publication Critical patent/JPH0328549Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Multi-Conductor Connections (AREA)

Description

【考案の詳細な説明】 〈産業上の利用分野〉 この考案は集積回路基板に関する。[Detailed explanation of the idea] <Industrial application field> This invention relates to integrated circuit boards.

〈従来の技術〉 電子回路等において、絶縁性の基板の表面に抵
抗.コンデンサ.半導体装置等を装填して構成さ
れる集積回路基板が一般に使用されている。たと
えば第1図に示すように抵抗R1〜R8からなる回
路を構成するのに、特に各抵抗を厚膜によつて構
成する場合は、セラミツクのような基板の表面
に、抵抗用のペーストを印刷し、又必要な導体の
ためのペーストを印刷して焼成するようにしてい
る。T1〜T5は端子である。
<Conventional technology> In electronic circuits, etc., a resistor is placed on the surface of an insulating substrate. Capacitor. 2. Description of the Related Art Integrated circuit boards configured by loading semiconductor devices and the like are generally used. For example, when constructing a circuit consisting of resistors R 1 to R 8 as shown in Figure 1, especially when constructing each resistor with a thick film, paste for resistors is applied to the surface of a substrate such as ceramic. The paste for the necessary conductors is printed and fired. T1 to T5 are terminals.

〈従来の技術の問題点〉 このような集積回路基板を製造するには、通
常、焼成した後、回路網が所定の特性値を有する
かどうか調べるための測定が行われるが、その
時、抵抗R1〜R3、R8等についての抵抗値の測定
はあまり問題はないが、抵抗R4〜R7のように閉
回路を構成しているようなとき、測定対象の抵抗
と他の抵抗との抵抗値の比が大きい場合、正確な
測定ができないようになる。このような抵抗値の
測定は、この抵抗による回路網が所定の特性を呈
するか否かを知るのに必要であるばかりでなく、
所定の抵抗値を呈するようにトリミングするとき
にも必要である。そのため従来では測定対象の抵
抗を他の抵抗から、導体を切断するなどして切離
して測定し、そのあとハンダその他を用いて再び
接続するようにしていた。しかしこれでは測定に
要する作業が煩雑、かつ面倒であるといつた欠点
がある。
<Problems with the prior art> In order to manufacture such an integrated circuit board, measurements are usually taken to determine whether the circuit network has predetermined characteristic values after firing. Measuring the resistance values of resistors 1 to R3 , R8, etc. does not pose much of a problem, but when resistors R4 to R7 form a closed circuit, the resistance to be measured and other resistors may be If the ratio of the resistance values is large, accurate measurement will not be possible. Measuring such resistance values is not only necessary to determine whether the network of resistors exhibits the desired characteristics;
It is also necessary when trimming to exhibit a predetermined resistance value. Conventionally, therefore, the resistance to be measured has been measured by separating it from other resistances, such as by cutting a conductor, and then reconnecting them using solder or other means. However, this method has the disadvantage that the work required for measurement is complicated and troublesome.

この考案は閉回路を構成する回路素子の測定が
極めて簡易となるような集積回路基板を提供する
ことを目的とする。
The purpose of this invention is to provide an integrated circuit board that makes it extremely easy to measure circuit elements constituting a closed circuit.

又この考案は回路素子の実装密度の緩和を図る
ことを目的とする。
This invention also aims to reduce the packaging density of circuit elements.

〈問題点を解決するための手段〉 上記目的を達成するため、この考案は、絶縁性
の基板の表面に複数の回路素子を実装し、それら
を接続して、少なくとも一つの閉回路を含む回路
網を構成した集積回路基板において、前記閉回路
を構成する前記回路素子の中、少なくとも一つの
回路素子を、他の回路素子が実装されている前記
基板の一方の表面とは反対側の表面に独立して実
装し、この反対側の表面に独立して実装された回
路素子に連なる端子と前記一方の表面に実装され
た他の回路素子に連なる端子とをクリツプ端子で
接続することにより前記閉回路を構成せしめたも
のである。
<Means for solving the problem> In order to achieve the above object, this invention mounts a plurality of circuit elements on the surface of an insulating substrate, connects them, and creates a circuit including at least one closed circuit. In the integrated circuit board forming a network, at least one circuit element among the circuit elements forming the closed circuit is placed on a surface opposite to one surface of the substrate on which other circuit elements are mounted. The closure is achieved by connecting a terminal connected to a circuit element mounted independently on the opposite surface and a terminal connected to another circuit element mounted on the one surface with a clip terminal. This is a circuit constructed.

〈作用〉 このようにすると、基板に回路素子を実装した
状態においては、回路網に含まれる少なくとも一
つの閉回路は開回路となつているから、該回路中
に実装されている回路素子は、その両端において
特性値を測定することにより、回路素子の正確な
測定が可能となるから、それにもとづいて評価お
よびトリミングを行なうことができる。
<Operation> In this way, when the circuit elements are mounted on the board, at least one closed circuit included in the circuit network is an open circuit, so the circuit elements mounted in the circuit are By measuring the characteristic values at both ends, it is possible to accurately measure the circuit element, and evaluation and trimming can be performed based on this.

〈実施例〉 この考案の実施例を第2図以降の各図によつて
説明する。第2図はこの考案による集積回路基板
の表面図、第3図は同じく裏面図であり、各図は
第1図に示す回路について実装した場合を示して
いる。すなわち第1図に示す抵抗R1〜R8は第2
図、第3図において示すように絶縁性の基板Bの
面に抵抗R1〜R8として構成される。なお各抵抗
は前記したように厚膜によつて作られている。
T1〜T5及びT3′,T4′は端子、Dは導体である。
ここで図から理解されるように、抵抗R6は基板
Bの裏面に第3図のように、閉回路を構成する他
の抵抗R4,R5およびR7とは独立して形成され、
その両端は端子T3′およびT4′に接続される。他
の抵抗は基板Bの表面に第2図のような配置に作
られる。そして端子T1〜T5は同じく表面に形成
される。端子T3,T4は端子T3′,T4′と基板Bの
表裏面において互いに相対する位置にあつて、後
記するクリツプ端子で互いに接続されるようにし
てある。
<Example> An example of this invention will be described with reference to FIG. 2 and subsequent figures. FIG. 2 is a front view of the integrated circuit board according to this invention, and FIG. 3 is a back view of the integrated circuit board, and each figure shows the circuit shown in FIG. 1 mounted. That is, the resistors R 1 to R 8 shown in FIG.
As shown in FIG. 3, resistors R 1 to R 8 are formed on the surface of an insulating substrate B. Note that each resistor is made of a thick film as described above.
T 1 to T 5 and T 3 ′, T 4 ′ are terminals, and D is a conductor.
As can be understood from the figure, the resistor R6 is formed on the back side of the substrate B, as shown in FIG. 3, independently of the other resistors R4, R5 and R7 that constitute a closed circuit.
Both ends thereof are connected to terminals T3' and T4'. Other resistors are made on the surface of the substrate B in an arrangement as shown in FIG. Terminals T 1 to T 5 are also formed on the surface. The terminals T 3 and T 4 are located opposite to the terminals T 3 ′ and T 4 ′ on the front and back surfaces of the substrate B, and are connected to each other by clip terminals to be described later.

第1図から理解されるように、抵抗R4〜R7
閉回路を構成しているが、この閉回路を構成して
いる抵抗R4〜R7のうちの少なくとも一つ、本実
施例においては抵抗R6を他の抵抗R4,R5および
R7とは独立して基板Bの裏面に形成したので、
端子T3,T3′およびT4,T4′同志を接続しない限
りは、抵抗R1〜R7は何ら閉回路を形成すること
がない。したがつて各抵抗R4〜R7は他の抵抗す
なわち閉回路を形成していない抵抗と同じよう
に、それぞれ別個に抵抗値を測定することができ
るようになる。すなわち各抵抗の両端に測定器の
端子をあてがつて測定すればよいのである。同じ
ように抵抗値を測定しながらトリミングも可能で
ある。
As understood from FIG. 1, the resistors R 4 to R 7 constitute a closed circuit, and at least one of the resistors R 4 to R 7 constituting this closed circuit, in this embodiment In this case, resistor R6 is connected to other resistors R4, R5 and
Since it was formed on the back side of board B independently from R7,
Unless the terminals T 3 , T 3 ′ and T 4 , T 4 ′ are connected together, the resistors R 1 to R 7 do not form any closed circuit. Therefore, the resistance values of each of the resistors R 4 to R 7 can be measured separately in the same way as other resistors, that is, resistors that do not form a closed circuit. In other words, it is sufficient to place the terminals of the measuring device on both ends of each resistor and measure it. Trimming is also possible while measuring the resistance value in the same way.

上記のように各抵抗について抵抗値を測定し、
及び必要なトリミングを実施したあと、各端子に
クリツプ端子CRをとりつける。これは二また状
のクリツプ部m1,m2を備えており、このクリツ
プ部によつて回路基板をその両面から挾持するよ
うにして取付けられる。そして必要によりクリツ
プ部と端子との接触部分をハンダ付けする。この
場合端子T3,T3′は同じクリツプ端子によつて共
通に接続される。すなわち端子T3,T3′は同じク
リツプ端子のクリツプ部m1,m2のそれぞれに接
触するので、互いに接続し合うことになるのであ
る。このようにクリツプ端子CRを取付ける段階
で、所要の回路網が完成することになる。なおク
リツプ端子をとりつけたあと、回路基板全体を樹
脂モールドすることがある。
Measure the resistance value for each resistor as above,
After performing the necessary trimming, attach a clip terminal CR to each terminal. This includes bifurcated clip portions m 1 and m 2 , and the circuit board is mounted by holding the circuit board from both sides thereof. Then, if necessary, solder the contact portion between the clip portion and the terminal. In this case, terminals T 3 and T 3 ' are commonly connected by the same clip terminal. That is, since the terminals T 3 and T 3 ' contact the clip portions m 1 and m 2 of the same clip terminal, respectively, they are connected to each other. In this way, the required circuit network is completed at the stage of attaching the clip terminal CR. After attaching the clip terminals, the entire circuit board may be molded in resin.

上記のように回路基板の表裏面に抵抗を実装す
ることは又次のような利点も得られる。すなわち
同じ表面積の基板に多数の抵抗を実装して実装密
度を高めようとするときは、各抵抗を小さく作ら
なければならない。しかし抵抗を小さくすると、
抵抗の単位面積当りの発熱量が増大し、抵抗体の
早期劣化を招くことになる。又抵抗として大型の
ものが必要なとき、これを実装すれば当然実装密
度は小さくなる。しかしこの考案のように表裏面
を利用すれば同じ個数の抵抗を1枚の基板に実装
するにしても、その実装密度が小さくなることは
ない。したがつて所期の特性をもつ抵抗を確実に
実装することができるようになるのである。
Mounting resistors on the front and back surfaces of the circuit board as described above also provides the following advantages. In other words, when attempting to increase the packaging density by mounting a large number of resistors on a board with the same surface area, each resistor must be made small. However, if the resistance is reduced,
The amount of heat generated per unit area of the resistor increases, leading to early deterioration of the resistor. Also, when a large resistor is required, if this is mounted, the packaging density will naturally be reduced. However, if the front and back surfaces are used as in this invention, even if the same number of resistors are mounted on one board, the mounting density will not be reduced. Therefore, it becomes possible to reliably implement a resistor with desired characteristics.

以上の実施例は実装する回路素子として抵抗の
場合について説明したが、コンデンサ、半導体素
子、半導体装置等の他の回路素子についてもこの
考案は適用される。
Although the above embodiments have been described using resistors as circuit elements to be mounted, this idea can also be applied to other circuit elements such as capacitors, semiconductor elements, and semiconductor devices.

〈考案の効果〉 以上詳述したようにこの考案によれば、閉回路
を構成する各回路素子の測定は同じ閉回路の他の
回路素子に影響されることなく容易となり、かつ
各回路素子の実装密度を充分緩和することができ
るといつた効果を奏する。
<Effects of the invention> As detailed above, according to this invention, each circuit element constituting a closed circuit can be easily measured without being affected by other circuit elements of the same closed circuit, and each circuit element can be easily measured without being affected by other circuit elements of the same closed circuit. The effect is that the packaging density can be sufficiently relaxed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は回路網の一例を示す回路図、第2図は
この考案の実施例を示す平面図、第3図は同裏面
図、第4図はクリツプ端子を取付けた状態を示す
断面図である。 B……基板、R1〜R8……抵抗、T1〜T5,T3′,
T4′……端子、D……導体、CR……クリツプ端
子。
Fig. 1 is a circuit diagram showing an example of a circuit network, Fig. 2 is a plan view showing an embodiment of this invention, Fig. 3 is a back view of the same, and Fig. 4 is a sectional view showing a state in which a clip terminal is attached. be. B...Substrate, R1 to R8 ...Resistance, T1 to T5 , T3 ',
T 4 '...Terminal, D...Conductor, CR...Clip terminal.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 絶縁性の基板の表面に複数の回路素子を実装
し、それらを接続して、少なくとも一つの閉回路
を含む回路網を構成した集積回路基板において、
前記閉回路を構成する前記回路素子の中、少なく
とも一つの回路素子を、他の回路素子が実装され
ている前記基板の一方の表面とは反対側の表面に
独立して実装し、この反対側の表面に独立して実
装された回路素子に連なる端子と前記一方の表面
に実装された他の回路素子に連なる端子とをクリ
ツプ端子で接続することにより前記閉回路を構成
せしめたことを特徴とする集積回路基板。
An integrated circuit board in which a plurality of circuit elements are mounted on the surface of an insulating board and connected to form a circuit network including at least one closed circuit,
At least one circuit element among the circuit elements constituting the closed circuit is mounted independently on a surface opposite to one surface of the substrate on which other circuit elements are mounted, and the opposite side The closed circuit is constructed by connecting a terminal connected to a circuit element independently mounted on the surface of the circuit and a terminal connected to another circuit element mounted on the one surface with a clip terminal. integrated circuit board.
JP1982197916U 1982-12-28 1982-12-28 circuit board Granted JPS59103487U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1982197916U JPS59103487U (en) 1982-12-28 1982-12-28 circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1982197916U JPS59103487U (en) 1982-12-28 1982-12-28 circuit board

Publications (2)

Publication Number Publication Date
JPS59103487U JPS59103487U (en) 1984-07-12
JPH0328549Y2 true JPH0328549Y2 (en) 1991-06-19

Family

ID=30423452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1982197916U Granted JPS59103487U (en) 1982-12-28 1982-12-28 circuit board

Country Status (1)

Country Link
JP (1) JPS59103487U (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS504574A (en) * 1973-05-16 1975-01-17

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52169743U (en) * 1976-06-17 1977-12-23

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS504574A (en) * 1973-05-16 1975-01-17

Also Published As

Publication number Publication date
JPS59103487U (en) 1984-07-12

Similar Documents

Publication Publication Date Title
DE69005785D1 (en) Chip-type electrical resistance for surface mounting and process for its manufacture.
JPH0328549Y2 (en)
JPH10261547A (en) Structure of surface-mount-type compound element and its manufacturing method
JP2764517B2 (en) Chip resistor, and current detection circuit and current detection method using the same
JPH02132876A (en) Manufacture of hybrid integrated circuit device
JP2540440Y2 (en) Chip type thermistor sensor
JPS634922B2 (en)
JPS598370Y2 (en) electric circuit unit
JPS595937Y2 (en) Composite parts network
JPS5927061Y2 (en) Hybrid integrated circuit device
JPH0134339Y2 (en)
JPS6017945Y2 (en) Additive resistor attenuator
JP2539593Y2 (en) Thick film printed circuit
JPH0610643Y2 (en) Network electronic components
JPH0514548Y2 (en)
JPS6242539Y2 (en)
JPS55148453A (en) Semiconductor device
JPH0547442Y2 (en)
JPS60208801A (en) Chip resistor
JPS59768Y2 (en) Printed board
JPS58225607A (en) Triode type voltage nonlinear resistor
JPS5936922Y2 (en) Hybrid integrated circuit device
JPS60158651A (en) Manufacture of hybrid integrated circuit
JPS6018502U (en) chip resistance
JPS63165577U (en)