JPH03285348A - ハイブリッドic - Google Patents

ハイブリッドic

Info

Publication number
JPH03285348A
JPH03285348A JP2085949A JP8594990A JPH03285348A JP H03285348 A JPH03285348 A JP H03285348A JP 2085949 A JP2085949 A JP 2085949A JP 8594990 A JP8594990 A JP 8594990A JP H03285348 A JPH03285348 A JP H03285348A
Authority
JP
Japan
Prior art keywords
resistor
circuit board
bottom plate
metal container
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2085949A
Other languages
English (en)
Other versions
JPH0831562B2 (ja
Inventor
Naoto Nakatani
直人 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Avionics Co Ltd
Original Assignee
Nippon Avionics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Avionics Co Ltd filed Critical Nippon Avionics Co Ltd
Priority to JP2085949A priority Critical patent/JPH0831562B2/ja
Publication of JPH03285348A publication Critical patent/JPH03285348A/ja
Publication of JPH0831562B2 publication Critical patent/JPH0831562B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体素子を載せた回路基板を金属容器内に
気密封止するハイブリッドICと、これに用いる金属容
器とに関するものである。
(発明の背景) 民生用の分野においては、各種電源や音響機器用オーデ
ィオアンプ等に50W/in”以上の高電力バイブリッ
ドIC(以下HIC)がすでに多用されている。ここに
高電力HICは消費電力がIW/in2以上のものであ
り、熱放散を考慮した構造設計が行われている。
第3図はこの従来の高電力HICの断面図である。この
図で符号10は金属容器であり、四角形の平板状底板部
12と、この底板部12の周縁から起立する枠体部14
とを一体に形成したものである。枠体部14には適宜数
のり−ド16が貫通してガラス封止部18で封止されて
いる。ここにガラス封止部18のガラスとリード16と
枠体部14との熱膨張係数を整合させるため、金属容器
10とリード16は鉄・コバルト・ニッケル合金である
コバールで作られる。
20は裸の半導体チップJ21は膜抵抗である。半導体
チップ20はアルミナセラミックス製の回路基板22に
導電性接着剤24、例えば銀入りエポキシ樹脂系接着剤
により接着されている。
膜抵抗21は回路基板22上に印刷または蒸着によりに
より形成され、その抵抗値がレーザビームによるトリミ
ングによって高精度に調整されている。
このようにして半導体チップ20や膜抵抗21などの取
付けられた回路基板22は非導電性接着剤26、例えば
アルミナまたはシリカ入りのエポキシ樹脂系接着剤によ
って金属容器10内の底板部12に接着されている。ま
た電気的接続をとるために、金ワイヤ28により、チッ
プ20上の電極と回路基板22上の回路パターンとが接
続され、あるいはり−ド16とが接続されている。
このように金属容器10内に回路基板22を接着した後
、枠体部14の開口にキャップ30が載せられ、その周
縁がシーム溶接される。すなわちローラ電極をこの周縁
に押圧しつつローラ電極と金属容器10との間に電流を
流すことにより溶接するものである。
このような構造の従来の高電力HICでは、各部の熱膨
張を整合させるために、金属容器10とリード16とキ
ャップ30とに、ガラス封止部18のガラスと熱膨張係
数が接近しているコバールを用い、また回路基板22に
同様に熱膨張係数が接近したアルミナセラミックスを用
いている。
しかしこの従来構造のHICは熱放散に限界があって高
電力化が困難であった。このため従来のHICはIW/
in2以下の信号処理回路などの小電力の分野に使用が
制限されていた。
その理由を第4図のHICの熱伝導モデル図を用いて説
明する6半導体チップ20のジャンクション部で発生す
る熱の大部分は矢印で示すようにパッケージ10の底板
部12に向って流れ、この底板部12の外面に密着する
ヒートシンク32に放熱される。この図で一点鎖線は等
混線を示す。この伝熱モデルは単純化して次式のように
表わされる。
T、−Te=PxΣR。
TJ “半導体ジャンクション温度、 TCパッケージ底板部温度、 P ・半導体チップの消費電力、 R1熱流経路の熱抵抗、 ここに左辺のTJは半導体の絶対最大定格で決まり(1
50〜200°C位)、Tcは使用環境などで決まる(
85〜125°C位)から、左辺はほぼ一定の範囲(2
5〜1)5°C位)に抑える必要がある。このため消費
電力Pを大きく確保するためには熱抵抗ΣR6をできる
だけ小さくする構造設計が必要になる。各層の熱抵抗R
5は材料の熱伝導IK、に反比例するから、結局この熱
流経路の構造材料を熱伝導率の大きいものにする必要が
ある。
第5A−C図は各種材第4の特性比較図であるが、この
第5A図からも明らかなように熱流経路に介在する接着
剤は有機系であるため熱伝導率が著しく低く、またコバ
ールの熱伝導率もアルミナと同程度しかない。このため
従来構造のパッケージでは、各部材の熱膨張係数の整合
を取りながら熱放散を高めることはできなかった。
そこで出願人は、金属容器の底板部12を熱伝導率の大
きい銅タングステン複合材で、回路基板22を窒化アル
ミニウムでそれぞれ形成し、これらをハンダで接着する
ことを提案している(本願と同時出願の特許願(1))
。しかしこの場合に、窒化アルミニウムの回路基板に従
来装置と同様に膜抵抗を形成し、これをレーザトリミン
グすると、窒化アルミニウムが窒素とアルミニウムとに
分解し、金属アルミニウムが析出する。このため回路基
板の絶縁性が劣化するという問題が生じることが解った
(発明の目的) 本発明はこのような事情に鑑みなされたものであり、半
導体チップを窒化アルミニウムの回路基板に取付けて熱
放散を向上させる場合に、抵抗体のレーザトリミングに
よる回路基板の絶縁性劣化を招くことがないハイブリッ
ドICを提供することを目的とする。
(発明の構成) 本発明によればこの目的は、底板部とその周縁から立上
がる枠体部とを一体に形成した金属容器内に、半導体チ
ップおよび抵抗体を固着した回路基板を収容し、前記金
属容器にリードをガラス封止すると共に、前記枠体部の
開口を金属キャップを塞いで気密封止するハイブリッド
ICにおいて、前記金属容器は銅コンスタンクンの底板
部と鉄・コバルト・ニッケル合金の枠体部とを互いに接
合して形成され、前記回路基板が窒化アルミニウムで形
成され、予め抵抗値を調整した抵抗体と半導体チップと
が前記回路基板にハンダ付けされる一方、この回路基板
が前記底板部にハンダ接合されていることを特徴とする
ハイブリッドIC1により達成される。
また同一の目的は、底板部とその周縁から立上がる枠体
部とを一体に形成した金属容器内に、半導体チップを固
着した回路基板を収容し、前記金属容器にリードをガラ
ス封止すると共に、前記枠体部の開口を金属キャップで
塞いで気密封止するハイブリッドICにおいて、前記金
属容器は銅・タングステンの底板部と鉄・コバルト・ニ
ッケル合金の枠体部とを互いに接合して形成され、前記
回路基板が窒化アルミニウムで形成され、前記半導体チ
ップが前記回路基板にまたこの回路基板が前記底板部に
それぞれハンダ接合される一方、上面に膜抵抗を設け予
め抵抗値を調整したアルミナ基板が前記底板部にハンダ
付けされていることを特徴とするハイブリッドIC0 (実施例) 第1図は本発明の一実施例の断面図である。
この図において、金属容器10Aは底板部12Aと枠体
部14Aとが異なる材料で作られている。すなわち底板
部12Aは、銅タングステン(CuW)で、枠体部14
Aはコバールで作られ、両者は銀ロー付けされている。
ここに銅タングステンは、焼結させたタングステンの中
に銅を溶かし込んだ複合材料である。
リード16Aは、大電力用に大径としたコバール製の内
部リード16aと、これにフラッシュ溶接された銅製の
外部リード16bとで構成され、内部リード18aが枠
体部14Aにガラス封止部18Aにおいて封止されてい
る。
回路基板22Aは窒化アルミニウム(、=l!N)で作
られ、半導体チップ20はこの基板22Aにハンダ24
Aで接着されている。
50は抵抗体であり、アルミナ基板52と、このアルミ
ナ基板52の上面に形成されたR費抵抗54とで構成さ
れる。この膜抵抗54は予めレーザトリミングにより抵
抗値の調整がなされている。
この抵抗体50はハンダ56によって回路基板22Aに
接着されている。
この基板22Aはさらにハンダ26Δにより底板部12
Aに接着される。キャップ30は従来と同様にコバール
製であり、枠体部14Aにシーム溶接されている。ここ
に窒化アルミニウムは第5C図に示すように比誘電率が
小さく絶縁性が良好なものである。
熱流経路に介在する回路基板22A(AρN)と、底板
部12A(CuW)とは第5A図に明らかなように従来
装置のアルミナ、コバールに比べて熱電導率が著しく大
きく、また接着に用いるハンダも有機系の接着剤に比べ
て著しく大きくなる。この結果前記した熱抵抗ΣR1が
著しく小さくなり、消費電力Pを大きくすることができ
る。
第2図は、消費電力p (w)に対する温度上昇の変化
を、本願のものと従来のものとに対して実測により求め
比較する図である。この図でaは2mm角のパワートラ
ンジスタを実装した従来構造のHICの特性を、Aは同
じく本願構造のHICの特性を示す。またbは6.51
角のパワートランジスタを実装した従来構造の特性を、
Bは同じく本願構造の特性を示す。この図によれば、1
4Wの消費電力に対し、bの特性では熱抵抗が93/1
4=6.6°C/Wとなり、Bの特性では熱抵抗が26
/14=1.9℃/Wとなる。従って本願構造によれば
放熱性は6.6 /1.9 =3.5倍に向上すること
が解る。この結果例えばTJ=175°C,TC=85
°Cとした時には、本願の構造によれば消費電力47W
まで使用可能になる。
また熱膨張係数は、リード16Aのガラス封止部18A
を通る部分がコバールで作られ、枠体部14A、キャッ
プ30がコバールで作られているから、熱膨張係数の整
合が良好にとれ、信頼性は確保される。なお底板部12
Aと枠体部14Aとは銀ローにより強固にロー付けされ
ているから、温度変化による信頼性の低下はない。
第6図は他の実施例の断面図である。この実施例の抵抗
体50Aはチップ抵抗により形成され、このチップ抵抗
は窒化アルミニウムの回路基板22Aにリフローソルダ
リング法などによってハンダ付けされる。ここにチップ
抵抗は、線抵抗や半導体抵抗等を絶縁層で被覆し両端に
金属電極を一体に形成した構造のものである。なおこの
図においては他の構成は第1図のものと同様であるから
、その説明は繰り返さない。
以上の実施例はいずれも共通の回路基板22Aに半導体
チップ20と抵抗体50.50Aとをハンダ付けしたも
のである。しかし本発明は、抵抗体50を直接底板部1
2Aにハンダ付けしたものであってもよい。すなわちア
ルミナ基板52の上面に膜抵抗54を形成し予め抵抗値
を調整した抵抗体50を、半導体チップをハンダ付けし
た回路基板から分離して底板部12Aにハンダ付けする
ものである。
(発明の効果) 請求項(1)の発明は以上のように、底板部を銅タング
ステン複合材料で、枠体部をコバールでそれぞれ作りこ
れらをロー付けなどで互いに接合して金属容器を形成し
、窒化アルミニウムで作った回路基板に半導体チップお
よび予め抵抗値の調整が終った抵抗体をハンダで接着し
、さらにこの回路基板を底板部にハンダで接着したもの
であるから、熱流経路に介在する材料の熱伝導係数が従
来構造にに比べて著しく大きくなる。このため熱放散が
向上しHICの高電力化が可能になる。また回路基板に
膜抵抗を直接形成してL・−ザトリミングするものでは
なく、予め出来上がった抵抗体をハンダで回路基板に取
付けるものであるいがら、回路基板に窒化アルミニウム
を用いてもこの回路基板にレーザが直接照射されること
がなく、回路基板の絶縁性が劣化するおそれがない。
また請求項(2)の発明によれば、抵抗体が底板部に直
接ハンダ付けされるので、抵抗体の放熱性は一層向上す
る。
【図面の簡単な説明】
第1図は本発明の一実施例の断面図、第2図はその効果
を従来構造のものと対比する比較図、第3図は従来装置
の断面図、第4図は熱流伝導モデル図、第5図は各材料
の特性図、また第6図は他の実施例の断面図である。 10A・・・金属容器、   12A・・・底板部14
A・・・枠体部、    16・・・リード、18・・
・ガラス封止部、  20・・・半導体チップ、22A
・・・回路基板、 24A、26△・・・ハンダ、 50.50A・・・抵抗体、52・・・アルミナ基板、
54・・・膜抵抗。

Claims (4)

    【特許請求の範囲】
  1. (1)底板部とその周縁から立上がる枠体部とを一体に
    形成した金属容器内に、半導体チップおよび抵抗体を固
    着した回路基板を収容し、前記金属容器にリードをガラ
    ス封止すると共に、前記枠体部の開口を金属キャップで
    塞いで気密封止するハイブリッドICにおいて、 前記金属容器は銅・タングステンの底板部と鉄・コバル
    ト・ニッケル合金の枠体部とを互いに接合して形成され
    、前記回路基板が窒化アルミニウムで形成され、予め抵
    抗値を調整した抵抗体と半導体チップとが前記回路基板
    にハンダ付けされる一方、この回路基板が前記底板部に
    ハンダ接合されていることを特徴とするハイブリッドI
    C。
  2. (2)抵抗体は、アルミナ基板と、このアルミナ基板の
    上面に設けた膜抵抗で形成された請求項(1)のハイブ
    リッドIC。
  3. (3)抵抗体は、チップ抵抗である請求項(1)のハイ
    ブリッドIC。
  4. (4)底板部とその周縁から立上がる枠体部とを一体に
    形成した金属容器内に、半導体チップを固着した回路基
    板を収容し、前記金属容器にリードをガラス封止すると
    共に、前記枠体部の開口を金属キャップで塞いで気密封
    止するハイブリッドICにおいて、 前記金属容器は銅・タングステンの底板部と鉄・コバル
    ト・ニッケル合金の枠体部とを互いに接合して形成され
    、前記回路基板が窒化アルミニウムで形成され、前記半
    導体チップが前記回路基板にまたこの回路基板が前記底
    板部にそれぞれハンダ接合される一方、上面に膜抵抗を
    設け予め抵抗値を調整したアルミナ基板が前記底板部に
    ハンダ付けされていることを特徴とするハイブリッドI
    C。
JP2085949A 1990-03-31 1990-03-31 ハイブリッドic Expired - Fee Related JPH0831562B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2085949A JPH0831562B2 (ja) 1990-03-31 1990-03-31 ハイブリッドic

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2085949A JPH0831562B2 (ja) 1990-03-31 1990-03-31 ハイブリッドic

Publications (2)

Publication Number Publication Date
JPH03285348A true JPH03285348A (ja) 1991-12-16
JPH0831562B2 JPH0831562B2 (ja) 1996-03-27

Family

ID=13873014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2085949A Expired - Fee Related JPH0831562B2 (ja) 1990-03-31 1990-03-31 ハイブリッドic

Country Status (1)

Country Link
JP (1) JPH0831562B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5700724A (en) * 1994-08-02 1997-12-23 Philips Electronic North America Corporation Hermetically sealed package for a high power hybrid circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5700724A (en) * 1994-08-02 1997-12-23 Philips Electronic North America Corporation Hermetically sealed package for a high power hybrid circuit

Also Published As

Publication number Publication date
JPH0831562B2 (ja) 1996-03-27

Similar Documents

Publication Publication Date Title
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
US6153924A (en) Multilayered lead frame for semiconductor package
US4266090A (en) All metal flat package
JPH03225854A (ja) 半導体デバイス及びその製造方法
JPS59130449A (ja) 絶縁型半導体素子用リードフレーム
JP2861956B2 (ja) 高周波デバイスパッケージ及びその製造方法
US5200640A (en) Hermetic package having covers and a base providing for direct electrical connection
JP2970723B2 (ja) 半導体パッケージおよびその製造方法
JPH02201949A (ja) 半導体装置
JPH03285348A (ja) ハイブリッドic
JPH01168045A (ja) 気密封止回路装置
JPH0487354A (ja) 半導体装置
JP2001217333A (ja) 気密封止型半導体パッケージ
JPH03285347A (ja) ハイブリッドicおよび金属容器
JPH0926371A (ja) 半導体式圧力センサ
JPH085563Y2 (ja) 高電力ハイブリッドic用金属パッケージ
JPH05160304A (ja) 半導体装置
JP2002184890A (ja) 表面実装型半導体装置
JPS623984B2 (ja)
JP2726555B2 (ja) 樹脂封止型半導体装置
JPS6236290Y2 (ja)
JPS6239825B2 (ja)
JP2007294569A (ja) 高放熱型電子部品収納用パッケージ
JPH04267360A (ja) 半導体装置
JPS637652A (ja) 半導体用気密封止金属パツケ−ジ

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090327

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090327

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100327

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees