JPH03283976A

JPH03283976A - 画像再生装置

Info

Publication number: JPH03283976A
Application number: JP2084628A
Authority: JP
Inventors: Akira Matsushita; 明松下
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1990-03-30
Filing date: 1990-03-30
Publication date: 1991-12-13
Also published as: DE69115962T2; DE69115962D1; EP0449075A3; CA2038457A1; EP0449075B1; EP0449075A2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、複数のＤＳＰ　（デジタル・シグナル・プ
ロセッサ）を利用した画像再生装置に係り、特に各種の
信号処理を少ないＤＳＰを用いて効率的に行なうように
したものに関する。

（従来の技術）周知のように、例えばテレビジョン受像機やビデオチー
プレ・コーグ等に代表される従来の画像再生装置は、そ
の内部で行なわれる各種の信号処理を、それぞれその処
理専用の回路を設けることによって行なっている。すな
わち、第１６図は、ゴーストキャンセル機能が付加され
た、従来のテレビジョン受像機の構成を示している。ま
ず、アンテナ１１で受信されたテレビジョン電波は、選
局部１２に供給されて所望のチャンネル信号が選択され
中間周波数に変換された後、中間周波処理回路１３に出
力される。この中間周波処理回路１３は、入力された中
間周波信号を増幅及び検波して、映像ベースバンド信号
と音声中間周波信号とに分離する。このうち、音声中間
周波信号は、音声中間周波増幅検波回路１４に供給され
て増幅及び検波された後、Ａ／Ｄ　（アナログ／デジタ
ル）変換回路１５でデジタル信号に変換される。そして
、このＡ／Ｄ変換回路１５の出力は、音声信号処理回路
〕６に供給されて音声多重処理、音量。

音質及びバランス等の各種処理が施された後、Ｄ／Ａ　
（デジタル／アナログ）変換回路１７でアナログ信号に
戻され、ドライブ回路１８を介してスピーカ１９の入力
となる。

一方、上記中間周波処理回路１３で分離された映像信号
は、Ａ／Ｄ変換回路２０でデジタル信号に変換された後
、後述するゴーストキャンセルブロック２１に供給され
てゴースト成分の除去が行なわれる。そして、このゴー
ストキャンセルブロック２１でゴースト成分の除去され
た映像信号は、輝度信号処理回路２２９色信号処理回路
２３及び同期分離回路２４にそれぞれ供給される。この
うち、輝度信号処理回路２２は、入力された映像信号に
対してコントラストや画質の調整等の処理を行ない、マ
トリクス回路２５の一方の入力として出力する。また、
色信号処理回路２３は、入力された映像信号に対してカ
ラーコントラスト調整。

色相調整及び色復調等の処理を行ない、マトリクス回路
２５の他方の入力として出力する。そして、このマトリ
クス回路２５でＲ，Ｇ、Ｂ成分のデジタル信号が生成さ
れ、このデジタル信号がＤ／Ａ変換回路２６でアナログ
信号に戻された後、ドライブ回路２７をｔ介してＣＲＴ
　（カソードｅレイ・チューブ）２８での画像表示に供
される。なお、上記同期分離回路２４では、水平同期再
生及び垂直同期再生等の処理が行なわれ、再生された各
同期信号に基づいて偏向処理回路２９により水平偏向信
号、垂直偏向信号及び左右ラスク歪補正信号等が生成さ
れてＣＲＴ２８の制御に供される。

なお、図中３０はマイクロプロセッサ（以下ＣＰＵとい
う）であり、プログラムＲＯＭ　（リード・オンリー・
メモリ）３１及び演算ＲＡＭ　（ランダム・アクセス・
メモリ）３２を使用することにより、使用者がテレビジ
ョン受像機本体の操作部やリモートコントロール送信機
で指定した、例えばチャネル、音量、明るさ及び色あい
等を示す各種パラメータに基づいて、インターフェース
回路３３を介して各部回路を制御するものである。

次に、上記ゴーストキャンセルブロック２１について説
明する。すなわち、上記Ａ／Ｄ変換回路２０でデジタル
化された映像信号は、トランスバーサルフィルタ３４及
び入力波形メモリ３５にそれぞれ供給される。このうち
、トランスバーサルフィルタ３４は、第１７図にｎ（整
数）タップの例で示したように構成されるもので、入力
端子ＩＮＩに供給された映像信号に、乗算回路ＭＯ。

Ｍｌ　、Ｍ２　、Ｍ３、−−−−−−、Ｍｎでタップ係
数ＣＯ。

ＣＩ　　Ｃ２，Ｃ３，・・・・・・、Ｃｎをそれぞれ乗
算し、各乗算回路ＭＯ−Ｍｎの出力を遅延回路ＴＯ。

Ｔｌ　、Ｔ２　、Ｔ３　、　・＝−、Ｔｎ及び加算回路
Ａｌ。

Ａ２．Ａ３．・・・・・・、Ａｎにより丑み込むことに
より、出力端子０ＵＴＩからゴーストによる歪成分が除
去された映像信号が取り出される。なお、各乗算回路Ｍ
Ｏ〜Ｍｎのタップ係数ＣＯ〜Ｃｎは、ＣＰＵ３０により
インターフェース回路３６を通じて設定されるようにな
っている。

また、上記入力波形メモリ３５は、ゴーストの含まれた
映像信号の垂直帰線期間に重畳されているゴースト基準
信号波形（ＯＣＲ）を取り込み記憶する。さらに、上記
トランスバーサルフィルタ３４で演算処理された後の映
像信号は、出力波形メモリ３７に供給され、その垂直帰
線期間に重塁されているゴースト基準信号波形（Ｇ　Ｃ
Ｒ）が取り込まれ記憶される。そして、入力波形メモリ
３５及び出力波形メモリ３７に取り込まれた各信号は、
演算器３８により所定の演算処理が施された後、基準波
形ＲＯＭ３９に記憶された基準波形との誤差成分が演算
される。その後、この誤差成分に基づいて演算器３８が
トランスバーサルフィルタ３４のタップ係数ＣＯ〜Ｃｎ
を求め、このタップ係数ＣＯ〜Ｃｎをインターフェース
回路３６を介してトランスバーサルフィルタ３４に供給
することによって、ここに、ゴーストキャンセル動作が
実行される。

ここで、上記ゴーストキャンセル動作の詳細について、
第１８図に示すフローチャートを参照して説明する。ま
ず、ステップＳ１で、トランスバーサルフィルタ３４に
対して、入力される波形及び出力される波形が、入力波
形メモリ３５及び出力波形メモリ３７に取り込まれる。

そして、入力波形メモリ３５及び出力波形メモリ３７に
取り込まれた波形は、演算器３８によりＧＣＲ信号Ｓ　
ＧＣＲが抽出される。このＧＣＲ信号Ｓ　ＧＣＲの抽出
は、第１９図に示すような８フイールドシーケンスにお
いて、Ｓ　ＧＣＲ−（１／４）　１（Ｓｌ−３５）＋（８Ｂ−
８２）＋（ＳＳ−８７）＋（Ｓ８−８４））なる演算を
施すことによって実現される。

その後、抽出されたＧＣＲ信号Ｓ　ＧＣＲに基づいて、
ステップＳ２で演算器３８により差分計算が行なわれ、
第２０図（ａ）に示すような入力波形差分信号が得られ
る。そして、この入力波形差分信号から、ステップＳ３
でそのピーク位置を検出する。この入力波形差分信号の
ピーク位置は、前述したタップ係数Ｃ０−Ｃｎの修正時
の基準となるもので、演算器３８を用いて、このピーク
位置より出力波形側のピーク位置を算出し、ステップＳ
４で、基準波形ＲＯＭ３９に記憶された第２０図（ｂ）
に示すような基準波形との引算を行なうことによって、
同図（ｃ）に示す誤差信号が得られる。

そして、このようにして求められた誤差信号を利用して
、ステップＳ５で、トランスバーサルフィルタ・３４に
供・給するタップ係数ＣＯ〜Ｃｎが修正される。このタ
ップ係数ＣＯ〜Ｃｎの演算は、ＣＩｎｅｗ　−Ｃ１ｏｌ
ｄ　−ａ　・ΣＸｋ−ｅｋ＋１−　（１）なる相関演算
によって実行される。上式において、Ｃ１はｉ番目のタ
ップ係数を示し、添字のｎｅｗ及びｏｌｄはそれぞれ修
正後及び修正前を示し、Ｘｋは人力信号を示し、ｅｋは
誤差信号を示し、αは正の微少量を示している。そして
、Ｃｉｎｅｗとしてまとまった新しいタップ係数が、ス
テップＳ６で、インターフェース回路３６を介してトラ
ンスバーサルフィルタ３４に設定され、以後、上記の動
作が繰り返されてゴーストの除去が行なわれる。

このように、ゴーストキャンセル機能が付加された従来
のテレビジョン受像機は、映像及び音声信号の再生部分
と、ゴーストキャンセルブロック２１とが共に専用のハ
ードウェアで構成されている。このため、ゴーストキャ
ンセル機能以外に例えば文字放送受信機能等を付加する
場合には、別個に文字放送受信処理専用のハードウェア
が必要になることになる。すなわち、機能が多くなれば
なるほど、各機能毎に処理するブロックが必要となり、
回路規模が膨らむものである。

（発明が解決しようとする課題）以上のように、従来の画像再生装置では、各機能毎にそ
れぞれその処理専用の回路を設けているので、機能を付
加すればするほど回路規模が増大するという問題を有し
ている。

そこで、この発明は上記事情を考慮してなされたもので
、ＤＳＰを利用して信号処理回路を構成し、ＤＳＰに与
えるプログラムを変更して複数の信号処理を実行させる
ことにより、回路規模を増大させることなく多くの機能
を付加することができる極めて良好な画像再生装置を提
供することを目的とする。

［発明の構成コ（課題を解決するための手段）この発明に係る画像再生装置は、入力映像信号をデジタ
ル化して複数系統の信号処理を施すものを対象としてい
る。そして、デジタル化された映像信号を複数のＤＳＰ
を組み合わせて構成されるＤＳＰ信号処理回路に導き、
この複数のＤＳＰに与えるプログラムを映像信号の伝送
タイミングに基づいて時分割的に切換えることにより、
ＤＳＰ信号処理回路に複数系統の信号処理を行なわせる
ように構成したものである。

（作用）上記のような構成によれば、複数のＤＳＰに与えるプロ
グラムを切換えることにより、同じＤＳＰ信号処理回路
を用いて複数系統の信号処理を実行することかできるの
で、回路規模を増大させることなく多くの機能を付加す
ることができるようになる。

（実施例）以下、この発明の一実施例について図面を参照して詳細
に説明する。第１図において、第１６図と同一部分には
同一記号を付して示している。

すなわち、図中４０はＤＳＰ信号処理回路で、複数のＤ
ＳＰＩＩ〜ｍｎで構成されている。このＤＳＰ信号処理
回路４０は、ＣＰＵ３０の出力がインターフェース回路
４１を介して各ＤＳＰ１１〜ｍｎに供給されることによ
って制御される。この場合、インターフェース回路４１
からは、２系統の信号がＤＳＰ信号処理回路４０に供給
される。

このうち１つは、ゴーストキャンセル処理のときに必要
な入出力波形データや制御データまたはテレビジョン信
号処理のときに必要なパラレル制御データであり、他の
１つは、各ＤＳＰＩＩ〜ｍｎのプログラムの開始を規定
するためのリセット信号である。また、上記ＤＳＰ信号
処理回路４０は、同期分離回路２４の出力に基づいて制
御信号を生成する制御信号発生回路４２の出力で制御さ
れる。

さらに、上記トランスバーサルフィルタ３４の出力は、
ＤＳＰ信号処理回路４０内のＤＳＰＩＩに供給され、ト
ランスバーサルフィルタ３４に対するタップ係数の設定
は、ＤＳＰ２１で実行される。

そして、ＤＳＰ信号処理回路４０内のＤＳＰｌｎから、
Ｒ，Ｇ、Ｂ成分のデジタル信号がＤ／Ａ変換回路２６に
出力されるようになされている。

上記のような構成において、以下、その動作を説明する
。まずく第２図（ａ）は映像信号を垂直周期で見た場合
を示し、同図（ｂ）は映像信号を水平周期で見た場合を
示している。いずれの場合も、映像信号は映像期間と垂
直及び水平の帰線消去期間とによって構成されており、
ＤＳＰ信号処理回路４０による輝度信号処理や色信号処
理等は、映像期間のみ実行されればよく、それ以外の期
間つまり帰線消去期間には実行される必要がないことが
わかる。そこで、この発明では、帰線消去期間にＤＳＰ
信号処理回路４０に輝度信号処理や色信号処理以外の処
理を行なわせることにより、複数のＤＳＰＩＩ〜ｍｎを
効率よく使用できるようにしている。そして、この実施
例では、帰線消去期間にＤＳＰ信号処理回路４０に第２
図（ｃ）に示すように、ゴーストキャンセルのための演
算処理を行なわせるようにしている。

次に、上記ＤＳＰ’ｌｌ〜ｍｎの構造について説明する
。第３図（ａ）は、映像信号処理用シグナルプロセッサ
ということで開発されたＤＳＰの基本構造を示している
。このＤＳＰは、複数のＤＳＰと接続することを考慮し
て５つのデータポート１〜５を有している。このような
マルチデータポートの構造は、映像信号処理用として開
発されたＤＳＰの一般的な特徴である。上記したＤＳＰ
信号処理回路４ｏは、１つのＤＳＰに対して上下左右の
４方向にそれぞれＤＳＰを接続することを考えている。

また、第３図（ｂ）は、ＤＳＰの内部構造を示している
。すなわち、図中ＡＬＥ　（アリスメティック・アンド
・ロジック・エレメント）は演算処理を行なう部分で３
系統あり、ＭＥ（メモリ・エレメント）は５１２Ｘ１２
のスタティックＲＡＭでなるメモリ部分で２系統あり、
ＯＢ（アウトプット・バッファ）は５系統持っている。

また、ｐｉ−ｐｉｏには、上記ＡＬＵ、ＭＥ、ＯＢの各
系統を制御するプログラムが格納されている。そして、
第３図（ｃ）、（ｄ）は、上記ＡＬＥ及びＭＥの詳細な
構造を示している。さらに、第３図（ｅ）は、複数のＤ
ＳＰを接続した場合を等価的に表わしたものである。

ここで、第４図は、上記したＤＳＰの内部構造を、より
わかり易くなるよう等価的に書き換えたものである。す
なわち、５系統の入力ポートにそれぞれ供給された信号
は、セレクタ４４．４５及びスイッチ回路４５に供給さ
れる。このうち、セレクタ４４は、入力された５系統の
信号の中から２系統を選択して出力するもので、そのう
ちの１系統の信号は演算器４７の一方の入力端に供給さ
れる。この演算器４７の他方の入力端には、上記セレク
タ４４で選択された他方の１系統の信号と、演算用デー
タメモリ４８の出力とが、スイッチ４９によって選択的
に供給される。また、上記セレクタ４５は、入力された
５系統の信号の中から１系統を選択して出力するもので
、この選択された１系統の信号と演算器４７の出力とが
、スイッチ５０によって選択的に演算用データメモリ４
８に供給される。さらに、上記演算器４７及び演算用デ
ータメモリ４８の各出力は、上記スイッチ回路４６に人
力されている。このスイッチ回路４６は、入力される７
系統の信号から任意の５系統を選択して、出力ポート５
１に導出するものである。

ここで、第４図中５２はプログラムメモリで、各種の演
算処理を実行するためのプログラムが格納されている。

このプログラムメモリ５２から読み出されたプログラム
は、プログラムデコーダ５３に供給されてデコードされ
た後、セレクタ４４．４５．　スイッチ回路４６．演算
器４７及び演算用データメモリ４８の制御に供される。

また、上記プログラムメモリ５２には、プログラムカウ
ンタ５４の出力がアドレスとして供給されている。

このプログラムカウンタ５４は、リセット信号が入力さ
れた後にクロックをカウントして、アドレスを生成する
ものである。

そして、今、入力ポート４３に５系統の信号ａ〜ｅが供
給されていて、出力ポート５１の図中最上部の端子から
ａＸＣなる演算結果を出力する場合、セレクタ４４で信
号ａ、Ｃを選択される。このとき、セレクタ４４で選択
された信号Ｃが演算器４７に供給されるようにスイッチ
４９が切換えられ、演算器４７で信号ａ×倍信号なる演
算が行なわれる。そして、演算器４７の演算結果が、ス
イッチ回路４６を介して出力ポート５１の図中最上部の
端子から出力されることになる。このような演算処理動
作は、プログラムデコーダ５３により出力される制御信
号に基づいて各部が制御されることにより実行される。

次に、ＤＳＰに実行させる複数のプログラムを格納する
手段と、その複数のプログラムを同期信号によって関連
付けられたタイミングにより切換える手段について説明
する。すなわち、第５図に示すように、上記プログラム
メモリ５２は、映像信号処理用プログラムの記憶された
エリア５２ａと、ゴーストキャンセル用プログラムの記
憶されたエリア５２ｂとを有している。また、上記プロ
グラムカウンタ５４も、プログラムメモリ５２のエリア
５２ａのアドレス指定が可能なカウンタ５４ａと、エリ
ア５２ｂのアドレス指定が可能なカウンタ５４ｂとに別
れている。そして、両カウンタ５４ａ、５４ｂから出力
されるアドレスは、スイッチ５５によって選択的にプロ
グラムメモリ５２に導かれるようになされている。

ここで、上記スイッチ５５は、第１図に示した制御信号
発生回路４２から出力される切換信号に基づいて切換制
御される。つまり、この切換信号は、第６図に示すよう
に、帰線消去期間にＬレベルとなり映像期間にＨレベル
となるもので、Ｈレベルのとき第５図に示すようにプロ
グラムカウンタ５４ａから出力されるアドレスを、プロ
グラムメモリ５２に導くようにスイッチ５５を切換え、
Ｌレベルのときプログラムカウンタ５４ｂがら出カされ
るアドレスを、プログラムメモリ５２に導くようにスイ
ッチ５５を切換えるものである。

このため、映像期間では、プログラムカウンタ５４ａか
ら出力されるアドレスに基づいてプログラムメモリ５２
のエリア５２ａの内容が読み出され、これに基づいてＤ
ＳＰの演算動作が行なわれることにより、映像信号処理
が実行される。また、帰線消去期間では、プログラムカ
ウンタ５４ｂから出力されるアドレスに基づいてプログ
ラムメモリ５２のエリア５２ｂの内容が読み出され、こ
れに基づいてＤＳＰの演算動作が行なわれることにより
、ゴーストキャンセル処理が実行される。

具体的に言えば、プログラムメモリ５２の全容量を６４
ワードとし、エリア５２ａ、５２ｂをそれぞれ３２ワー
ドとしている。そして、リセ・ソト信号が発生されたと
き、プログラムカウンタ５４ａはカウント開始アドレス
が００００００＃のバイナリ−値に設定され、プログラ
ムカウンタ５４ｂはカウント開始アドレスが“１０００
００”のバイナリ−値に設定される。なお、上記切換信
号は、プログラムカウンタ５４ｂの制御端に直接供給さ
れるとともに、ノット回路５６を介してプログラムカウ
ンタ５４ａの制御端に供給されている。これは、一方の
プログラムカウンタ５４ａまたは５４ｂの動作中は、他
方のプログラムカウンタ５４ｂまたは５４ａの動作を停
止させるためになされている。

第５図に示すようにプログラムを制御することにより、
ＤＳＰに対して２種類のプログラム制御が可能となる。

なお、第５図では、２つのプログラムを切換える場合の
例について説明したが、プログラム数がそれ以上の場合
のときも、同じ考え方で実現できることはもちろんであ
る。例えば４つのプログラムを切換えるときには、プロ
グラムカウンタを４つ設置し、切換信号を２系統にして
バイナリ−コード化すれば簡単に実現することができる
。

次に、第７図は、上記ＤＳＰ信号処理回路４０によって
ゴーストキャンセル処理を行なわせた場合の演算処理の
概念を示している。このゴーストキャンセル処理の内容
は、第１６図のゴーストキャンセルブロック２１で説明
したものと同様である。すなわち、入力波形メモリ３５
．出力波形メモリ３７及び基準波形ＲＯＭ３９に記憶さ
れた各データは、インターフェース回路４１を介してＤ
ＳＰｍｌに供給され、各メモリ３５，３７゜３９のデー
タ別に分割される。このうち、入力波形メモリ３５から
の出力データは、波形取り込みＯＣＲ検出ブロック５７
を構成するＤＳＰ２２〜２４に供給され、そのＤＳＰ２
２〜２４内に格納された処理プログラムに基づいてメモ
リ５８と併用して演算が行なわれることにより、ＯＣＲ
信号が検出される。また、出力波形メモリ３７からの出
力データは、波形取り込みＯＣＲ検出ブロック５９を構
成するＤＳＰ３２〜３４に供給され、そのＤＳＰ３２〜
３４内に格納された処理プログラムに基づいてメモリ６
０と併用して演算が行なわれることにより、ＯＣＲ信号
が検出される。

そして、各波形取り込みＯＣＲ検出ブロック５７．５９
から出力されるＯＣＲ信号は、差分演算ブロック６１．
６２を構成するＤＳＰ２５゜３５にそれぞれ供給され、
各ＤＳＰ２５．３５内に格納された処理プログラムに基
づいて、差分信号が生成される。その後、差分演算ブロ
ック６１から出力される入力波形差分信号は、ピーク検
出ブロック６３を構成するＤＳＰ２６に供給され、ピー
ク位置データが生成される。また、このピーク位置デー
タと、差分演算ブロック６２から出力される出力波形差
分信号と、［）ＳＰｍｌから得られる基準波形ＲＯＭ３
９からの出力データとは、ＤＳＰ３６が構成する誤差検
出ブロック６４に供給され、ピーク位置データに基づい
て誤差計算が行なわれる。そして、この誤差検出ブロッ
ク６４で計算された誤差信号は、上記ＤＳＰ３６が構成
する相関演算ブロック６５に供給され、差分演算ブロッ
ク６１から出力される入力波形差分信号を利用して相関
演算処理が実行される。この相関演算結果は、ＤＳＰ３
７が構成する乗算ブロック６６に供給され、所定の定数
が乗算された後、上記ＤＳＰ３７が構成する減算ブロッ
ク６７に供給されて、係数メモリ６８のデータと引き算
されることにより、新しいタップ係数データが生成され
る。この生成されたタップ係数は、係数メモリ６８に書
き込まれるとともに、ＤＳＰ２１を介してトランスバー
サルフィルタ３４に設定される。

以上のゴーストキャンセル処理動作は、先に述べた（１
）式の演算を実行しているもので、非映像期間である帰
線消去期間に行なわれる。

次に、第８図は、上記ＤＳＰ信号処理回路４０によって
映像信号処理を行なわせた場合の演算処理の概念を示Ｉ
している。すなわち、トランスバーサルフィルタ３４か
ら出力された映像信号は、インターフェース用のＤＳＰ
ＩＩを介して、輝度分離ブロック６９を構成するＤＳＰ
２３に供給されるとともに、色分離ブロック７０を構成
するＤＳＰ２１に供給される。このうち、輝度分離ブロ
ック６９は、入力された映像信号中から輝度信号を分離
し、分離された輝度信号は、輪郭補正ブロック７１を構
成するＤＳＰ２４に供給されて輪郭補正される。この場
合、輪郭補正量は、上記ＣＰＵ３０からインターフェー
ス回路４１を通りＤＳＰｍｌにより制御される。そして
、輪郭補正された輝度信号は、コントラスト制御ブロッ
ク７２を構成するＤＳＰ２５に供給されてコントラスト
制御が行なわれる。この場合も、コントラスト制御量は
、上記ＣＰＵ３０からインターフェース回路４１を通り
ＤＳＰｍｌにより制御される。

一方、上記色分離ブロック７０は、入力された映像信号
中から色信号を分離する。この分離された色信号の一方
は、色復調ブロック７３を構成するＤＳＰ２２に供給さ
れて色復調処理が施され、他方は、色副搬送波再生ブロ
ック７４を構成するＤＳＰ３１〜３８に供給されて色副
搬送波ｆｓｃが再生される。この再生された色副搬送波
ｆｓｃは、色復調ブロック７３における色復調処理のた
めの基準信号として使用される。そして、上記コントラ
スト制御ブロック７２から出力される輝度信号と、色復
調ブロック７３から出力される色信号とが、マトリクス
ブロック７５を構成するＤＳＰｌｎに供給されてマトリ
クス処理されることによりＲ，Ｇ、Ｂ信号が生成され、
Ｄ／Ａ変換回路２６に導出される。

ここで、第９図は、ＤＳＰ信号処理回路４０を構成する
各ＤＳＰ１１〜ｍｎが、映像信号処理時とゴーストキャ
ンセル処理時とで、それぞれどのような処理に供される
かを対比させて示したものである。これら２つの処理は
、各ＤＳＰＩＩ〜ｍｎに格納された処理プログラムによ
って実行されるもので、処理プログラムの切換えは、第
５図及び第６図で説明したようにして行なわれ、非映像
期間はゴーストキャンセル処理を行ない、映像期間は映
像信号処理を行なうように制御されるものである。

次に、第１０図は、ＤＳＰに実行させる処理プログラム
を切換えて、映像信号処理とゴーストキャンセル処理と
を選択的に行なわせるための、先に第５図に示した手段
の他の構成例を示している。

第５図では、ＤＳＰのプログラムメモリ５２に予め映像
信号処理用とゴーストキャンセル処理用のプログラムを
エリア別に分けて格納するようにしたが、第１０図では
、外部メモリに記憶された映像信号処理用とゴーストキ
ャンセル処理用のプログラムとを、処理を実行する毎に
ＤＳＰ内のプログラムメモリ５２に選択的に取り込むよ
うにしている。

すなわち、ＤＳＰ内では、プログラムカウンタ５４の出
力が、スイッチ７６を介してプログラムメモリ５２にア
ドレスとして供給可能となっている。また、このプログ
ラムカウンタ５４の出力は、映像信号用のスタックレジ
スタ７７及びゴーストキャンセル用のスタックレジスタ
７８にそれぞれラッチされ、このラッチされた値は、ス
イッチ７９を介して選択的にプログラムカウンタ５４に
帰還されるようになされている。なお、第１０図中８０
はＤＳＰセレクト信号発生回路８０で、セレクト信号を
プログラムメモリ５２に出力することにより、外部より
処理プログラムを書き込むためのＤＳＰを選択している
。また、外部より入力される処理プログラムは、ゲート
８１を介してプログラムメモリ５２に供給される。

一方、ＤＳＰ外には、映像信号処理用のプログラムが格
納されたプログラムメモリ８２と、ゴーストキャンセル
処理用のプログラムが格納されたプログラムメモリ８３
とが用意されている。これらプログラムメモリ８２．８
３には、アドレス発生器８４から出力されるアドレスが
それぞれ供給されている。また、このアドレス発生器８
４から出力されるアドレスは、ＤＳＰセレクト信号発生
回路８０に供給されてセレクト信号の生成に供されると
ともに、スイッチ７６を介してプログラムメモリ５２に
供給可能になされている。つまり、プログラムカウンタ
５４から出力されるアドレスと、アドレス発生器８４か
ら出力されるアドレスとが、スイッチ７６によって選択
的にプログラムメモリ５２に供給されるものである。

そして、上記アドレス発生器８４は、第１図に示した同
期分離回路２４から出力される水平同期信号に同期した
クロックを発生するクロック発生回路８５の出力タロツ
クをカウントしてアドレスを生成している。また、この
クロック発生回路８５の出力クロックは、プログラムカ
ウンタ５４のカウント用としても供されている。なお、
上記同期分離回路２４から出力される水平及び垂直同期
信号は、制御信号発生回路８６に供給されて、スタック
レジスタ７７．７８に対するラッチ信号。

スイッチ７６．７９に対する切換信号、スイッチ７９に
よって選択されたスタックレジスタ７７゜７８の内容を
プログラムカウンタ５４にロードさせるロード信号、ア
ドレス発生器８４のリセット信号や、ゲート８１の開閉
制御信号等の各種制御信号の生成に供される。

ここで、第１１図（ａ）〜（ｆ）は、それぞれ第１０図
（ａ）〜（ｆ）点の制御信号の波形を示している。まず
、帰線消去期間の開始時点、つまり、ゴーストキャンセ
ル処理の開始時点では、制御信号（ａ）がＨレベルにな
り、スイッチ７６がアドレス発生器８４から出力される
アドレスをプログラムメモリ５２に導くように切換えら
れるとともに、ゲート８１が導通される。このとき、制
御信号（ｂ）がＨレベルとなりアドレス発生器８４がリ
セットされた後カウントを開始するとともに、制御信号
（ｄ）がＨレベルとなりプログラムメモリ８３が選択さ
れ読み出し状態になされる。

このため、プログラムメモリ５２には、アドレス発生器
８４から出力されるアドレスに基づいて、プログラムメ
モリ８３から読み出されたゴーストキャンセル処理用の
プログラムが順次書き込まれる。

なお、制御信号（Ｃ）がＬレベルであることから、スイ
ッチ７９がスタックレジスタ７８の内容をプログラムか
ウンタ５４に供給するように切換えられており、制御信
号（ｂ）がＨレベルになった時点で、スタックレジスタ
７８の内容がプログラムカウンタ５４にロードされ、プ
ログラムカウンタ５４はそのロードされた値からカウン
トを開始するようになる。ただし、制御信号（ａ）がＨ
レベルの期間は、プログラムカウンタ５４はカウント動
作を行なわないように制御されている。

そして、プログラムメモリ５２に対するゴーストキャン
セル処理用のプログラムの書き込みが終了すると、制御
信号（ａ）がＬレベルに反転し、スイッチ７６がプログ
ラムカウンタ５４から出力されるアドレスをプログラム
メモリ５２に導くように切換えられる。このため、プロ
グラムメモリ５２よりプログラムカウンタ５４から出力
されるアドレスに基づいてゴーストキャンセル処理用の
プログラムが順次読み出され、以下の帰線消去期間にＤ
ＳＰがゴーストキャンセル処理動作を実行するようにな
る。

次に、上記帰線消去期間が終了すると、制御信号（ａ）
がＨレベルになり、スイッチ７６がアドレス発生器８４
から出力されるアドレスをプログラムメモリ５２に導く
ように切換えられるとともに、ゲート８１か導通される
。このとき、制御信号（ｂ）かＨレベルとなりアドレス
発生器８４がリセットされた後カウントを開始するとと
もに、制御信号（Ｃ）がＨレベルとなりプログラムメモ
リ８２か選択され読み出し状態になされる。このため、
プログラムメモリ５２には、アドレス発生器８４から出
力されるアドレスに基づいて、ブロダラムメモリ８２か
ら読み出された映像信号処理用のプログラムが順次書き
込まれる。

なお、このとき、制御信号（Ｃ）がＨレベルであること
から、スイッチ７９がスタックレジスタ７７の内容をプ
ログラムカウンタ５４に供給するように切換えられ、制
御信号（ｂ）がＨレベルになった時点で、スタックレジ
スタ７７の内容がプログラムカウンタ５４にロードされ
、プログラムカウンタ５４はそのロードされた値からカ
ウントを開始するようになる。ただし、制御信号（ａ）
がＨレベルの期間は、プログラムカウンタ５４はカウン
ト動作を行なわないように制御されている。

さらに、このとき、制御信号（ｅ）がＨレベルであるこ
とから、先にゴーストキャンセル処理を行なっている時
のプログラムカウンタ５４の最後の値がスタックレジス
タ７８にラッチされる。

そして、プログラムメモリ５２に対する映像信号処理用
のプログラムの書き込みが終了すると、制御信号（ａ）
がＬレベルに反転し、スイッチ７６がプログラムカウン
タ５４から出力されるアドレスをプログラムメモリ５２
に導くように切換えられる。このため、プログラムメモ
リ５２よりプログラムカウンタ５４から出力されるアド
レスに基づいて映像信号処理用のプログラムが順次読み
出され、以下の映像信号期間にＤＳＰが映像信号処理動
作を実行するようになる。

次に、上記映像処理期間が終了すると、制御信号（ａ）
がＨレベルになり、スイッチ７６がアドレス発生器８４
から出力されるアドレスをプログラムメモリ５２に導く
ように切換えられるとともに、ゲート８１が導通される
。このとき、制御信号（ｂ）がＨレベルとなりアドレス
発生器８４がリセットされた後カウントを開始するとと
もに、制御信号（ｄ）がＨレベルとなりプログラムメモ
リ８３が選択され読み出し状態になされる。このため、
プログラムメモリ５２には、アドレス発生器８４から出
力されるアドレスに基づいて、プログラムメモリ８３か
ら読み出されたゴーストキャンセル処理用のプログラム
が順次書き込まれるようになる。

なお、このとき、制御信号（Ｃ）がＬレベルであること
から、スイッチ７９がスタックレジスタ７８の内容をプ
ログラムカウンタ５４に供給するように切換えられ、制
御信号（ｂ）がＨレベルになった時点で、スタックレジ
スタ７８の内容がプログラムカウンタ５４にロードされ
、プログラムカウンタ５４はそのロードされた値からカ
ウントを開始するようになる。ただし、制御信号（ａ）
がＨレベルの期間は、プログラムカウンタ５４はカウン
ト動作を行なわないように制御されている。

さらに、この・とき、制御信号（ｆ）がＨレベルである
ことから、先に映像信号処理を行なっている時のプログ
ラムカウンタ５４の最後の値がスタックレジスタ７７に
ラッチされる。そして、以下、上記の動作が繰り返され
、ゴーストキャンセル処理と映像信号処理とが交互に行
なわれる。

以上のよう【：、複数のＤＳＰＩＩ〜ｍｎを利用してそ
の処理プログラムを変えることにより、ゴーストキャン
セル処理と映像信号処理とを効率的に実現することがで
きる。なお、複数のＤＳＰ１１〜ｍｎを利用して実現す
ることができる信号処理は、上述した実施例のようにゴ
ーストキャンセル処理と映像信号処理とに限らず、第１
２図に示すように輝度信号処理と色信号処理とを行なわ
せることもできる。すなわち、第１２図において、第１
図と同一部分には同一記号を付して説明すると、Ａ／Ｄ
変換回路２０によりデジタル信号に変換された映像信号
は、ＤＳＰ信号処理回路４０のＤＳＰＩＩに供給される
とともに、映像信号圧縮用のメモリ８６に供給される。

また、ＤＳＰ信号処理回路４０のＤＳＰ２ｎから出力さ
れる圧縮された色信号は、メモリ８７に供給されてもと
の速度及びタイミングに戻す伸長処理が施された後、Ｄ
ＳＰｌｎで輝度信号とマトリクス演算されＤ／Ａ変換回
路２６に出力される。なお、ＤＳＰ信号処理回路４０中
に設けられたＩＨ遅延回路８８は、輝度信号の位相と色
信号のタイミングとを合わせるためのものである。

また、同期分離回路２４から出力される水平同期信号及
び垂直同期信号は、制御信号発生回路８９に供給される
。この制御信号発生回路８９は、入力された水平同期信
号及び垂直同期信号に基づいて、各ＤＳＰ１１〜ｍｎの
処理プログラムを切換えるための先に述べたような各種
制御信号を発生するとともに、上記メモリ８６．８７に
データを書き込むためのライト信号を生成して出力する
。

さらに、これらメモリ８６．８７に供給されるアドレス
は、アドレスカウンタ９０によって生成される。このア
ドレスカウンタ９０は、クロック発生回路９１から出力
される伸長用の４ｆＳＣなる周波数のクロックと、圧縮
用の５ｘ４ｆＳＣなる周波数のクロックとが、スイッチ
９２によって選択的に供給されることにより、メモリ８
６．８７における圧縮作用及び伸長作用にそれぞれ対応
するアドレスを生成するもので、スイッチ９２の切換え
は制御信号発生回路８９で生成される切換信号によって
行なわれる。

以下、第１３図に示すタイミング図を参照して動作を説
明する。まず、第１３図に示す映像信号の映像期間ｂ１
において、メモリ８６に色信号１を書き込む。ただし、
実際にはこの時点ては、メモリ８６に書き込まれるデー
タは色信号になっておらず、映像信号の形態となってい
るが、将来的に色復調等の処理を施されて色信号１にな
ることを想定している。このとき、スイッチ９２は４ｆ
ＳＣのクロックをアドレスカウンタ９０に導くように切
換えられており、アドレスカウンタ９０からは、４ｆＳ
Ｃのクロックでアドレスが発生してメモリ８６への色信
号１の書き込みが行なわれる。

この４ｆＳＣのクロックに基づいて生成されたアドレス
によって行なわれるメモリ８６への色信号１の書き込み
速度は、Ａ／Ｄ変換回路２０のサンプリングクロックと
同一レートとなっている。このとき、ＤＳＰ信号処理回
路４０では、Ａ／Ｄ変換回路２０からＤＳＰＩＩに供給
された映像信号に基づいて、映像期間ｂ１における輝度
信号１の処理を行なっている。

そして、色信号１がメモリ８６に書き込まれた後、非映
像期間ａ２になると同時にスイッチ９２か５Ｘ４ｆＳＣ
のクロックをアドレスカウンタ９０に導くように切換え
られ、アドレスカウンタ９０からは、６Ｘ４ｆＳＣのク
ロックに基づいて生成される圧縮の周波数で動くアドレ
スが生成される。

このため、メモリ８６からは、圧縮された色信号１が読
み出され、ＤＳＰＩＩに出力される。このとき、各ＤＳ
Ｐ１１〜ｍｎは、プログラムの切換えが行なわれ色信号
を復調する信号処理が実行される。そして、ＤＳＰ２ｎ
から色信号１が出力され、そのままのレートでメモリ８
７に書き込まれる。次の映像期間ｂ２になると、スイッ
チ９２が４ｆＳＣのクロｌックをアドレスカウンタ９０
に導くように切換えられ、この４ｆＳＣのクロックに基
づいてアドレスカウンタ９０で生成されたアドレスによ
って、メモリ８７から色信号１が読み出される。つまり
、メモリ８７に圧縮されて書き込まれた色信号１は、映
像期間ｂ２になると伸長されて正規の速度の信号に戻さ
れることになる。このとき、メモリ８６には、映像期間
ｂ２における色信号２の書き込みが行なわれる。以下、
同様な動作が繰り返されることにより、１つのＤＳＰ信
号処理回路４０によって輝度信号処理と色信号処理とが
交互に行なわれるようになる。

次に、第１４図（ａ）、（ｂ）は、それぞれ上記ＤＳＰ
信号処理回路４０によって輝度信号処理及び色信号処理
を行なわせた場合の演算処理の概念を示している。ます
、第１４図（ａ）において、Ａ／Ｄ変換回路２０から出
力されるデジタル化された映像信号は、輝度分離回路９
３を構成するＤＳＰＩＩに供給されて輝度信号が分離さ
れ、輪郭補正回路９４を構成するＤＳＰ１２に供給され
て輪郭補正処理が実行され、コントラスト調整回路９５
を構成するＤＳＰ２ｎに供給されてコントラスト調整処
理が実行された後、ＩＨ遅延回路８８を介してマトリク
ス回路９６を構成するＤＳＰｌｎに供給される。なお、
第１４図（ａ）で点線で示すラインは、輝度信号処理時
には使用しないことを示している。

また、第１４図（ｂ）において、メモリ８６から出力さ
れるデジタル化された映像信号は、色分離回路９７を構
成するＤＳＰＩＩに供給されて色信号が分離され、色復
調回路９８を構成するＤＳＰ１２に供給されて色復調処
理が実行され、色相調整回路９９を構成するＤＳＰ２ｎ
に供給されて色相調整処理が実行された後、メモリ８７
に供給される。なお、第１４図（ｂ）で点線で示すライ
ンは、色信号処理時には使用しないことを示している。

ここで、第１５図は、ＤＳＰ信号処理回路４０を構成す
る各ＤＳＰＩＩ〜ｍｎが、輝度信号処理時と色信号処理
時とで、それぞれどのような処理に供されるかを対比さ
せて示したものである。また、第１２図に示した例では
、色信号を圧縮して非映像期間に処理するようにしたが
、これは輝度信号を圧縮して非映像期間に処理するよう
にしてもよいことはもちろんである。

なお、この発明は上記各実施例に限定されるものではな
く、この外その要旨を逸脱しない範囲で種々変形して実
施することができる。

［発明の効果］以上詳述したようにこの発明によれば、ＤＳＰを利用し
て信号処理回路を構成し、ＤＳＰに与えるプログラムを
変更して複数の信号処理を実行させることにより、回路
規模を増大させることなく多くの機能を付加することが
できる極めて良好な画像再生装置を提供することができ
る。

【図面の簡単な説明】

第１図はこの発明に係る画像再生装置の一実施例を示す
ブロック構成図、第２図は同実施例に用いられるＤＳＰ
の演算処理期間を説明するための図、第３図は同ＤＳＰ
の概略を説明するための図、第４図は同ｐＳＰの内部構
造を示すブロック構成図、第５図及び第６図はそれぞれ
ＤＳＰに与えるプログラムの切換手段を示すブロック構
成図及びその動作を説明するだめのタイミング図、第７
図及び第８図はそれぞれＤＳＰによるゴーストキャンセ
ル処理及び映像信号処理を概念的に示すブロック構成図
、第９図はゴーストキャンセル処理及び映像信号処理を
行なう場合に各ＤＳＰがどのような処理に供されるかを
対比させて示した図、第１０図及び第１１図はそれぞれ
ＤＳＰに与えるプログラムの切換手段の他の例を示すブ
ロック構成図及びその動作を説明するためのタイミング
図、第１２図はこの発明の他の実施例を示すブロック構
成図、第１３図は同地の実施例の動作を説明するための
図、第１４図は同地の実施例におけるＤＳＰによる輝度
信号処理及び色信号処理を概念的に示すブロック構成図
、第１５図は輝度信号処理及び色信号処理を行なう場合
に各ＤＳＰがどのような処理に供されるかを対比させて
示した図、第１６図は従来の画像再生装置を示すブロッ
ク構成図、°第１７・図は同従来装置のトランスバーサ
ルフィルタの構造を示すブロック構成図、第１８図は同
従来装置のゴーストキャンセル処理を説明するためのフ
ローチャート、第１９図は同ゴーストキャンセル処理の
ためのＯＣＲ信号の検出を説明するための図、第２０図
は同ゴーストキャンセル処理の動作を説明するための波
形図である。１１・・・アンテナ、１２・・・選局部、１３・・・中
間周波処理回路、１４・・・音声中間周波増幅検波回路
、１５・・・Ａ／Ｄ変換回路、１６・・・音声信号処理
回路、１７・・・Ｄ／Ａ変換回路、１８・・・ドライブ
回路、１９・・・スピーカ、２０・・・Ａ／Ｄ変換回路
、２１・・・ゴーストキャンセルブロック、２２・・・
輝度信号処理回路、２３・・・色信号処理回路、２４・
・・同期分離回路、２５・・・マトリクス回路、２６・
・・Ｄ／Ａ変換回路、２７・・・ドライブ回路、２　訃
＝　ＣＲＴ　。２９・・・偏向処理回路、３０・・・ＣＰＵ、３１・・
・プログラムＲＯＭ、３２・・・演算ＲＡＭ、３３・・
・インターフェース回路、３４・・・トランスバーサル
フィルタ、３５・・・入力波形メモリ、３６・・・イン
ターフェース回路、３７・・・出力波形メモリ、３８・
・・演算器、３９・・・基準波形ＲＯＭ、４０・・・Ｄ
ＳＰ信号処理回路、４１・・・インターフェース回路、
４２・・・制御信号発生回路、４３・・・入力ボート、
４４．４５・・・セレクタ、４６・・スイッチ回路、４
７・・・演算器、４８・・・演算用データメモリ、４９
．５０・・・スイッチ、５１・出力ボート、５２・・・
プログラムメモリ、５３・・・プログラムデコーダ、５
４・・・プログラムカウンタ、５５・・・スイッチ、５
５・・・ノット回路、５７・・・波形取り込みＯＣＲ検
出ブロック、５８・・・メモリ、５９・・・波形取り込
みＯＣＲ検出ブロック、６０・・・メモリ、６１．６２
・・・差分演算ブロック、６３・・・ピーク検出ブロッ
ク、６４・・・誤差検出ブロック、６５・・・相関演算
ブロック、６６・・・乗算ブロック、６７・・・減算ブ
ロック、６８・・・係数メモリ、６９・・・輝度分離ブ
ロック、７０・・・色分離ブロック、７１・・・輪郭補
正ブロック、７２・・・コントラスト制御ブロック、７
３・・・色復調ブロック、７４・・・色副搬送波再生ブ
ロック、７５・・・マトリクスブロック、７６・・・ス
イッチ、７７．７８・・・スタックレジスタ、７９・・
・スイッチ、８０・・・ＤＳＰセレクト信号発生回路、
８１・・・ゲート、８２．８３・・・プログラムメモリ
、８４・・・アドレス発生器、８５・・・クロック発生
回路、８６．８７・・・メモリ、８８・・・１Ｈ遅延回
路、８９・・・制御信号発生回路、９０・・・アドレス
カウンタ、９１・・・クロック発生回路、９２・・・ス
イッチ、９３・・・輝度分離回路、９４・・・輪郭補正
回路、９５・・・コントラスト調整回路、９６・・・マ
トリクス回路、９７・・・色分離回路、９８・・・色復
調回路、９９・・・色相調整回路。第図区Ｃつ第５図第１５図薪１７　図第８図ＳＧＣ「−一一一１−−１第９図第０図

Claims

【特許請求の範囲】

（１）入力映像信号をデジタル化して複数系統の信号処
理を施す画像再生装置において、前記デジタル化された
映像信号を複数のＤＳＰを組み合わせて構成されるＤＳ
Ｐ信号処理回路に導き、この複数のＤＳＰに与えるプロ
グラムを前記映像信号の伝送タイミングに基づいて時分
割的に切換えることにより、前記ＤＳＰ信号処理回路に
複数系統の信号処理を行なわせるように構成してなるこ
とを特徴とする画像再生装置。
（２）前記ＤＳＰに与えるプログラムを切換える手段は
、前記ＤＳＰに内蔵されたプログラムメモリに複数系統
の信号処理に対応する複数のプログラムをエリア別に記
憶させておき、前記プログラムメモリのエリアをアドレ
ス指定するように構成してなることを特徴とする請求項
１記載の画像再生装置。
（３）前記ＤＳＰに与えるプログラムを切換える手段は
、前記ＤＳＰに外付けされ複数系統の信号処理に対応す
る複数のプログラムが記憶されたメモリから、所望のプ
ログラムを前記ＤＳＰに内蔵されたプログラムメモリに
取り込むように構成してなることを特徴とする請求項１
記載の画像再生装置。
（４）前記ＤＳＰに与えるプログラムを切換える手段は
、前記映像信号の映像期間と帰線消去期間とで、それぞ
れ異なる系統の信号処理に対応する第１及び第２のプロ
グラムを、前記ＤＳＰに与えるように構成してなること
を特徴とする請求項１乃至３いずれかに記載の画像再生
装置。
（５）前記第１及び第２のプログラムは、それぞれ映像
信号処理及びゴーストキャンセル処理に対応したもので
あることを特徴とする請求項４記載の画像再生装置。
（６）前記第１及び第２のプログラムは、それぞれ輝度
信号処理及び色信号処理に対応したものであることを特
徴とする請求項４記載の画像再生装置。