JPH03282650A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH03282650A JPH03282650A JP2082768A JP8276890A JPH03282650A JP H03282650 A JPH03282650 A JP H03282650A JP 2082768 A JP2082768 A JP 2082768A JP 8276890 A JP8276890 A JP 8276890A JP H03282650 A JPH03282650 A JP H03282650A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- data
- microcomputer
- output
- built
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 abstract description 21
- 238000010586 diagram Methods 0.000 description 7
- 238000012795 verification Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 description 1
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 description 1
- 238000013524 data verification Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
Landscapes
- Storage Device Security (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はマイクロコンピュータに関し、特に内蔵ＲＯＭ
データの照合テストのために内蔵ＲＯＭデータの出力を
行なう回路を備えたシングルチップ・マイクロコンピュ
ータに関する。
データの照合テストのために内蔵ＲＯＭデータの出力を
行なう回路を備えたシングルチップ・マイクロコンピュ
ータに関する。
（従来の技術）
マイクロコンピュータ、特に顧客プログラムデータを内
蔵ＲＯＭエリアに持つシングルチップ・マイクロコンピ
ュータく以下マイコンと略す）では、マイコンの出荷検
査時に該ＲＯＭデータの照合テストを実施する必要があ
るため、特定のポートより該ＲＯＭデータの出力を行な
う回路を備えている。
蔵ＲＯＭエリアに持つシングルチップ・マイクロコンピ
ュータく以下マイコンと略す）では、マイコンの出荷検
査時に該ＲＯＭデータの照合テストを実施する必要があ
るため、特定のポートより該ＲＯＭデータの出力を行な
う回路を備えている。
第３図はこの種のマイコンの従来例を示すブロック図で
ある。
ある。
このマイコンは、ＲＯＭＩＩと、プログラムカウンタ（
ＰＣ）＋２と、システムクロックφとテスト信号ＴＥＳ
Ｔの論理積をとるアンド回路１１２と、ＲＯＭ１ｌの出
力テ′−夕をテコートする命令デコーダ１３と、ＲＯＭ
１１の出力データをラッチするラッチ１４と、ラッチ１
４のラッチデータか出力されるポート１８を有している
。テスト時の動作は以下のようになる。まず、マイコン
のシステムリセットイ言号ＲＥＳにより内蔵ＲＯＭ １
１のアドレスを指定するプログラムカウンタ１２がイニ
シャライズされ、通常アドレスＯを指す。また、テスト
時にはテスト信号ＴＥＳＴがアクティブとなり、システ
ムクロックφに同期して、プロクラムカウンタ（ＰＣ）
１２が１アドレスずつのインクリメント動作を行ない、
アンド回路１１２からのラッチ信号によりラッチ１４に
順次ＲＯＭ出力データがラッチされる。このラッチデー
タを特定ポート１８に出力し、マイコン外部の照合用パ
ターン・データと比較することにより検査を行なう。
ＰＣ）＋２と、システムクロックφとテスト信号ＴＥＳ
Ｔの論理積をとるアンド回路１１２と、ＲＯＭ１ｌの出
力テ′−夕をテコートする命令デコーダ１３と、ＲＯＭ
１１の出力データをラッチするラッチ１４と、ラッチ１
４のラッチデータか出力されるポート１８を有している
。テスト時の動作は以下のようになる。まず、マイコン
のシステムリセットイ言号ＲＥＳにより内蔵ＲＯＭ １
１のアドレスを指定するプログラムカウンタ１２がイニ
シャライズされ、通常アドレスＯを指す。また、テスト
時にはテスト信号ＴＥＳＴがアクティブとなり、システ
ムクロックφに同期して、プロクラムカウンタ（ＰＣ）
１２が１アドレスずつのインクリメント動作を行ない、
アンド回路１１２からのラッチ信号によりラッチ１４に
順次ＲＯＭ出力データがラッチされる。このラッチデー
タを特定ポート１８に出力し、マイコン外部の照合用パ
ターン・データと比較することにより検査を行なう。
通常、マイコンには上述したテストを行なうためにテス
ト端子を備えている。−殻内にＲＯＭを内蔵するマイコ
ンでは、顧客ＲＯＭ情報によりマイコンとしての機能が
決まるが、そのマイコン自体のテスト方法はＲＯＭの内
容によらず固定である。従って、−度顧客がこのテスト
端子の機能を知れば、同一マイコンの他の顧客ＲＯＭデ
ータの読出しも容易に可能となり、ＲＯＭに内蔵された
顧客ソフトウェアの機密保護の点に問題があった。
ト端子を備えている。−殻内にＲＯＭを内蔵するマイコ
ンでは、顧客ＲＯＭ情報によりマイコンとしての機能が
決まるが、そのマイコン自体のテスト方法はＲＯＭの内
容によらず固定である。従って、−度顧客がこのテスト
端子の機能を知れば、同一マイコンの他の顧客ＲＯＭデ
ータの読出しも容易に可能となり、ＲＯＭに内蔵された
顧客ソフトウェアの機密保護の点に問題があった。
本発明の［二１的は、勝手に第三者か内蔵ＲＯＭデータ
の読出しを行なうことが不可能なマイクロコンピュータ
を提供することである。
の読出しを行なうことが不可能なマイクロコンピュータ
を提供することである。
〔課題を解決するための手段）
本発明のマイクロコンピュータは、内蔵ＲＯＭデータを
１ワードずつシステムクロックに同期して特定ポートへ
出力する手段と、特定ポートより前記システムクロック
に同期してデータを入力する手段と、前記ＲＯＭの出力
データと前記特定ポートの入力データとの比較を行なう
コンパレータと、該コンパレータの出力する一致、不一
致の判定信号に従って前記内蔵ＲＯＭの特定ポートへの
データ出力を許可し、または禁止する手段とを有してい
る。
１ワードずつシステムクロックに同期して特定ポートへ
出力する手段と、特定ポートより前記システムクロック
に同期してデータを入力する手段と、前記ＲＯＭの出力
データと前記特定ポートの入力データとの比較を行なう
コンパレータと、該コンパレータの出力する一致、不一
致の判定信号に従って前記内蔵ＲＯＭの特定ポートへの
データ出力を許可し、または禁止する手段とを有してい
る。
マイコン外部のＲＯＭ照合用パターン・データをマイコ
ンに入力し、マイコン内部でＲＯＭ出力データとの比較
を行ない、両者が一致してぃた場合、内蔵ＲＯＭデータ
かマイコン外部へ出力される。
ンに入力し、マイコン内部でＲＯＭ出力データとの比較
を行ない、両者が一致してぃた場合、内蔵ＲＯＭデータ
かマイコン外部へ出力される。
したがって、ＲＯＭ照合用パターン・データを知ってい
る本人しかＲＯＭデータの読出しを行なうことができな
い。
る本人しかＲＯＭデータの読出しを行なうことができな
い。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１の実施例のマイコンの要部のブロ
ック図である。
ック図である。
木実施例のマイクロコンピュータは、第３図の従来例に
、ラッチ１６と、ポート１８がらのデータをラッチ１６
に転送し、またラッチ］４のラッチデータをポート１８
に出力する入出力切換回路１７と、ラッチ１４のラッチ
データとラッチ１６のラッチデータを比較するコンパレ
ータ１５と、コンパレータ１５がらの一致信号によりセ
ットされ、システムリセット信号ＲＥＳによりリセット
される一致フラグ１９と、テスト信号ＴＥＳＴと一致フ
ラグ１９のＱ出力の論理積をとるアンド回路１１４と、
システムクロックφとアント回路１１４の出力の反転信
号の論理積をとるアンド回路１１３を有し、入出力切換
回路１７はアント回路１１４の出力か“１°゛のときポ
ート１８からの入力データをラッチ１６に転送し、アン
ド回路１１４の出力が０゛°のときラッチ１４のラッチ
データをポート１８に１］」力し、ラッチ１６はアンド
回路１１３の出力が“１パのとき入出力切換回路１７を
通過したポート１８からのデータをラッチする。
、ラッチ１６と、ポート１８がらのデータをラッチ１６
に転送し、またラッチ］４のラッチデータをポート１８
に出力する入出力切換回路１７と、ラッチ１４のラッチ
データとラッチ１６のラッチデータを比較するコンパレ
ータ１５と、コンパレータ１５がらの一致信号によりセ
ットされ、システムリセット信号ＲＥＳによりリセット
される一致フラグ１９と、テスト信号ＴＥＳＴと一致フ
ラグ１９のＱ出力の論理積をとるアンド回路１１４と、
システムクロックφとアント回路１１４の出力の反転信
号の論理積をとるアンド回路１１３を有し、入出力切換
回路１７はアント回路１１４の出力か“１°゛のときポ
ート１８からの入力データをラッチ１６に転送し、アン
ド回路１１４の出力が０゛°のときラッチ１４のラッチ
データをポート１８に１］」力し、ラッチ１６はアンド
回路１１３の出力が“１パのとき入出力切換回路１７を
通過したポート１８からのデータをラッチする。
本マイコンにおいて内蔵ＲＯＭ川のデータ照合テストを
実施する場合の動作について説明する。
実施する場合の動作について説明する。
まず、あらかじめ照合用期待値パターン・データを用意
する。次に、マイコンをテスト端子（図示せず）を利用
しＲＯＭデータ出力モードに切り換える。この段階でテ
スト信号ＴＥＳＴかアクティブレベル′°１°”となる
。同時にマイコンのシスデムリセット信号Ｉ（ＥＳによ
りプログラムカウンタ１２および一致フラグ１９をイニ
シャライズする。この後システムクロックφに同期して
プログラムカウンタ１２のインクリメント動作およびＲ
ＯＭデータのラッチ１４への出力が順次行なわわること
になる。ここで、ボー［・１８はイニシャライズ時入力
モートとなっており、マイコン外部よりＲＯＭ照台用期
待値パターン・データな１ワ一ド分シスデムクロツクφ
に同期してラッチ１６にラッチさせておく。この時、ラ
ッチ１４には、前述の期待値パターンと対応するアドレ
ス、即ち初期アドレスのＲＯＭデータがラッチされてい
ることになる。
する。次に、マイコンをテスト端子（図示せず）を利用
しＲＯＭデータ出力モードに切り換える。この段階でテ
スト信号ＴＥＳＴかアクティブレベル′°１°”となる
。同時にマイコンのシスデムリセット信号Ｉ（ＥＳによ
りプログラムカウンタ１２および一致フラグ１９をイニ
シャライズする。この後システムクロックφに同期して
プログラムカウンタ１２のインクリメント動作およびＲ
ＯＭデータのラッチ１４への出力が順次行なわわること
になる。ここで、ボー［・１８はイニシャライズ時入力
モートとなっており、マイコン外部よりＲＯＭ照台用期
待値パターン・データな１ワ一ド分シスデムクロツクφ
に同期してラッチ１６にラッチさせておく。この時、ラ
ッチ１４には、前述の期待値パターンと対応するアドレ
ス、即ち初期アドレスのＲＯＭデータがラッチされてい
ることになる。
ラッチ１４およびラッチ１６の値は、コンパレータ１５
により比較され、一致しでいた場合に限り一致フラグ１
９かセットされる。該一致フラク１１１かセットされた
場合、アンド回路１１４の出力信号（−”１”）により
入出力切換回路１７によりポート１８は出力ポートとな
る。以降ＲＯＭデータは、ポートＩｆ１を介してマイコ
ン外部に出力され、外部ＲＯＭ照合用期待値パターン・
データとの照合が可能となる。
により比較され、一致しでいた場合に限り一致フラグ１
９かセットされる。該一致フラク１１１かセットされた
場合、アンド回路１１４の出力信号（−”１”）により
入出力切換回路１７によりポート１８は出力ポートとな
る。以降ＲＯＭデータは、ポートＩｆ１を介してマイコ
ン外部に出力され、外部ＲＯＭ照合用期待値パターン・
データとの照合が可能となる。
第２図は本発明の第２の実施例のマイコンを示すフロッ
ク図である。
ク図である。
本実施例は、ＲＯＭデータと外部照合用パターンデータ
との比較を行なうコンパレータ１５の一致信号でワンシ
ョットパルス発生回路］０によりワンシミ１ツトのパル
スを発生させ、このパルスをカウンタ１１１ により計
数を行ない、カウンタ］Ｈのオーバーフロー化分にて初
めて一致フラク１９をセットシ、ポート１８の人出力モ
ートを切り換えるものである。即ち、カウンタ１］１の
段数設定を適当に行なうことにより、比較するＲＯＭデ
ータのワード数が決定されることになる。
との比較を行なうコンパレータ１５の一致信号でワンシ
ョットパルス発生回路］０によりワンシミ１ツトのパル
スを発生させ、このパルスをカウンタ１１１ により計
数を行ない、カウンタ］Ｈのオーバーフロー化分にて初
めて一致フラク１９をセットシ、ポート１８の人出力モ
ートを切り換えるものである。即ち、カウンタ１］１の
段数設定を適当に行なうことにより、比較するＲＯＭデ
ータのワード数が決定されることになる。
〔発明の効果］
以に説明したように本発明は、マイコンのＲＯＭテスト
の際、あらかしめマイコン内蔵ＲＯＭと同等の照合用デ
ータを外部テスト・パターンとして用意し、ＲＯＭ出力
データと照合用データか致したとき、ＲＯＭ昌−１カテ
ータを外部に出力することにより、勝手に第三者が内蔵
ＲＯＭデータの読出しを行なうことが不可能となり、Ｒ
ＯＭ 七の顧客ソフトウェアの機密を保護できる効果が
ある。
の際、あらかしめマイコン内蔵ＲＯＭと同等の照合用デ
ータを外部テスト・パターンとして用意し、ＲＯＭ出力
データと照合用データか致したとき、ＲＯＭ昌−１カテ
ータを外部に出力することにより、勝手に第三者が内蔵
ＲＯＭデータの読出しを行なうことが不可能となり、Ｒ
ＯＭ 七の顧客ソフトウェアの機密を保護できる効果が
ある。
第１図は本発明の第１の実施例のマイコンを示すブロッ
ク図、第２図は本発明の第２の実施例のマイコンを示す
ブロック図、第３図はマイコンの従来例を示ずブロン １１・・・ＲＯＭ。 １３・・・命令デコーダ、 １５・・・コンパレータ、 １（）・・・ポート、 ］１０・・・ワンショッ １１１・・・カウンタ、 １１２、１１３．１１４・・・アン ク図である。 １２・・・プログラムカウンタ、 １４、１６・・・ラッチ、 １７・・・入出力切換回路、 １９・・・−＝致フラク（Ｆ／Ｆ）、 トパルス発生回路、 ド回路。
ク図、第２図は本発明の第２の実施例のマイコンを示す
ブロック図、第３図はマイコンの従来例を示ずブロン １１・・・ＲＯＭ。 １３・・・命令デコーダ、 １５・・・コンパレータ、 １（）・・・ポート、 ］１０・・・ワンショッ １１１・・・カウンタ、 １１２、１１３．１１４・・・アン ク図である。 １２・・・プログラムカウンタ、 １４、１６・・・ラッチ、 １７・・・入出力切換回路、 １９・・・−＝致フラク（Ｆ／Ｆ）、 トパルス発生回路、 ド回路。
Claims (1)
- １、マイクロコンピュータにおいて、内蔵ＲＯＭデータ
を１ワードずつシステムクロックに同期して特定ポート
へ出力する手段と、特定ポートより前記システムクロッ
クに同期してデータを入力する手段と、前記ＲＯＭの出
力データと前記特定ポートの入力データとの比較を行な
うコンパレータと、該コンパレータの出力する一致、不
一致の判定信号に従って前記内蔵ＲＯＭの特定ポートへ
のデータ出力を許可し、または禁止する手段を含むこと
を特徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2082768A JPH03282650A (ja) | 1990-03-29 | 1990-03-29 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2082768A JPH03282650A (ja) | 1990-03-29 | 1990-03-29 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03282650A true JPH03282650A (ja) | 1991-12-12 |
Family
ID=13783615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2082768A Pending JPH03282650A (ja) | 1990-03-29 | 1990-03-29 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03282650A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05265867A (ja) * | 1992-03-23 | 1993-10-15 | Nec Corp | シングルチップマイクロコンピュータ |
-
1990
- 1990-03-29 JP JP2082768A patent/JPH03282650A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05265867A (ja) * | 1992-03-23 | 1993-10-15 | Nec Corp | シングルチップマイクロコンピュータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6453417B1 (en) | Microcontroller with secure signature extraction | |
| US7266848B2 (en) | Integrated circuit security and method therefor | |
| US7730545B2 (en) | Test access control for secure integrated circuits | |
| US20050033969A1 (en) | Secure execution architecture | |
| US20030212897A1 (en) | Method and system for maintaining secure semiconductor device areas | |
| JPH11272560A (ja) | 集積回路 | |
| JPH04215194A (ja) | Ｉｃカード | |
| US7987331B2 (en) | Method and circuit for protection of sensitive data in scan mode | |
| CN113987599A (zh) | 一种固件可信根的实现方法、装置、设备和可读存储介质 | |
| JPH0484348A (ja) | Ｒｏｍデータ保護方式 | |
| KR0132009B1 (ko) | 데이타 보호회로를 갖춘 반도체 집적회로 | |
| US7936875B2 (en) | Protection of a digital quantity contained in an integrated circuit comprising a JTAG interface | |
| US6735697B1 (en) | Circuit arrangement for electronic data processing | |
| JPH03282650A (ja) | マイクロコンピュータ | |
| US8196215B2 (en) | Security circuit for power up | |
| CN112702327B (zh) | 一种主控芯片的安全服务设计方法 | |
| US20120191934A1 (en) | Apparatus Protecting Software of Sentinel Logic Circuitry Against Unauthorized Access | |
| US5677891A (en) | Circuitry and method that allows for external control of a data security device | |
| KR0154758B1 (ko) | 레지스터 세트 방법 및 회로 | |
| JPH0540836A (ja) | シングルチツプマイクロコンピユータ | |
| KR20090017858A (ko) | Ｊｔａｇ 포드 해킹 방지 시스템/방법 | |
| JPS63172348A (ja) | 秘密情報内蔵半導体集積回路 | |
| JPS58200345A (ja) | １チツプマイクロコンピユ−タ | |
| JPH09146845A (ja) | 不揮発性半導体記憶装置の機密保護機構 | |
| JP2000112749A (ja) | 命令の保護された実行用デ―タ処理方法および装置 |