KR20090017858A - Ｊｔａｇ 포드 해킹 방지 시스템/방법 - Google Patents

Ｊｔａｇ 포드 해킹 방지 시스템/방법 Download PDF

Info

Publication number
KR20090017858A
KR20090017858A KR1020070082353A KR20070082353A KR20090017858A KR 20090017858 A KR20090017858 A KR 20090017858A KR 1020070082353 A KR1020070082353 A KR 1020070082353A KR 20070082353 A KR20070082353 A KR 20070082353A KR 20090017858 A KR20090017858 A KR 20090017858A
Authority
KR
South Korea
Prior art keywords
port
jtag
authentication key
authentication
hacking
Prior art date
Application number
KR1020070082353A
Other languages
English (en)
Inventor
조현덕
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070082353A priority Critical patent/KR20090017858A/ko
Publication of KR20090017858A publication Critical patent/KR20090017858A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/606—Protecting data by securing the transmission between two devices or processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information

Abstract

본 발명은 JTAG 포드 해킹 방지 시스템/방법을 개시한다. 본 발명의 일 실시예에 따른 JTAG 포드(Joing Test Action Gruop Port)를 통해 침입하는 해킹(hacking)을 방지하기 위한 시스템은, 각종 메인 프로세서 내에 위치하며 개발자들이 디버깅 및 불량 분석을 위해 이용되는 JTAG 포드; 및 JTAG 포트를 인에이블 시키는 JTAG 인에이블 핀(JTAG enable pin)을 구비한다. 본 발명은 개발의 불편함 및 해킹(hacking) 가능성과 같은 문제점을 해결하여, JTAG 포드를 이용할 수 있는 효과가 있다.
JTAG 포트

Description

ＪＴＡＧ 포드 해킹 방지 시스템/방법{Protection system against JTAG port hacking and thereof method }
본 발명은 해킹(hacking) 방지 시스템/방법에 관한 것으로서, 특히 메인 프로세서 내에 위치하는 JTAG 포드(Joing Test Action Gruop Port)를 통해 침입하는 해킹(hacking)을 방지하기 위한 시스템/방법에 관한 것이다.
각종 메인 프로세서 내에 위치하는 JTAG 포드는 디버깅 프로그램 또는 불량분석 프로그램에 의해 이용되는 포트이다.
디버깅 프로그램 또는 불량분석 프로그램은 JTAG 포트(Joing Test Action Gruop Port)를 통하여 메인 프로세서의 도움을 받아 메모리에 저장되어 있는 메인 프로세서용 프로그램 코드를 읽음으로써 디버깅 및 불량분석을 할 수 있다.
하지만 이 경우에는 악의적인 사용자가 해킹 프로그램을 통하여 동일한 방법으로 메모리에 저장되어 있는 프로그램 코드를 읽어내려는 시도를 할 때에는, 시스템은 디버깅 혹은 불량분석 프로그램과 해킹 프로그램을 구별해내고 해킹 침입을 방어해야 한다.
도 1은 종래의 해킹 공격을 방어하기 위한 시스템을 나타내는 도면이다. 도 1을 참조하면, 종래의 해킹 방어 시스템(100)은 메인 프로세서(110) 및 메모리 장치(120)를 포함한다. 메인 프로세서(110) 내에는 JTAG 포트(112)와 시큐어 코드(114)가 존재한다.
도 1을 참조하여, 종래 해킹 방어 시스템(100)의 동작을 설명한다.
JTAG 포트(112)를 이용하려는 프로그램은 먼저 인증 키(116)를 제공해야 한다. 인증된 디버깅 또는 불량분석 프로그램만이 JTAG 포트(112)를 통하여 메인 프로세서(110)의 도움을 받아 메모리 장치(120)에 저장되어 있는 메인 프로세서용 프로그램 코드를 읽음으로써 디버깅 및 불량분석을 할 수 있다.
시큐어 코드(114)는 메인 프로세서(110) 내부에 존재하여, 자물쇠와 같은 기능을 한다. 즉, 열쇠에 해당하는 인증 키(116)가 제공되는 경우에만, 인증 절차가 처리된다. 즉, 디버깅 또는 불량분석 프로그램만으로부터 인증 키(116)가 입력되면, 이 인증 키(116)가 인증을 받은 키 인지 아닌지를 확인을 한 후, 인증이 된 경우에만 JTAG 포트(112)를 통한 메모리 장치(120)의 접근(access)를 승인한다.
이 인증 키(116)는 메인 프로세서(110)의 제조사 (혹은 제조사가 위임한 인증기관)가 발급해주는 것으로서 해킹 프로그램은 인증 키(116)를 가지고 있지 않기 때문에 메모리 장치(120)에 접근(access) 할 수가 없다.
이와 같은 종래의 시스템은 아래와 같은 단점이 있다.
1) 각종 정보기기의 개발과정에 참여하는 모든 개발자들이, 메인 프로세서(110)에 관한 프로그램을 개발할 때, 각각의 디버깅을 할 때마다 인증 키(116)를 통해야만 JTAG 포트(112)을 통한 디버깅을 수행할 수 있기 때문에 개발에 불편함을 준다.
2) 다수의 개발자들에게 인증 키(116)를 사용할 수 있도록 함으로써 인증 키(116)의 유출 가능성이 높아진다. 인증 키(116)의 유출 가능성은 해킹(hacking) 가능성과 직결된다.
본 발명의 기술적 과제는 개발의 불편함 및 해킹(hacking) 가능성과 같은 문제점을 해결할 수 있는, JTAG 포드(Joing Test Action Gruop Port)를 통해 침입하는 해킹을 방지하기 위한 시스템/방법을 제공하는 데에 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 JTAG 포드(Joing Test Action Gruop Port)를 통해 침입하는 해킹(hacking)을 방지하기 위한 시스템에 있어서,상기 각종 메인 프로세서 내에 위치하며 개발자들이 디버깅 및 불량 분석을 위해 이용되는 JTAG 포드; 및 JTAG 포트를 인에이블 시키는 JTAG 인에이블 핀(JTAG enable pin)을 구비한다.
JTAG 인에이블 핀은, VCC 또는 GND에 연결됨으로서 JTAG 포트를 인에이블 시킴으로써, 별도의 인증 키 없이 개발자들이 JTAG 포트를 통하여 디버깅 및 불량 분석을 할 수 있게 한다.
JTAG 인에이블 핀은, 제품 출고 후에는 제거되어 JTAG 포트를 디스에이블(disable) 시킴으로써, 개발자들이 JTAG 포트를 통하여 디버깅 및 불량 분석하기 위해서는, 별도의 인증 키가 필요하게 한다.
본 발명의 다른 실시예에 따른 JTAG 포드를 통해 침입하는 해킹(hacking)을 방지하기 위한 시스템에 있어서, 각종 메인 프로세서 내에 위치하며 개발자들이 디버깅 및 불량 분석을 위해 이용되는 JTAG 포드; JTAG 포트를 인에이블 시키는 JTAG 인에이블 핀(JTAG enable pin); 및 JTAG 포트를 통하여 디버깅 및 불량 분석하기 위한 인증 키를 입력받는 인증 포트를 구비한다.
바람직하게는 인증 포트는, USB 포트이고, USB 포트를 이용하여 인증 키를 입력받는 것을 특징으로 한다.
바람직하게는 인증 포트는, UART 포트이고, UART 포트를 이용하여 인증 키를 입력받는 것을 특징으로 한다.
바람직하게는 인증 포트는, 메모리 카드(SD/MMC/Memory Stick/SDIO) 포트이고, 메모리 카드 포트를 이용하여 인증 키를 입력받는 것을 특징으로 한다.
바람직하게는 인증 포트는, GPIO 포트이고, GPIO 포트를 이용하여 인증 키를 입력받는 것을 특징으로 한다.
JTAG 인에이블 핀은, VCC 또는 GND에 연결됨으로서 JTAG 포트를 인에이블 시킴으로써, 별도의 인증 키 없이 개발자들이 JTAG 포트를 통하여 디버깅 및 불량 분석을 할 수 있게 한다.
JTAG 인에이블 핀은, 제품 출고 후에는 제거되어 JTAG 포트를 디스에이블(disable) 시킴으로써, 개발자들이 JTAG 포트를 통하여 디버깅 및 불량 분석하기 위해서는, 별도의 인증 키가 필요하게 한다.
메인 프로세서는, 인증 포트를 통하여 인증 키를 입력받은 경우, 시큐어 코드(secure code)를 이용하여 인증과정을 수행한다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 JTAG 포드(Joing Test Action Gruop Port)를 통해 침입하는 해킹(hacking)을 방지하기 방법은, 각종 메인 프로세서 내에 위치하며 개발자들이 디버깅 및 불량 분석을 위해 이용되는 JTAG 포드를 JTAG 인에이블 핀(JTAG enable pin)을 이용하여 인에이블 시키는 단계; JTAG 포트를 디스에이블(disable) 시킴으로써, 개발자들이 JTAG 포트를 통하여 디버깅 및 불량 분석하기 위해서는, 별도의 인증 키가 필요하게 하게 하는, JTAG 인에이블 핀을 제품 출고 후에는 제거하는 단계; 및 JTAG 포트를 통하여 디버깅 및 불량 분석하기 위한 인증 키를 인증 포트에서 입력받는 단계를 구비한다.
바람직하게는 인증 포트는, USB 포트이고, USB 포트를 이용하여 인증 키를 입력받는 것을 특징으로 한다.
바람직하게는 인증 포트는, UART 포트이고, UART 포트를 이용하여 인증 키를 입력받는 것을 특징으로 한다.
따라서 본 발명에 있어서, 개발의 불편함 및 해킹(hacking) 가능성과 같은 문제점을 해결하여, JTAG 포드를 이용할 수 있는 효과가 있다.
따라서 본 발명에 있어서, 각종 정보기기의 개발과정에 참여하는 개발자들이 메인 프로세서에 관한 프로그램을 디버깅을 할 때, 인증 키를 없이 JTAG 포트을 통한 디버깅을 수행할 수 있기 때문에 개발에 편리함을 준다. 또한, 최소의 인원에게만 인증 키를 공개됨으로써 보안을 강화할 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 예시적인 실시예를 설명하는 첨부 도 면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 일 실시예에 따른 JTAG 포드(Joing Test Action Gruop Port)를 통해 침입하는 해킹(hacking)을 방지하기 위한 시스템에 관한 도면이다.
도 2를 참조하면, 본 발명에 따른 해킹 방지 시스템(200)은, JTAG 포드(112) 및 JTAG 포트(112)를 인에이블 시키는 JTAG 인에이블 핀(210)을 구비한다.
본 발명에 따른 해킹 방지 시스템(200)은, 도 1과는 다르게 JTAG 인에이블 핀(210)을 구비한다. JTAG 인에이블 핀(210)은, VCC 또는 GND에 연결됨으로서 JTAG 포트(112)를 인에이블 시킨다. JTAG 포트(112)가 인에이블되면 별도의 인증 키 없이, 개발자들은 JTAG 포트(112)를 통하여 디버깅 및 불량 분석을 할 수 있다.
즉, 인증 여부와 관계없이, 디버깅 또는 불량분석 프로그램은 JTAG 포트(112)를 통하여 메인 프로세서(110)의 도움을 받아 메모리 장치(120)에 저장되어 있는 메인 프로세서용 프로그램 코드를 읽음으로써 디버깅 및 불량분석을 할 수 있다. 도 2에는 특히 디버깅 프로 그램이 도시되어있으며, 이는 특히 디버깅 과정, 즉 제품 출고 전인, 개발 단계에서 이용되는 프로그램을 도시하기 위함이다.
JTAG 인에이블 핀(210)은, 개발 단계가 지나 제품 출고 후에는 제거되어 JTAG 포트(112)를 디스에이블(disable) 시킨다. 제거된 JTAG 인에이블 핀(210)은 개발 단계가 지나 제품 출고 전, 즉 패키징(packaging) 과정에서 외부에서 접근할 수 없도록 밀봉된다.
상술한 것처럼, JTAG 포트(112)를 디스에이블시킴으로써, 개발자들이 JTAG 포트(112)를 통하여 디버깅 및 불량 분석하기 위해서는, 별도의 인증 키가 필요하게 한다. 별도의 인증 키가 필요한 과정은, 도 1에서 설명되었다.
도 3은 본 발명의 다른 실시예에 따른 JTAG 포드(Joing Test Action Gruop Port)를 통해 침입하는 해킹(hacking)을 방지하기 위한 시스템에 관한 도면이다.
도 3을 참조하면, 본 발명에 따른 해킹 방지 시스템(200)은, JTAG 포드(112), 이를 인에이블 시키는 JTAG 인에이블 핀(210) 및 인증 키(116)를 입력받는 인증 포트(310)을 구비한다.
JTAG 포드(112)는 메인 프로세서(110) 내에 위치하며 개발자들이 디버깅 및 불량 분석을 위해 이용한다. JTAG 인에이블 핀(210)은 JTAG 포트(112)를 인에이블 시키거나 디스에이블시킨다.
인증 포트(310)를 통하여 디버깅 및 불량 분석하기 위한 인증 키(116)를 입력받는다. 인증 포트(310)는 메인 프로세서(110) 내에 위치한다.
바람직하게는, 인증 포트(310)는 USB 포트이고, USB 포트를 이용하여 디버깅 및 불량 분석하기 위한 인증 키(116)를 입력받을 수 있다.
바람직하게는, 인증 포트(310)는 UART 포트이고, UART 포트를 이용하여 디버깅 및 불량 분석하기 위한 인증 키(116)를 입력받을 수 있다.
바람직하게는, 인증 포트(310)는 메모리 카드(SD/MMC/Memory Stick/SDIO) 포트이고, 메모리 카드(SD/MMC/Memory Stick/SDIO) 포트를 이용하여 디버깅 및 불량 분석하기 위한 인증 키(116)를 입력받을 수 있다.
바람직하게는, 인증 포트(310)는 GPIO 포트이고, GPIO 포트를 이용하여 디버깅 및 불량 분석하기 위한 인증 키(116)를 입력받을 수 있다.
도 3을 다시 참조하여, 본 발명에 따른 해킹 방지 시스템(200)의 동작을 설명한다.
JTAG 인에이블 핀(210)은, 특히 디버깅 단계에 있어, VCC 또는 GND에 연결됨으로서 상기 JTAG 포트(112)를 인에이블 시킨다. 이는 별도의 인증 키(116) 없이 개발자들이 JTAG 포트(112)를 통하여 디버깅을 가능하게 한다.
JTAG 인에이블 핀(210)은 디버깅 단계가 지나고 제품 출고 후에는 제거된다.제거된 JTAG 인에이블 핀(210)은 개발 단계가 지나 제품 출고 전, 즉 패키징(packaging) 과정에서 외부에서 접근할 수 없도록 밀봉된다.
상술한 것처럼, JTAG 포트(112)를 디스에이블(disable) 시킴으로써, 개발자들이 JTAG 포트(112)를 통하여 디버깅 및 불량 분석하기 위해서는, 별도의 인증 키(116)가 필요하게 한다. 인증 포트(310)를 통하여 인증 키(116)를 입력받을 수 있다. 도 3은 인증 포트(310)가 USB 포트 또는 UART 포트인 것을 도시하고 있다.
메인 프로세서(110)는, 인증 포트(310)를 통하여 인증 키(116)를 입력받은 경우, 이를 내부의 시큐어 코드(114, )를 이용하여 인증 절차를 진행한다.
상술한 바와 같은 본 발명은, 아래와 같은 장점이 있다.
1) 다수의 개발자들에게 인증 키가 공개된 종래 방법에 비해서 최소의 인원에게만 인증 키를 공개함으로써 보안을 보다 강화할 수 있다.
2) 불량이 주로 패키징(packaging) 이전, 즉 디버깅 단계에서 발생하고, 제품 출고 이후에 발생할 빈도가 적기 때문에 인증 키를 사용하여 불량 분석하는 비용을 줄일 수 있다.
3) 개발시에 개발자들의 불편함을 최소화한다.
4) 해커는 접근(access)해야 할 포트 정보와 인증 키 정보를 동시에 알아야 하기 때문에 이중으로 보안이 적용된다. 즉, 인증 포트와 인증 키 모두를 알아야 해킹이 가능하므로, 보안을 보다 강화할 수 있다.
본 발명은 시스템뿐만 아니라, 방법 발명으로도 구현이 가능하다.
본 발명에 따른 해킹(hacking)을 방지하기 위한 방법은,
각종 메인 프로세서(110) 내에 위치하며 개발자들이 디버깅 및 불량 분석을 위해 이용되는 JTAG 포드(112)를 JTAG 인에이블 핀(210)을 이용하여 인에이블 시키는 단계;
JTAG 포트(112)를 디스에이블(disable) 시킴으로써, 개발자들이 상기 JTAG 포트를 통하여 디버깅 및 불량 분석하기 위해서는, 별도의 인증 키(116)가 필요하게 하게 하는, JTAG 인에이블 핀(210)을 제품 출고 후에는 제거하는 단계; 및
디버깅 및 불량 분석하기 위한 인증 키(116)를 인증 포트(310)에서 입력받는 단계를 구비한다.
이상에서는 도면에 도시된 구체적인 실시예를 참고하여 본 발명을 설명하였으나 이는 예시적인 것에 불과하므로, 본 발명이 속하는 기술 분야에서 통상의 기술을 가진 자라면 이로부터 다양한 수정 및 변형이 가능할 것이다. 따라서 본 발명 의 보호 범위는 후술하는 특허청구범위에 의하여 해석되어야 하고, 그와 동등 및 균등한 범위 내에 있는 모든 기술적 사상은 본 발명의 보호 범위에 포함되는 것으로 해석되어야 할 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면에 대한 간단한 설명이 제공된다.
도 1은 종래의 해킹 공격을 방어하기 위한 시스템을 나타내는 도면이다.
도 2는 본 발명의 일 실시예에 따른 JTAG 포드를 통해 침입하는 해킹을 방지하기 위한 시스템에 관한 도면이다.
도 3은 본 발명의 다른 실시예에 따른 JTAG 포드를 통해 침입하는 해킹을 방지하기 위한 시스템에 관한 도면이다.
*도면의 주요 부분에 대한 설명
110 : 메인 프로세서 112 : JTAG 포트
114 : 시큐어 코드 116 : 인증 키
120 : 메모리 장치 210 : JTAG 인에이블 핀

Claims (14)

  1. 각종 메인 프로세서 내에 위치하는 JTAG 포드(Joing Test Action Gruop Port)를 통해 침입하는 해킹(hacking)을 방지하기 위한 시스템에 있어서,
    상기 각종 메인 프로세서 내에 위치하며 개발자들이 디버깅 및 불량 분석을 위해 이용되는 JTAG 포드; 및
    상기 JTAG 포트를 인에이블 시키는 JTAG 인에이블 핀(JTAG enable pin)을 구비하는 것을 특징으로 하는 해킹 방지 시스템.
  2. 제1항에 있어서, 상기 JTAG 인에이블 핀은,
    VCC 또는 GND에 연결됨으로서 상기 JTAG 포트를 인에이블 시킴으로써, 별도의 인증 키 없이 개발자들이 상기 JTAG 포트를 통하여 디버깅 및 불량 분석을 할 수 있는 것을 특징으로 하는 해킹 방지 시스템.
  3. 제1항에 있어서, 상기 JTAG 인에이블 핀은,
    제품 출고 후에는 제거되어 상기 JTAG 포트를 디스에이블(disable) 시킴으로써, 개발자들이 상기 JTAG 포트를 통하여 디버깅 및 불량 분석하기 위해서는, 별도의 인증 키가 필요하게 하는 것을 특징으로 하는 해킹 방지 시스템.
  4. 각종 메인 프로세서 내에 위치하는 JTAG 포드(Joing Test Action Gruop Port)를 통해 침입하는 해킹(hacking)을 방지하기 위한 시스템에 있어서,
    각종 메인 프로세서 내에 위치하며 개발자들이 디버깅 및 불량 분석을 위해 이용되는 JTAG 포드;
    상기 JTAG 포트를 인에이블 시키는 JTAG 인에이블 핀(JTAG enable pin); 및
    상기 JTAG 포트를 통하여 디버깅 및 불량 분석하기 위한 인증 키를 입력받는 인증 포트를 구비하는 것을 특징으로 하는 해킹 방지 시스템.
  5. 제4항에 있어서, 상기 인증 포트는,
    USB 포트이고, 상기 USB 포트를 이용하여 상기 인증 키를 입력받는 것을 특징으로 하는 해킹 방지 시스템.
  6. 제4항에 있어서, 상기 인증 포트는,
    UART 포트이고, 상기 UART 포트를 이용하여 상기 인증 키를 입력받는 것을 특징으로 하는 해킹 방지 시스템.
  7. 제4항에 있어서, 상기 인증 포트는,
    메모리 카드(SD/MMC/Memory Stick/SDIO) 포트이고, 상기 메모리 카드 포트를 이용하여 상기 인증 키를 입력받는 것을 특징으로 하는 해킹 방지 시스템.
  8. 제4항에 있어서, 상기 인증 포트는,
    GPIO 포트이고, 상기 GPIO 포트를 이용하여 상기 인증 키를 입력받는 것을 특징으로 하는 해킹 방지 시스템.
  9. 제4항에 있어서, 상기 JTAG 인에이블 핀은,
    VCC 또는 GND에 연결됨으로서 상기 JTAG 포트를 인에이블 시킴으로써, 별도의 인증 키 없이 개발자들이 상기 JTAG 포트를 통하여 디버깅 및 불량 분석을 할 수 있는 것을 특징으로 하는 해킹 방지 시스템.
  10. 제4항에 있어서, 상기 JTAG 인에이블 핀은,
    제품 출고 후에는 제거되어 상기 JTAG 포트를 디스에이블(disable) 시킴으로써, 개발자들이 상기 JTAG 포트를 통하여 디버깅 및 불량 분석하기 위해서는, 별도의 인증 키가 필요하게 하는 것을 특징으로 하는 해킹 방지 시스템.
  11. 제4항에 있어서, 상기 메인 프로세서는,
    상기 인증 포트를 통하여 상기 인증 키를 입력받은 경우, 시큐어 코드(secure code)를 이용하여 인증과정을 수행하는 것을 특징으로 하는 해킹 방지 시스템.
  12. 각종 메인 프로세서 내에 위치하는 JTAG 포드(Joing Test Action Gruop Port)를 통해 침입하는 해킹(hacking)을 방지하기 위한 방법에 있어서,
    각종 메인 프로세서 내에 위치하며 개발자들이 디버깅 및 불량 분석을 위해 이용되는 JTAG 포드를 JTAG 인에이블 핀(JTAG enable pin)을 이용하여 인에이블 시키는 단계;
    상기 JTAG 포트를 디스에이블(disable) 시킴으로써, 개발자들이 상기 JTAG 포트를 통하여 디버깅 및 불량 분석하기 위해서는, 별도의 인증 키가 필요하게 하게 하는, 상기 JTAG 인에이블 핀을 제품 출고 후에는 제거하는 단계; 및
    상기 JTAG 포트를 통하여 디버깅 및 불량 분석하기 위한 인증 키를 인증 포트에서 입력받는 단계를 구비하는 것을 특징으로 하는 해킹을 방지 방법.
  13. 제12항에 있어서, 상기 인증 포트는,
    USB 포트이고, 상기 USB 포트를 이용하여 상기 인증 키를 입력받는 것을 특징으로 하는 해킹 방지 방법.
  14. 제12항에 있어서, 상기 인증 포트는,
    UART 포트이고, 상기 UART 포트를 이용하여 상기 인증 키를 입력받는 것을 특징으로 하는 해킹 방지 방법.
KR1020070082353A 2007-08-16 2007-08-16 Ｊｔａｇ 포드 해킹 방지 시스템/방법 KR20090017858A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070082353A KR20090017858A (ko) 2007-08-16 2007-08-16 Ｊｔａｇ 포드 해킹 방지 시스템/방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070082353A KR20090017858A (ko) 2007-08-16 2007-08-16 Ｊｔａｇ 포드 해킹 방지 시스템/방법

Publications (1)

Publication Number Publication Date
KR20090017858A true KR20090017858A (ko) 2009-02-19

Family

ID=40686410

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070082353A KR20090017858A (ko) 2007-08-16 2007-08-16 Ｊｔａｇ 포드 해킹 방지 시스템/방법

Country Status (1)

Country Link
KR (1) KR20090017858A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101301022B1 (ko) * 2011-12-23 2013-08-28 한국전자통신연구원 암 코어 기반의 프로세서를 위한 외부 공격 방어 장치 및 이를 이용한 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101301022B1 (ko) * 2011-12-23 2013-08-28 한국전자통신연구원 암 코어 기반의 프로세서를 위한 외부 공격 방어 장치 및 이를 이용한 방법
US8621298B2 (en) 2011-12-23 2013-12-31 Electronics And Telecommunications Research Institute Apparatus for protecting against external attack for processor based on arm core and method using the same

Similar Documents

Publication Publication Date Title
US7730545B2 (en) Test access control for secure integrated circuits
US8522354B2 (en) Microprocessor apparatus for secure on-die real-time clock
US8819839B2 (en) Microprocessor having a secure execution mode with provisions for monitoring, indicating, and managing security levels
US6622184B1 (en) Information processing system
KR20170095161A (ko) 시큐어 시스템 온 칩
Ning et al. Understanding the security of arm debugging features
CN104794393A (zh) 一种嵌入式分区映像安全认证及内核可信引导方法及其设备
Wan et al. RusTEE: developing memory-safe ARM TrustZone applications
Khattri et al. Hsdl: A security development lifecycle for hardware technologies
US20130173899A1 (en) Method for Secure Self-Booting of an Electronic Device
Sabt et al. The dual-execution-environment approach: Analysis and comparative evaluation
Ziad et al. ZeRØ: Zero-overhead resilient operation under pointer integrity attacks
Zhou et al. Smile: Secure memory introspection for live enclave
KR20090017858A (ko) Ｊｔａｇ 포드 해킹 방지 시스템/방법
Lee et al. A brief review on jtag security
JP2016535906A (ja) 集積回路のセキュアなデバッグの可能化
KR20100026195A (ko) 시스템 보호 장치 및 방법
Chen et al. Striking a balance between SoC security and debug requirements
Chen et al. SoC security and debug
CN112702327B (zh) 一种主控芯片的安全服务设计方法
Mirzamohammadi Security Monitor for Mobile Devices: Design and Applications
Stajnrod Attacking ARM TrustZone using Hardware vulnerability
Controller BSI-DSZ-CC-0349-2006
JPH03282650A (ja) マイクロコンピュータ

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination