JPH03282619A

JPH03282619A - 乗算回路

Info

Publication number: JPH03282619A
Application number: JP8267590A
Authority: JP
Inventors: Hideo Tanaka; 秀夫田中
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1990-03-29
Filing date: 1990-03-29
Publication date: 1991-12-12

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は乗算回路に関し、特にマイクロコンピュータ等
における複数ビット相互の乗算を行なう乗算回路に関す
る。

〔従来の技術〕

従来、マイクロコンピュータは応用分野の拡大にともな
い処理速度の向−したけてなく、実行できる演算機能の
種類も増え、その性能向上は増大の一途にある。かかる
マイクロコンピュータの演算手段としては、単なる＋お
よび−の計算や論理演算等のＡＬＵと呼ばれる数値演算
機能ユニットの他に二つのデータの乗算を行う乗算機能
ユニットを内蔵し、これにより演算機能を増大させてい
る。

第３図はかかる従来の一例を示す増算器のブロック図で
ある。

第３図に示すように、この従来の乗算器はキャリー完結
型の反復セル乗算器を示しており、被乗数（ＸＯ〜Ｘ２
）］と乗数（ＹＯ〜Ｙ２）２の３ビツトデータの乗算を
行なう例である。ここでは、単位演算回路（Ｂｌ、Ｂ２
．Ｂ４．Ｂ５１−３７．ｌｌ’３）３よおび一中位演算
回路（ＢＯ，Ｂ３゜Ｂ６）３Ａを絹合わせて複数の部分
積演算部４を構成している。これら単位演算回路（ＢＯ
Ｂ３．Ｂ６．Ｂ７．Ｂ８）３Ａおよび３の出力が乗算出
力（ＰＯ−Ｐ５）５となる。

かかる演算にあたり、まず４ビツトデータをそれぞれ次
式のようにＸ、Ｙとする。

ｘ　＝Ｘ３　Ｘ２　Ｘｉ　ＸｏＹ＝Ｙ３　Ｙ２　Ｙｌ　ＹＯしかも、数十１位ヒツトをサインビットとして扱い、下
位３ビツトを小数点以下の絶対値表現として取り扱うと
、ト述のＸ、Ｙの乗算結果ＰＸＸＹは、Ｘ＝　　　Ｘ２　　　　ＸＩ　　　　Ｘ０Ｘ）　　　Ｙ
＝　　　Ｙ２　　　　ＹＩ　　　　ＹＯＸ２ＹＯＸＩＹ
ＯＸ０ＹＯＸ２ＹＩ　　　ＸＩＹＩ　　　Ｘ０ＹＩＸ２Ｙ２　　　
ＸＩＹ２　　　Ｘ０Ｙ２の計算て求まる。すなわら、第
３図に示す回路がこれを実現している。

また、−１１ｊ位演算回路３あるいは３Ａは、部分積を
求めるＡ、　Ｎ　Ｉ”ｉ）ゲー１〜と、前段の部分積の
加算数および前記Ａ、　Ｎ　Ｄグー１への出力を加算す
る全加算器とから構成されている。その乗算は被乗数Ｘ
と乗数Ｙの要素であるＸＯ〜Ｘ２とＹＯ〜Ｙ２か単位演
算回路３あるいは３ＡのＡＮＤケ−１・に入力され、部
分積か４コ成される。この部分積には全加算器て順次加
算が行われ求められる。

次に、データの最「イ９ヒツトをサインヒツトとし、残
りのビットを小数点以下の絶対値表現を行ったとし゛（
、被乗数Ｘ　（Ｘ３　Ｘ２　ＸＩ　ＸＯ）が（コ０１１
）てあり、乗数Ｙ　＜Ｙ３　Ｙ２　ＹＩ　ＹＯ）か（０
１０１）であるとすると、その乗算結果の絶対値表現部
分は、以下余白Ｘニ ×）１１ＯＯＯ１１００１１］、　　　１となる。また、被乗数のＸのサインビット（Ｘ３・１）
と乗数Ｙのサインビット（Ｙ３・０）により、乗算結果
のサインピッ１へは１になる。従って、乗算結果は（１
００１］、　１１．　）となる。

上述の計算を実際の十進数の数値で表すとすると、被乗
数Ｘおよび乗数Ｙは、それぞれＸＯ，３７８、Ｙ＝０．
６２５　テあり、その乗算結果は−０，２３４３７５と
なる。

しかし、この乗算器を内蔵した演算装置で取り扱うデー
タ長は内部４ビツトのため、上述の乗算結果の手付４ヒ
ツトをとり表現すると、（１００１）となる。すなわち
、十進数表現では−［１，１２５となる。これは上述の
演算結果からすると、０．１０９３７５の誤差が生しる
ことになる。

〔発明か解決しようとする課題〕

上述した従来の乗算回路は、例えはマイクロコンピュー
タの内部データ長か４ヒツトとすると、乗算結果も４ヒ
ツ１〜として扱う必要かある。しかるに、前述のように
、乗算結果か７ヒツトとなった時は、下位の４ヒツ１へ
か切り捨てられることになる。従って、従来の乗算器で
は切捨て誤差が大きくなり、装置としての演算精度を低
下させるという欠点かある。

本発明の目的は、かかる切り捨てられるデータにより、
必要とされるデータの精度である切捨て３呉差を下け、
演算精度を向上させる乗算回路を提供することにある。

〔課題を解決するための手段〕

本発明の乗算回路は、ニーつのデータである被乗数およ
び乗数の部分積を計算する単位演算回路を備えた複数の
部分積演算部を有し、前記部分積演算部のうち最終段の
加算回路のキャリー入力をコン１〜ロール信号により制
御し、演算結果のデータに補正を行なうように構成され
る。

〔実施例〕

次に、本発明の実施例につき図面を参照して説明する。

第１図は本発明の一実施例を示す乗算回路のフロック図
である。

第１図に示すように、本実施例は被乗数（ＸＯ〜Ｘ２）
１および乗数（’ＹＯ〜￥２）２を入力として部分積を
計算するＢＯ〜Ｂ８の単位演算回路３および３Ａを有し
ている。この単位演算回路（ＢＯ〜Ｂ２　；　Ｂ３〜Ｂ
５　；　Ｂ６〜Ｂ７）３および３Ａ、３Ｂはそれぞれ部
分積演算部４を形成している。これら単位演算回路によ
って生成される部分積およびキャリーはそれぞれ次段の
単位演算回路に入力し、乗算出力（ＰＯ〜Ｐ５）を求め
る。本実施例か従来例と比較して異なる点は、最終段の
部分積演算部４を形成する単位演算回路３Ｂ、すなわち
最下位ビットのキャリー入力をコントロール信号Ｚによ
り制御することにある。

第２図（ａ）、（ｂ）はそれぞれ第１図に示す即位演算
回路図である。

第２図＜ａ）に示すように、この単位演算回路３ＡはＸ
、Ｙの部分積を求めるためのＡＮＤゲート６と、前段部
分積の加算数におよびＡＮＤケート６の出力を加算する
全加算器７とを有し、この全加算器７から和出力Ｓと上
位へのキャリー出力Ｃを出力する。

また、第２図（ｂ）に示すように、この単位演算回路３
Ｂは第２図（ａ）同様のＡＮＤゲート６と、前段部分積
の加算数に、ＡＮＤゲート６の出力およびコントロール
６の出力およびコントロール信号を入力して全加算を行
なう全加算器８とを有している。

次に、本実施例の乗算回路の動作を前述した従来例の数
値を用いて説明する。

まず、従来例と同様に、最上位ピッ１〜をサインビット
とし、残りのヒツトを小数点以下の絶体値表現を行なう
とする。しかも、被乗数Ｘ　（Ｘ３　Ｘ２ＸＩ　ＸＯ）
か（１０］、　１．　）　、乗数Ｙ　（Ｙ３　Ｙ２　Ｙ
Ｉ　ＹＯ）か（０１０１）であるとし、本実施例の補正
を適用したとすると、乗算結果の絶対値表現部分は、Ｘ
＝　　　　　０　１．　１ｘ）　　Ｙ＝　　　　　１　０　１０　１　１０　０　００　１　　１１−一−−−−補正用ビットＺ０　　　］、　　　０　　１　　１　　１となる。また
、被乗数（Ｘ）１のサインビット（Ｘ３・１）および乗
数（Ｙ）２のサインビット（Ｙ２Ｏ）により、乗算結果
のサインビットはｌとなる。従って、かかる乗算結果は
、（１０１０１１１）となる。この乗算結果の上位４ビ
ツト（１０１０）をとって、十進数で表現すると、−０
，２５である。この値は実際の十進数の数値で計算した
値０．２３４３７５と比較して、その誤差は０．０１５
６２５になる。この誤差は前述した従来の乗算器の演算
結果の誤差０．１０９３７５と比較すると、演算精度は
数倍に改善されている。

〔発明の効果〕

以上説明したように、本発明の乗算回路は、表現できる
ヒツト長に対し、その切り捨てられるビットのうち最上
位に相当する演算結果に＋コすることにより、全体とし
ての切捨て誤差を少なくし、乗算結果の演算精度を向上
させることができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す乗算回路のブロック図
、第２図（ａ）、（ｂ）はそれぞれ第１図に示す即位演
算回路図、第３図は従来の一例を示す乗算回路のブロッ
ク図である。１・・・被乗数（ＸＯ〜Ｘ２．Ｘ）、２・・・乗数（Ｙ
Ｏ〜Ｙ２．Ｙ）、３．３Ａ、３Ｂ・・・単位演算回路（
ＢＯ〜Ｂ８）、４・・・部分積演算部、５・・・乗算出
力（ｐｏ〜Ｐ５）、６・・ＡＮＤケート、７．８・・全
加算器、Ｚ・−コントロール信号、Ｋ・・・前段部分　
０積の加算数、Ｃキャリー出力、相出力。コ

Claims

【特許請求の範囲】１、二つのデータである被乗数および乗数の部分積を計
算する単位演算回路を備えた複数の部分積演算部を有し
、前記部分積演算部のうち最終段の加算回路のキャリー
入力をコントロール信号により制御し、演算結果のデー
タに補正を行なうことを特徴とする乗算回路。２、請求項１記載の最終段の部分積演算部を構成する最
下位の単位演算回路に乗算結果補正用のコントロール信
号を供給することを特徴とする乗算回路。