JPH03280663A - 光電変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、光電変換装置に関し、特に複数のライセンサ
チップから構成される−貼り合せセンサーを有する光電
変換装置に関する。

［従来の技術］ 複数のラインセンサチップから構成され１時差的に信号
出力を得る−貼り合せセンサーを有する従来の光電変換
装置においては、第３図に示すように各センサチップか
らの信号は直接に共通出力線に出力されるように構成さ
れている。

［発明が解決しようとする課題１ そのため、各センサチップに設けられている出力バッフ
ァのオフセット電位がそのまま出力電位に現れ、全体と
して第４図に示すように出力信号Ｓ　ｏｕｔにはセンサ
チップごとにＶ。１．ＶＯ２゜Ｖ　Ｑｎのような段差の
ある電位が得られ、Ｓ／Ｎ比低下の原因となっていた。

本発明は、上記問題点を解決するためになされたもので
、その目的は各センサチ・ンブからの出力に含まれるオ
フセット電位を減算処理し、センサチップごとの段差の
ない信号出力を得ることのできる光電変換装置を提供す
ることにある。

［課題を解決するための手段］ 上記目的を達成するために、本願の第１の発明の光電変
換装置は、複数のセンサチップからそれぞれのリセット
期間ごとに出力されるオフセット電位をオフセット電位
出力用の共通出力線を介して人力し、そのリセット期間
の後の信号期間中、一定に保つオフセット電位保持手段
と、前記オフセット電位保持手段により保持されている
オフセット電位と前記信号期間中に対応するセンサチッ
プから信号電位出力用の共通出力線を介して出力される
信号電位とを入力し、その信号電位に加えられたオフセ
ット電位を減算処理するオフセット電位減算手段とから
構成されている。更に第２の発明では前記オフセット電
位保持手段は容量手段により構成される。

［作用］ オフセット電位保持手段は、複数のセンサチップからそ
れぞれのリセット期間ごとに出力されるオフセット電位
をオフ七・シト電位出力用の共通出力線を介して入力し
、そのリセット期間の後の信号期間中、一定に保つ、オ
フセット電位減算手段は、前記オフセット電位保持手段
により一定に保持されているオフセット電位と前記信号
期間中に対応するセンサチップから信号電位出力用の共
通出力線を介して出力される信号電位とを入力し、その
信号電位に含まれるオフセット電位を減算処理する１以
上のようにして、複数のセンサチップから時差的に得ら
れるそれぞれの信号電位に含まれるオフセット電位を除
去する。

［実施例］ 本発明を図面を参照して説明する。

第１図は本発明の一実施例の回路図であり、第２図はそ
の動作波形図である。

図において、本実施例の光電変換装置はセンサチップＣ
，，Ｃ，、・・・、Ｃ７から出力される信号電位を導び
く信号電位出力用の共通出力線ｌ、各センサチップから
出力されるオフセット電位を導びくオフセット電位出力
用の共通出力＃ｉ２、共通出力線１と各センサチップと
の間にそれぞれ設けられた信号電位出力用の第１のスイ
ッチ手段３、共通出力線２と各センサチップとの間にそ
れぞれ設けられたオフセット電位出力用の第２のスイッ
チ手段４、共通出力線２により導びかれるオフセット電
位を入力して対応するオフセット期間の後の信号期間中
に一定に保持するオフセット電位保持手段５、及びオフ
セット電位保持手段５により保持されているオフセット
電位と共通出力線ｌにより導ひかれる対応するセンサチ
ップから出力される信号電位とを入力し減算処理するオ
フセット電位減算手段である差動増幅器６から構成され
、オフセット電位保持手段５は、共通出力線２により各
センサチップのオフセット電位を入力し、一定の直流電
位Ｖ□２との差電圧を出力する差動増幅器７．及び差動
増幅器７から出力される電圧を信号期間中に一定に保つ
容量手段８から構成され、容量手段８は差動増幅器６の
出力電圧をリセット期間中の一定期間一定に保つための
コンデンサＣ１及びコンデンサＣＩで一定に保たれた電
圧を入力し信号期間中に一定に保つためのコンデンサＣ
２から構成される。なお、Ｃ，、Ｃ２゜Ｃ，、はセンサ
チップ、Ｂ　、、Ｂ、ｔ、−、Ｂｒ。

はバッファ増幅器、９は信号出力の負帰環防止用のバッ
ファ増幅器である。

次に、上記構成による本実施例の動作について説明する
。

まず、センサチップＣ，，Ｃ，、・・−１Ｃ，、からの
出力波形は、第２図のＶ。ｕｔ＋、　Ｖｏｕｔｉ、・・
・Ｖ　ｏｕｔｒｌに対応する。

まず、時刻ｔ１において、クロックφ、が立上ると、セ
ンサチップＣＩの出力Ｖ　ａｕｔｌのオフセット電位が
差動増幅器７の正側入力端子に読み出され、差動増幅器
７からは負側入力端子に入力されている基＄電位ｖ、、
との差電力が出力される。

さらに１時刻ｔ２において、クロックφ１が立上ると、
この差電圧が容量Ｃ１に読出される。その後、時刻ｔｓ
において、φ、が、時刻ｔ４においてφ□が立下り、容
量Ｃ１は差動増幅器７がら切り離される。

次に、時刻ｔ５において、クロックφ３１及びφ８が立
上ると同時にセンサチップＣＩから光信号が出力される
。この時、容量ＣＩと０２の比率をＣＩ／Ｃ２）１にし
ておけば、クロックφ、が立上ると、容量Ｃ１の電位は
ほとんど容量Ｃ２に転送され、さらに、その電位はバッ
ファ増幅器９を介して、差動増幅器６の負側入力端子に
現われる。一方、差動増幅器６の正側入力端子には、セ
ンサチップＣＩの信号電位が読出されるので、出力端子
１０には、これらの差電圧、すなわち、センサチップ毎
のオフセット電位を一定電位Ｖ　ＲＩＰに変換した信号
５０．１が出力される。その後時刻ｔ６において、クロ
ックψ、が立下り、容量Ｃ２は、容量ＣＩから切り離さ
れる。

これら一連の動作をセンサチップＣ，，Ｃ，。

Ｃｎに対して行なうことにより、チップ毎のオフセット
電位を補正し、一定電位Ｖ　１ｌｔＦに変換した連続的
な信号出力Ｓ。ｕｔを得ることかできる。なお、差動増
幅器６．７．９にオフセット電位が存在しても、その影
響はセンサチップＣＣ２，・・・、Ｃｎに対しては同じ
であるから最終出力Ｓ。ｕｔのチップ間の段差としては
全く現われない。

［発明の効果］ 以上説明したように本発明によると、センサチップごと
に信号電位に含まれるオフセット電位を減算処理して除
去するようにしているため１段差のない信号出力を得る
ことができるという効果がある６

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、第２図は第１図の
実施例の動作波形図、第３図は従来の光電変換装置の回
路図、第４図は第３図の光電変換装置の出力波形図であ
る。 図において、１．２は共通出力線、３は第１のスイッチ
手段、４は第２のスイッチ手段、５はオフセット電位保
持手段、６．７は差動増幅器、８は容量手段、Ｃ１，Ｃ
２はコンデンサ、Ｃ，、Ｃ２，−、Ｃｎはセンサチップ
、ＢＩ。 Ｂ　２　。 Ｂ、ｌはバッファ増幅器である。

Claims (2)

【特許請求の範囲】
1. （１）複数のセンサチップからそれぞれのリセット期間
   ごとに出力されるオフセット電位をオフセット電位出力
   用の共通出力線を介して入力し、そのリセット期間の後
   の信号期間中、一定に保つオフセット電位保持手段と、 前記オフセット電位保持手段により保持されているオフ
   セット電位と前記信号期間中に対応するセンサチップか
   ら信号電位出力用の共通出力線を介して出力される信号
   電位とを入力し、その信号電位に含まれるオフセット電
   位を減算処理するオフセット電位減算手段と、 から構成されることを特徴とする光電変換装置。
2. （２）前記オフセット電位保持手段が容量手段であるこ
   とを特徴とする請求項１記載の半導体装置。