JPH03278437A - 薄膜半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、デイスプレー、イメージスキャナ等に用いら
れる薄膜半導体装置及びその製造方法に関し、特に薄膜
トランジスタ及び薄膜トランジスタ型光センサにおいて
、大面積化に伴う電気特性の均−化及び信頼性を向上さ
せた薄膜半導体装置及びその製造方法に関する。

〔従来の技術〕

近年オフィスオートメイションにともない、デイスプレ
、イメージスキャナー、等入出力デバイスは、ワードプ
ロセッサー、パーソナルコンピューター、ファクシミリ
等のＯＡ機器のマンマシーンインターフェイスとして、
重要視され、軽量、薄型、低価格が要望されている。

このような観点より、薄膜半導体、例えば、水素化アモ
ルファスシリコン、ポリシリコン等を、大面積の絶縁基
板上に形成し、薄膜トランジスタを構成したアクティブ
マトリクス方式の液晶デイスプレィや、光センサを構成
した光電変換装置等の開発が進められている。

第１８−Ａ図は、従来の薄膜トランジスタ（以下ＴＰＴ
）の構造の１例を示す。

ゲート電極１の上にゲート絶縁膜２を堆積し、更にチャ
ネルとなる薄膜半導体３、例えば、水素化アモルファス
シリコン（以下ａ−３ｉ　：　Ｈ）などを設置する。

更にソース、ドレイン電極４．５の金属電極の間に、ｎ
゛層６、設けられており、電子に対してオーミック性、
正孔に対してブロッキング性となる接合を形成すること
で、ｎチャンネルトランジスタとして動作する。７は、
チャネル部上面の薄膜半導体表面である。第１８図−Ｂ
は、第１８図Ａの平面図である。特に、第１８図−Ｂは
、チャネル長の増加、プロセス上の問題点を解決するた
めに提案されたプレーナー型（＜シ歯型）の電極構造を
持つＴＰＴを示す。

なお、第１８図のＴＰＴは２次光電流型の光センサとし
ても応用できる。（例えば特開昭６０１０１９４０） 第１９図は、第１８図の従来の、薄膜トランジスタの製
造方法を示す。（例えば特開昭６３９　１　５７） 第１９図Ａにおいて、Ｇは、ガラス基板、１はゲート電
極となるＣｒである。ゲート電極１を選択形成後、例え
ば、プラズマＣＶＤ法でゲート絶縁膜となるシリコン窒
化膜２を３０００人、半導体層となるａ−３ｉ：Ｈ３を
５０００人、ｎ゛層６１５００人連続的に堆積する。更
に、ソース、ドレイン電極４，５となるアルミニュウム
をスパッタ法等で堆積する。しかる後、感光性樹脂８を
全面に塗布した後、露光、パターニングする。第１９図
Ｂは、ソースドレイン電極であるアルミニュウムをバタ
ーニングした後を示す。このとき、電極の上には感光性
樹脂８がある。この感光性樹脂をマスクにして、ｎ０層
を所定の深さ１８００人にＲＩＥ等のエツチングにより
エツチングした後、感光性樹脂を剥離する。さらにＴＰ
Ｔを素子間分離し、第１８図ＡのＴＰＴが作成される。

以上のプロセスの後に、従来、薄膜トランジスタの半導
体薄膜の表面は、雰囲気の影響を受けやすく、酸素ガス
や水蒸気が直接これらの表面に、吸着、あるいは、拡散
すれば、半導体薄膜が、非常に薄いため、電気的特性が
大きく変動する。このため、素子の表面をチツ化シリコ
ン（ＳｉｘＮ−）、あるいは酸化アルミニュウム（ＡＩ
□０３）や酸化シリコン（ＳｉＯ□）などの金属酸化物
から成る保護膜で被覆することが検討されている。（例
えば、特開昭５９−６１９６４号公報） また、熱処理により重合させたポリイミド樹脂膜を保護
膜とする等の方法も提案されている。

また、更に安定性をはかるために、重合されたポリイミ
ド樹脂膜の上に薄膜半導体層４を構成する材料と同一材
料の第２の保護膜を積層する方法が提案されている。（
例えば、平１−１３７６７４公報）〔発明が解決しよう
とする課題〕 前記従来の方法第１９図によって、形成された薄膜トラ
ンジスタ光センサは、大面積基板内で均一な特性が、要
求されるが、第１９図の工程で形成された薄膜トランジ
スタ、光センサは、特に第１９−Ｂ図のｎ゛層のエソチ
ング工程で、例えばＲＩＥ（リアクティブイオンエツチ
ング）を用いた場合、ＲＩＥの入射イオン等により薄膜
半導体の表面は、ダメージを受け、電気特性の劣化を生
し、また、ＲＩＥの入射イオンの分布等により電気特性
の均一性が、損なわれやすい。例えば、薄膜トランジス
タの動作特性を決定するスレッシュホールド電圧は、基
板内で数■の分布を起こし、薄膜トランジスタの重大な
障害となり、アクティフマトリノクス型のデスプレーで
は、見えが大きく変わる。またセンサにおいては、その
基本特性である光電流、暗電流が大きく分布し、読み取
り画像の大きな劣化を引き起こし、基本性能上の重大問
題となる。

また特性の不均一なＴＰＴ光センサ上の保護膜を（ポリ
イミド等の）有機材料とした場合、耐湿性等環境安定性
が期待できない。

一方保護膜を半導体と直接触れる無機材料（例えばａ−
５ｉＮ：Ｈ）とした場合、この保護膜の形成工程及び、
形成された保護膜組成に応じて、前述したと同様の特性
の分布あるいは、望ましくない電気特性となるとかんか
えられる。例えば、絶縁層の組成と、薄膜半導体層３の
関係を、ＴＰＴのゲート界面としての問題としてだが、
手中等はゲート絶縁膜２（ＳｉＮＸ：　Ｈ）と薄膜半導
体層３（ａ−３ｉ　　：Ｈ）のゲート界面問題として、
ゲート絶縁膜組成が、薄膜半導体層３のバンド状態を大
きく左右することを示唆している。（Ｊ　、　Ａｐｐｌ
。

ｐｈｙｓ、６２　（５）、Ｐ２１２９〜（１９８７）及
び、Ｊ、　Ａｐｐｌ、ｐｈｙｓ、　　６０　（１２）、
　　Ｐ４２９４〜（１９８６））又、耐湿性に対しても
同様に保護膜としての絶縁層の組成に大きく依存すると
考えられる。

〔課題を解決するための手段及び作用〕前記従来の薄膜
半導体装置としての薄膜トランジスタ、光センサの問題
点解決のために、本発明は、ｎ゛層除去の際のＲＩＥ等
のエツチング装置でのエツチング条件を制御することで
、薄膜トランジスタ、光センサ等の薄膜半導体層表面に
、はぼ均一な欠陥層を設け、これによって電気特性の均
−化及び耐湿性の向上をはかり、かつ、表面の欠陥層で
劣化した電気特性、特に光電流の温度特性を、薄膜トラ
ンジスタ型光センサの動作点をゲート電極電圧で補正す
ることにより、電気特性を向上し、所望の電気特性を得
ることを特徴とし、大面積基板上で製造する薄膜半導体
装置の問題点を解決した薄膜半導体装置を提供すること
ができる。

〔実施例〕

以下、本発明の実施例に基づいて説明する。

（実施例１） 第１−Ａ図は、本発明の薄膜トランジスタ（以下ＴＰＴ
）の構造の１例を示す。

ゲート電極１の上にゲート絶縁膜２を堆積し、更にチャ
ネルとなる薄膜半導体３、例えば、水素化アモルファス
シリコン（以下ａ−３ｔ：Ｈ）などを設置する。

更にソース、ドレイン電極４．５の金属電極の間に、ｎ
゛層６、設けられており、電子に対してオーミック性、
正孔に対してブロッキング性となる接合を形成すること
で、ｎチャンネルトランジスタとして動作する。７は、
チャネル部上面の薄膜半導体表面である。第１図−Ｂは
、第１図Ａの平面図である。特に、第１図−Ｂは、チャ
ネル長の増加、プロセス上の問題点を解決するために提
案されたプレーナー型（＜シ歯型）の電極構造を持つＴ
ＰＴを示す。

第２図は、第１図の本発明の、薄膜トランジスタの製造
方法を示す。

第２図Ａにおいて、Ｇは、ガラス基板、１はゲート電極
となるＣｒである。ゲート電極１を選択形成後、例えば
、プラズマＣＶＤ法でゲート絶縁膜となるシリコン窒化
膜２を３０００人、半導体層となるａ−３ｔ　　：Ｈ３
を５０００人、ｎ゛層６１５００人連続的に堆積する。

更に、ソース、ドレイン電極４．５となるアルミニュウ
ムをスパッタ法等で堆積する。しかる後、感光性樹脂８
を全面に塗布した後、露光、パターニングする。第２図
Ｂは、ソース、ドレイン電極であるアルミニュウムをバ
ターニングした後を示す。このとき、電極の上には感光
性樹脂８がある。この感光性樹脂をマスクにして、ｎ゛
層を所定の深さ１８００人にＲＩＥ等のエツチングによ
りエツチングした後、感光性樹脂を剥離する。さらにＴ
ＰＴを素子間分離し、第１図ＡのＴＰＴが作成される。

本発明のｙｉ膜トランジスタ、光センサの作成方法は、
第１９図に示した従来法とほぼ同様である。

各構成要素の膜厚も従来例第１９図と同様とする。

ただし、第１９図−（Ｂ）におけるｎ゛層のエンチング
のためのＲＩＥ条件において大巾に異なるので、詳細に
説明する。

第３図に一船釣ＲＩＥ装置の概略図とエツチング機構を
示す。

５１はカソード、５２は試料基板、５３はアノード、１
１は高周波電源、■は活性イオン、○は中性ガス分子（
ラジカル等）、・は反応生成分子である。

アノード電極５３側からエツチングガス例えばＣＦ、が
給気され、高周波電源５４よりカソード電極５１に高周
波電力が印加されるとエツチングガスは活性イオン■Ｃ
Ｆｆｆ”等及びラジカル○Ｆ１等が発生し、活性ガスイ
オン■は試料表面に入射し、リアクティブなエツチング
が進行し、試料基板５２をＳｉとすると、Ｓｉは反応生
成分子◎ＳＦ。

となりエツチングは進行する。活性イオン■の入射エネ
ルギーは、ガス圧、投入電力によって制御される。即ち
、圧力を下げて投入電力をあげるとイオン入射エネルギ
ーが大きい物理的エツチングが進行し、逆の条件では、
イオン入射エネルギーが小さい化学的エツチングが進行
する。（参考文献半導体プラズマプロセス技術　菅野卓
ａ　　Ｐ１５３〜産業図畜産業０８０）） 第１図の薄膜トランジスタ、或いは２次光電流型ＴＦＴ
型光センサにおいて薄膜半導体層３、ここでは、水素化
アモルファスシリコンを例として説明する。

本発明の効果を明らかにするために、第４図の大面積ガ
ラス基板３００ｆｉ口に約２０　ｍｎ＋ｐｉｔｃｈで薄
膜トランジスタを設置された基板上のｎ゛層を前記ＲＩ
Ｅの物理的エツチング条件から化学的エツチング条件ま
での３条件で作成した。第４図において、Ａ−Ａ’は基
板中央を通り、０は基板中央である。

ＲＩＥ条件を下表に示す。

表中、条件■は物理エツチング条件であり、条件■は化
学エツチング条件であり、条件■は条件■、■の中間条
件である。

薄膜トランジスタ、光センサの電気特性は、暗電流１ｄ
、暗電流のスレッシュホールド電圧ｖｔｈ。

高動度μ、光電流Ｉｐ、及び暗電流、光電流の温度特性
等で代表される。

第５図−Ａは、ＲＩＥ条件■、■■のときの常温におけ
る暗電流のゲートバイアスＶｇ依存、第５図−Ｂは常温
における光電流のゲートバイアスＶｇ依存を第４図の大
版基板中央０の薄膜トランジスタ型光センサについて示
す。尚ドレインバイアスＶｄは、ＩＯＶである。第５図
Ａ、Ｂより、明らかな様に、ｎ゛層のＲＩＥエツチング
条件により、電気特性が大きく変化することがわかる。

又条件■では、暗電流ｒｄは、オフ側で大となり、ＴＦ
Ｔ型光センサとして使用した場合は、Ｓ／Ｎ比が阻害さ
れている。

以下第４図の大型大面積基板のＡ−Ａ　’上の薄膜トラ
ンジスタ型光センサに対して分布を明らかにするために
、動作点Ｖｇ＝０、Ｖｇ＝１０ＶでＲＩＥ条件に依存し
た電気特性を述べる。

第６図は、暗電流ＩｄのＡ−Ａ’分布である。

第６図より、明らかな様に暗電流Ｉｄは、大きさが ■　　〉　■　　〉　■ であり、分布は、■が最大である。

第７図はスレッシュホールド電圧ｖｔｈのＡ−Ａ分布で
ある。

第７図より明らかな様にｖｔｈの大きさは、■　〉　■
　〉　■ であり、ｖｔｈの分布は、■が最大であり、■は、著し
くｖｔｈが小さい。

第８図は光電流１ｐの温度特性（温特）を示す。

ここでは、２５℃、５５℃の光電流比（以下光電流の温
特）を示す。即ち、光電流Ｉρの温特はで表わされる。

図より明らかな様に、光電流１ｐの温特は、 ■　〉　■　〉　■ の順で小さくなる。又分布は、■が最大である。

第９図は、第４図基板中央Ｏの薄型トランジスタ型光セ
ンサ或いは、薄型トランジスタを、６０”Ｃ９０％の高
温、高温放置試験結果を示す。尚、パッシベーション膜
としては、ポリイミド樹脂を使用した。第９図において
、縦軸は動作点（Ｖｄ＝１０Ｖ、Ｖｇ　＝ＯＶ）　にお
ける暗電流Ｉｄ、横軸は、高温高温放置時間である。

図より明らかな様に耐湿性は、■、■、■の順に悪くな
る。

以上により、ｎ゛層のＲＩＥエツチング条件に、薄膜ト
ランジスタ及びＴＦＴ型の光センサの電気特性が大きく
依存し、Ｓ／Ｎ比が大きく変化すること及び耐湿性が大
きく変わることが示される。即ち、物理エツチングでは
、暗電流小、光電流の温特小、分布やや小、耐湿性良、
化学エツチングでは、暗電流大、光電流の温特大、分布
やや小、耐湿性悪という電気特性が見いだされることが
わかった。

本発明では、前述のｎ゛層のエツチング条件を物理エツ
チングにすることで、暗電流１ｄが小であり、耐湿性を
良好にすること、更に、光電流の温特が小である欠点を
、本発明者らが鋭意検討した結果見いだした、次に述べ
る光電流の温特ゲートバイアス依存を利用して、補正す
ることにある。

第１０図は、ｎ″″層のｔＥ条件■における光電流の温
特のゲートバイアス依存を示す。第１０図より明らかな
様に、Ｉｄの温特は、ゲートバイアス依存負から正しく
向って、小から大に変化し、１００％を越え、飽和化傾
向と成る。又、前述の動作点ｖｇ　＝ｏ　（Ｖｄ　＝１
０Ｖ）より、Ｖｇ　＝ＩＶ（Ｖｄ＝１０Ｖ）にすること
で、光電流の温特は３０〜４０％から６０〜７０％とな
る。尚１、Ｖｇを極端に正側にすると、第５図−Ａより
明らかな様に、暗電流Ｉｄも増加し、Ｓ／Ｎが低下する
ため、極端に動作点電圧を正側にすることはできない。

以上より、想定される本発明に係わるエネルギーバンド
図を示す。

第１１図は、ｎ゛層エツチングにおけるＲＩＥ条件■■
■の第４図基板中央Ｏのバンド図を示す。

簡略化するためにゲート絶縁膜界面側において、薄膜ト
ランジスタのｖｔｈ近傍、即ちフラットハンド近傍かつ
Ｖｄ小で、第１図の薄膜半導体層３の表面７からゲート
メタル１方向の切断面の暗時のエネルギーバンド図を示
す。第１１図（Ａ）は、ＲＩＥ条件が■に対応しており
、物理的エツチング条件のため表面層が電子空乏化して
いる。

また第１１図（Ｂ）は、ＲＩＥ条件が■に対応しており
、やや空乏化している。第１１図（Ｃ）は、ＲＩＥ条件
が■に対応しており、電子蓄積状態にある。第１１図に
おいては、薄膜半導体層３の膜厚が比較的厚く、表面の
ハンドポテンシャルがゲート界面まで及んでいないが、
膜厚が小になればゲート界面のポテンシャルも左右する
。その結果、第５図−第８図の特性となる。

また化学的エツチング条件■では、第１１図（Ｃ）の状
態では、表面層に電流が流れることになり、環境、特に
水等の影響を受けやすい。

第１２図は、想定される本発明における薄膜トランジス
タ型光センサエネルギーバンド図を示す。

表面７は、ＲＩＥ条件■でエツチングされたため、空乏
化しており、又その影響でゲート絶縁層側でも空乏化し
ており、第７図で示す様に、ｖｔｈが＋側にシフトする
。また表面層が空乏化しているから耐湿性が良い。そこ
でＶｇを１Ｖ前後補正することで、第１２図の破線とす
ることで、光電流の温特が補正される。特に大型の大面
積基板においての基板内分布は、第５図〜第８図に示さ
れる様に、入射イオンエネルギーの分布により生ずるも
のであるから、第１２図のＶｇの補正の程度を分布に合
致させて調節することで、均一な特性となる。

また、ＲＩＥ条件でエツチングした半導体表面は、前述
した通り、半導体として不活性な半導体となるので、エ
ツチング後の後工程パノソヘーション膜の形成工程、組
成等の影響も受けにくくなる。またＴＦＴ型光センサだ
けでなく、ＴＰＴコプレナー型光センサでもこの効果は
同様である。

（実施例２） 本発明の第２の実施例は、１次元完全コンタクト型セン
サアレイとして、第１の実施例の工程で作成された光セ
ンサ及び薄膜トランジスタからなる駆動回路を用いてい
る。第１３図に本発明の光センサ及び薄膜トランジスタ
で構成した完全コンタクト型センサの回路の１例を示す
。

但し、ここでは９個の光センサを有するセンサアレイの
場合を取り上げる。

同図において、光センサＥ１〜Ｅ９は、３個で１ブロツ
クを構成し、３ブロツクで光センサアレイを構成してい
る。光センサＥ１〜Ｅ９に各各対応しているコンデンサ
０１〜Ｃ９、スイッチングトランジスタＴ１〜Ｔ９も同
様である。

また光センサＥ１〜Ｅ９の各ブロック内で同一順番を有
する個別電極は、各々スイッチングトランジスタＴ１〜
Ｔ９を介して、共通線１０２〜１０４の一つに接続され
ている。

詳細にいえば、各ブロックの第１のスイッチングトラン
ジスタＴ１．Ｔ４．Ｔ７が共通＊１０２に、各ブロック
の第２のスイッチングトランジスタＴ２．Ｔ５．Ｔ８が
共通線１０３に、そして各ブロックの第３のスイッチン
グトランジスタＴ３゜Ｔ６．Ｔ９が共通線１０４に、そ
れぞれ接続されている。共通線１０２〜１０４は、各々
スイッチングトランジスタＴ１０．Ｔ１２を介して、ア
ンプ１０５に接続されている。

スイッチングトランジスタＳＴＩ〜ＳＴ９のゲート電極
は、スイッチングトランジスタＴｌ〜Ｔ９のゲート電極
と同様に、ブロック毎に共通接続され、ブロック毎にシ
フトレジスタ２０１の並列出力端子に接続されている。

したがって、シフトレジスタ２０１のシフトタイミング
によってスイッチングトランジスタＳＴＩ〜ＳＴ９はブ
ロック毎に順次ＯＮ状態と成る。

また第１３図において、共通線１０２〜１０４は、それ
ぞれコンデンサ０１０〜Ｃ１２を介して設置され、且つ
スイッチングトランジスタＣＴＩ〜ＣＴ３を介して設地
されている。

コンデンサＣＩＯ〜Ｃ１２の容量はコンデンサ０１〜Ｃ
９のそれよりも十分大きく取っておく。

スイッチングトランジスタＣＴＩ〜ＣＴ３の各ゲート電
極は共通に接続され、端子１０８に接続されている。す
なわち、端子１０８にハイレベルが印加されることで、
スイッチングトランジスタＣＴＩ〜ＣＴ３は同時にオン
状態となり共通線１０２〜１０４が接地されることにな
る。

更に各センサは薄膜トランジスタ型光センサで構成され
、Ｅ１〜Ｅ９の各センサに対してゲート電極０１〜Ｇ９
が対応している。

第１４図（ａ）は第１３図に示した回路図にもとづいて
作成された完全コンタクトセンサの部分平面図を示す。

同図において、２０はマトリックスに形成された配線部
、２１は本発明による薄膜トランジスタ型光センサを用
いた光センサ部、２２は電荷蓄積部、２３ａは本発明に
よる薄膜トランジスタを用いた転送用スイッチ、２４ｂ
は電荷蓄積部２２の電荷をリセットする本発明による薄
膜トランジスタを用いた放電用スイッチ、２５は転送用
スイ・ノチの信号出力を信号処理ＩＣに接続する引き出
し線、２４は転送用スイッチ２３ａによって転送される
電荷を蓄積し、読み出すための負荷コンデンサである。

本実施例では光センサ部２１、転送用スイッチ２３ａ及
び放電用スイッチ２３ｂを構成する光導電性半導体層と
してａ−３ｉ：Ｈ膜が用いられ、絶縁層としてプラズマ
ＣＶＤによる窒化シリコン膜が用いられている。

尚、第１４図においては、煩雑さを避けるために、上下
２層の電極配線のみ示し、上記光導電性半導体層及び絶
縁層は図示していない。さらに上層電極配線と光導電性
半導体層との界面にはｎ。

層が形成され、オーミック接合が取られている。

第１４図（′ｂ）は光センサ部２１の縦断面図を示し、
光センサ部２１はゲート電極たる下層電極配線３１と、
ゲート絶縁層をなす絶縁層３２と光導電性半導体層３３
と、ソース電極たる上層電極配線３５と、ドレイン電極
たる上層電極配！３４と、ポリイミド樹脂等からなる保
護層４０とから構成される。

更に第１４図（Ｃ１は転送用スイッチ２３ａ及び放電用
スイッチ２３ｂの縦断面図を示し、転送用スイッチ２３
ａは、ゲート電極たる下層電極配線３７と、ゲート絶縁
層をなす絶縁層３２と光導電性半導体層３３と、ソース
電極たる上層電極配線３５とから構成される。放電用ス
イッチ２３ｂのゲート絶縁層及び光導電性半導体層は前
記絶縁層３２及び光導電性半導体層３３と同一層であり
、ソース電極は前記上層電極配線３５、ゲート電極は下
層電極配線３７、ドレイン電極は上層電極配線３６であ
る。更に転送用スイッチ２３ａ及び放電用スイッチ２３
ｂはポリイミド樹脂等の保護層４０で覆われている。前
述した様に、光センサ部、転送用スイッチ及び放電用ス
イッチの、上層電極配線３４，３５．３６と光導電性半
導体層３３との界面には、オーミックコンタクト層が形
成されている。

本発明ではソース電極３５、ドレイン電極３４間のｎ゛
層を、実施例１で述べたＲＩＥで除去する際のＲＩＥ条
件を、実施例１で述べた物理的エツチング条件■とし、
光導電性半導体層３３の表面を空乏化し、かつ、光セン
サ部２工に対しては、実施例１に示した光電流の温特の
ゲート電極３１の電位依存を応用し、光電流の温特が６
０〜７０％となる様に動作点を補正する。一方、同様の
ＲＩＥ条件でスイッチングトランジスタＴ１〜Ｔ９．Ｓ
ＴＩ〜ＳＴ９に作成されるが、実用的問題はない。

第１５図は、大版基板に形成された一次元完全コンタク
トセンサの基板内での明出力の温特の分布を示す、−次
元完全コンタクトセンサは、第３図に示された様にＡ−
Ａ　’線上に光センサが並ぶように形成した。

本発明による光センサ及び薄膜トランジスタを用いた一
次元完全コンタクトセンサアレイ　（Ａ＞と実施例１の
ＲＩＥ条件■で作成し、かつ光電流の温特補正のない従
来の光センサ及び薄膜トランジスタを用いた一次元完全
コンタクトセンサアレイ　（Ｂ）に対して、第１５図の
破線（ａ）及び−点鎖線山）に、それぞれの明出力の温
持分布を示しである、。本発明による一次元完全コンタ
クトセンサアレイ　（Ａ）は、従来の一次元完全コンタ
クトセンサアレイ　（Ｂ）に比べて光電流の分布は改善
されているが、光電流の温特は悪くなっている。

本発明では、第１３図に示されたゲート電極Ｇ１〜Ｇ９
に、各々ゲート電圧を印加することで光電流の温特を第
１５図の実線（Ｃ）のようにできる。第１５図の実！　
（Ｃ）は光電流の温特の分布及び温特自身が改善されて
いる。

更に、本発明の一次元完全コンタクトセンサアレイは、
第１６図に示すように光センサの上部に耐摩耗層１１を
形成して、センサの裏面から光源１３により照明し、原
稿１６を読み取るレンズレスの完全コンタクトセンサア
レイにも使用できる。

また、第１７図に示すような等倍結像レンズ１２（たと
えば、日本板硝子のセルフォックレンズなど）を用いた
完全コンタクトセンサアレイにも使用可能である。

〔発明の効果〕

以上述べたように、本発明は、薄膜トランジスタ型光セ
ンサの薄膜トランジスタのチャネル部上部の表面を、ｎ
十層をエツチング除去する際に、ＲＩＥ条件を物理的エ
ツチング条件とすることで、表面層にほぼ均一な不活性
半導体である欠陥層を形成し表面層を空乏化し、その結
果、耐湿性が、向上し、かつ基板内の薄膜トランジスタ
の電気特性の分布、特に暗電流、光電流及びその温度特
性に合わせて、ゲート電位を補正することで、光電流の
温特分布が、大幅に改善する。

以上の効果により、大面積基板で製造する工程上の間鴇
点及び信較性上の問題点が解決される。

また、更に、耐湿性確保のための保護膜形成工程及び保
護膜の組成による影響も低減される。この結果、保護膜
選択の自由度も上がる。

【図面の簡単な説明】

第１図は本発明の薄膜トランジスタの断面図、第２図は
本発明の薄膜トランジスタの作成方法、第３図は、ＲＩ
Ｅ装置の原理図、 第４図は本発明で用いた大面積のガラス基板、第５図−
ＡはＲＩＥ条件１．２．３で作成した薄膜トランジスタ
型光センサの暗電流のゲート電位依存性、 第５図−ＢはＲＩＥ条件１．２．３で作成した薄膜トラ
ンジスタ型光センサの光電流のゲート電位依存性、 第６図はＲＩＥ条件１．２．３で作成した薄膜トランジ
スタ型光センサの暗電流の基板内分布、第７図はＲＩＥ
条件１．２．３で作成した薄膜トランジスタ型光センサ
のスレッシュホールド電圧の基板内分布、 第８図はＲＩＥ条件ｌ、２．３で作成した薄膜トランジ
スタ型光センサの光電流の温特の基板内分布、 第９図はＲＩＥ条件１．２．３で作成した薄膜トランジ
スタ型光センサの耐湿性試験結果、第１０図は薄膜トラ
ンジスタ型光センサの光電流の温特のゲート電位依存性
、 第１１図は想定したＲＩＥ条件１．２．３で作成した薄
膜トランジスタ型光センサのエネルギーバンド図、 第１２図は想定した薄膜トランジスタ型光センサのゲー
ト電位による補正されたエネルギーバンド図、 第１３図は完全コンタクトセンサ回路の一例、第１４図
は、第１３図に示した回路に基づいて作成された完全コ
ンタクトセンサの部分平面図、断面図、 第１５図は、第１４図に示した完全コンタクトセンサの
明出力の温特の比較、 第１６図は本発明のレンズレス完全コンタクトセンサの
一例、 第１７図は本発明のレンズ付き完全コンタクトセンサの
一例、 第１８図は従来の薄膜トランジスタの断面図、第１９図
は従来の薄膜トランジスタの作成方法、図面の主要な部
分を表す符号の説明 Ｇ、３０ニガラス基板、１，３１，３７：ゲート電極、
２，３２：ゲート絶縁膜、３，３３：光導電性半導体膜
、６：ｎ゛層（オーミックコンタクト層）、４，５，３
４，３５．３６：上部電極層、８ニレジスト、７：半導
体表面、１０．４０＝保護層、１１：耐摩耗層、１２：
等倍結像レンズ、１３：光源、１４：センサアレイ基板
、１５：筐体、工６：原稿、２０：マトリックス形成さ
れた配線部、２１：光センサ部、２２：電荷蓄積部、２
３ａ：転送スイッチ、２３ｂ：放電用スイッチ、２４：
負荷コンデンサ、２５：信号出力の引き出し線、Ｅ１〜
Ｅ９：光センサ、Ｃ１〜Ｃ２：コンデンサ、ＣＩＯ〜Ｃ
１２：コンデンサ、ＳＴ１〜ＳＴ９ニスイツチングトラ
ンジスタ、Ｔ１〜Ｔ９ニスイツチングトランジスタ、Ｃ
Ｔ１〜ＣＴ３ニスイツチングトランジスタ、ＴＩＯ〜Ｔ
１２ニスイツチングトランジスタ、１０１：バイアス電
源、１０５：アンプ、１０２〜１０４：共通線、 ：端子、 １０７２０１　：シフト レジスタ、 に カソード、 ：試料基板、 ３ニアノード、 ：高周波電源。

Claims (2)

【特許請求の範囲】
1. （１）少なくても、ゲート電極、ゲート絶縁層、薄膜半
   導体層、オーミック層、ソース、ドレイン電極から成る
   薄膜半導体装置において、 前記薄膜半導体装置のトランジスタのチャネル部上面の
   表面層を、電子に対して空乏化し、かつ前記ゲート電極
   電位を制御することにより、光電流の温度特性を補正す
   ることを特徴とする薄膜半導体装置。
2. （２）トランジスタのチャネル部上面の表面層を、電子
   に対して空乏化した薄膜半導体装置の製造方法において
   、 反応性イオンエッチング処理により、前記チャネル部上
   面の表面層を、電子に対して空乏化することを特徴とす
   る薄膜半導体装置の製造方法。