JPH03276794A - 回路基板 - Google Patents

回路基板

Info

Publication number
JPH03276794A
JPH03276794A JP7569090A JP7569090A JPH03276794A JP H03276794 A JPH03276794 A JP H03276794A JP 7569090 A JP7569090 A JP 7569090A JP 7569090 A JP7569090 A JP 7569090A JP H03276794 A JPH03276794 A JP H03276794A
Authority
JP
Japan
Prior art keywords
resin
film
whose
circuit board
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7569090A
Other languages
English (en)
Other versions
JP2803684B2 (ja
Inventor
Kishio Yokouchi
貴志男 横内
Nobuo Kamehara
亀原 伸男
Koichi Niwa
丹羽 紘一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2075690A priority Critical patent/JP2803684B2/ja
Publication of JPH03276794A publication Critical patent/JPH03276794A/ja
Application granted granted Critical
Publication of JP2803684B2 publication Critical patent/JP2803684B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 樹脂絶縁薄膜を有する回路基板に関し、特に、絶縁層の
ポリイミド樹脂と導体層の銅との密着性を高めることを
目的とし、 ポリイミド樹脂中に粒径0.1迦以下の無機質粒子、特
にシリカを分散させるように構成する。
(1) 〔産業上の利用分野〕 本発明は回路基板に関する。特にVLSIを高密度に実
装し、信号を高速伝播するために適した回路基板、特に
微細配線の可能な薄膜回路の絶縁層用低誘電率樹脂に関
する。
大型汎用コンピュータおよびスーパーコンピュータに使
用される半導体素子の高速化は著しく、基板配線部にお
ける伝送遅延が、コンピュータの演算速度に直接影響す
るようになっている。この結果、コンピュータのCP、
Uに適用される回路基板は、高密度かつ微細な多層配線
が不可欠となっている。このような高密度かつ微細化の
要求に対し、従来の樹脂プリント積層回路基板、あるい
はセラミック厚膜焼成基板ではすでに限界に達してふり
、樹脂膜を絶縁層とした、薄膜回路配線あるいはセラミ
ック厚膜焼成基板と薄、膜回路配線の複合形態が注目さ
れるようになっている。
〔従来の技術〕
従来、薄膜回路の絶嘆材料としては、溶液状ポ(2) リイミド樹脂(ポリイミド前駆体)をスピンコードする
ことによって、数nから数十pmの絶縁膜とし、これに
銅等の導体金属膜を蒸着あるいはスパッタリングで形成
、配線とし、これらを交互に積むことによって多層回路
を形成していた。各層の回路はビアと呼ばれる導通孔に
よって接続をとる必要があるため、樹脂として、特に感
光性のポリイミド樹脂が使用されていた。
ポリイミド樹脂は、樹脂膜としては耐熱温度が高く、は
んだ付けなどアセンブリ工程にも充分耐える特徴を持つ
とともに、誘電率が約3.5と比較的低いなど優れた特
徴を持つ。
〔発明が解決しようとする課題〕
ポリイミド樹脂は、上記の如く、耐熱性と誘電率におい
て優れているが、回路配線の信頼性で最も重要な、導体
金属との密着性に劣る欠点がある。
特に電気抵抗の最も低い銅との密着はほとんどOに等し
く、この改善のため、複雑な金属膜構成の工夫を必要と
している。また、スピンコードした(3) 樹脂は乾燥、キニア工程において収縮するが、この時、
厚さ方向に比べれば小さいものの、基板の面方向にも収
縮し、基板表面の応力として残留する。コンビニーりの
1ボードCPUに使用される大型の回路基板では、この
残留応力が、膜の亀裂や剥離など損傷の原因となってい
る。
そこで、本発明は導体金属と密着性に優れ、かつ乾燥後
の残留応力の少ない低誘電率薄膜絶縁材料を用いた回路
基板を提供することを目的とする。
〔課題を解決するための手段〕
本発明は、上記目的を達成するために、基板上に絶縁層
と該絶縁層と接する導体金属層とを有する回路基板にお
いて、該絶縁層が平均粒径が0.1角以下の無機質粉末
を30容積%以下の量で分散させたポリイミド樹脂から
なる回路基板を提供する。
ポリイミド樹脂に無機質粉末をフィラーとして分散させ
ることにより、導体金属に対するポリイミド樹脂の平均
的な密着力を向上させることができる。また、無機質粉
末を分散した樹脂の収縮率(4) は小さいので、乾燥、硬化後の絶縁膜の残留応力を低減
することができる。
無機質粉末としては、紫外線に透明で、樹脂中の分散性
がよく、しかも導体金属に対する密着性に優れたものが
好ましい。好ましい無機質粉末の例はシリカである。シ
リカは紫外線に透明であり、感光性ポリイミドの露光を
妨げず、かつ誘電率は3.8と無機質中では低い。そし
て、後出の実施例に示されるようにポリイミド樹脂中に
分散されて銅との密着力を向上させる効果がある。
無機質粉末の平均粒径は0.1−以下であるべきである
。これより大きいと、基板に塗布した樹脂膜の表面粗さ
が100OAを越え、薄膜回路の形成が困難になる。ま
た、混合量が30νo1%を越えると樹脂膜表面にセラ
ミック粉末が遊離しはじめ、導体との密着力が低下する
。シランカップリング剤を用いれば導体金属に対する密
着力が向上する。
例えば、シリカ粉末はポリイミドの溶剤であるN−メチ
ルピロリドン(極性が強い溶剤)と混合すると、粉末が
沈殿、分離しないゲル状混合物と(5) なるのでそれからポリイミド前駆体樹脂を混合すると、
樹脂に均質分散したスピンコード可能な液状樹脂が得ら
れる。この液状樹脂はフィラーがない場合と同様にスピ
ンコードし、硬化させて使用することができる。
基板上でフィラー分散ポリイミド樹脂絶縁層と導体金属
層は少なくとも一箇所で接触している必要があるが、そ
の上下関係等はどちらでもよい。
〔作 用〕
樹脂に導体金属との密着性の良い無機質フィラーを分散
することにより、樹脂表面での平均的な密着力が向上す
るものと考えられる。また、無機質フィラーを分散した
樹脂の収縮率が小さいことを利用して、乾燥、キュア後
の絶縁膜の残留応力を低減する。特に、シリカは低誘電
率かつ紫外線に透明であるため、感光性ポリイミドの性
質を損なわない。
(6) 〔実施例〕 粒径15nmの、市販のシリカ粉末(徳山、レオロシー
ルQS−102)を容積200cutのビー力に20g
ずつ秤量し、ポリイミドの溶剤であるN−メチルピロリ
ドンを徐々に加え、ゆっくり攪拌しながら分散させた。
添加したシリカ粉末の物性を表1に示す。
表ル オロシールQS−102の物性 粒径  15nm 製 法     5ick4ガスの酸化比表面積   
 220±20m’/g含水量     0 密度  2.2g/cd 熱膨張係数   0.75/を 熱伝導度    1.2 W/mK 誘電率     3.8 この分散液を感光性ポリイミドに対して0−20vo1
%になるように添加して複合ポリイミド原液を作製した
。それぞれの工程でN−メチルピロリドンおよび感光性
ポリイミドに対するシリカ微粉(7) の分散限界を調べた。
次に、シリカの添加量が0.3・5 vo1%の複合液
を超音波洗浄器を使用して、10分間、脱泡した。これ
を96%アルミナ基板(116X96mm2)に2Cイ
滴下し、回転数3000回/分で、30分間スピンコー
ドした。この基板を70℃で乾燥し、15−の膜厚を得
た。この基板上に形成した膜を、線幅0.11.0++
++nのマスクを使用して紫外線露光し、現像後、40
0℃でキニアして3種類の評価試料を作製した。
それから、シリカの添加量が異なるキュア後の膜につい
て平均表面粗さRaおよびパターニング部分の溝形状を
測定した。
次に、このポリイミド膜を有する基板1にスパッタリン
グ装置を使用して、第2図に示す構成の引張試験用の多
層金属膜2.3を形成した。パッドの寸法は、0.5X
0.5m+n’ とした。ポリイミドと接する面2は、
それぞれ、Pt、Cuとなるように変え、表面は、はん
だ濡れの良いAuになるようにした。それぞれのパッド
にPb5n共晶はんだ4を使用して、錫めっき線(0,
1m+n径)5を垂直(8) にはんだ付けし、各20点ずつ引張試験を行い金属種に
よる密着性を評価した。感光性ポリイミドと石英の複合
化および複合膜の特性を評価した結果、以下を確認した
(1)気相合成法で製造された粒径15nmのシリカ粉
末は、市販の感光性ポリイミドに凝集なしに分散する。
分散したシリカ粉末は、紫外線に実質的に透明で、感光
性ポリイミド膜の感光、現像工程で解像度に影響しない
(2)複合膜の表面粗さRaは、粉砕して作製した石英
を添加した場合では、無添加のものの4〜8倍と大きい
が、粒径15nm以下の石英の場合では、無添加の場合
と変わらない。
(3)導体との密着性は向上する。第3図に見られるよ
うに、特に銅の場合でOから400g/mm”、白金の
場合で400g/+nm2 に改善される。
(4)ポリイミド層の乾燥時の収縮は減少し、大面積で
も絶縁膜に亀裂や剥離等の損傷が見られなくなった。
第1図に、本発明の回路基板の1例を示す。同(9) 図中、11は多層セラミック基板、12は銅ビア、13
は多層セラミック基板11の頂面上の銅パターン、14
はシリカ粉末を分散させたポリイミド樹脂層(例えば1
0〜20廊厚)、15はLSI用パッドである。
〔発明の効果〕
フィラーの分散により、従来の感光性ポリイミドの特性
を損なわずに、絶縁膜と導体金属の密着強度は2〜5倍
に向上した。特に、ポリイミドと全く接着しなかった銅
が直接、接着できるようになった。また、乾燥後の残留
応力は、半分に低減し大型基板においても絶縁膜の損傷
が皆無になった。
【図面の簡単な説明】
第1図は回路基板の模式断面図、第2図はポリイミド樹
脂層上の金属膜の剥離試験を示す斜視図、第3図は実施
例の引張強度試験の結果を示す図である。 1・・・ポリイミド膜形成A jl! 203基板、(
10) 2・・・Pt又はCu膜、   3・・・Au膜、4・
・・Pb5nはんだ、      訃・・錫めっき線、
11・・・多層セラミック基板、 12・・・銅ビア、
13・・・銅パターン、 14・・・シリカ分散ポリイミド樹脂層、15・・・L
SI用パッド。

Claims (3)

    【特許請求の範囲】
  1. 1.基板上に絶縁層と該絶縁層と接する導体金属層とを
    有する回路基板において、該絶縁層が平均粒径0.1μ
    m以下の無機質粉末を30容積%以下の量で分散させた
    ポリイミド樹脂からなる回路基板。
  2. 2.前記導体金属層が銅からなり、前記無機質粉末がシ
    リカである請求項1記載の回路基板。
  3. 3.前記セラミック粉末表面にシランカップリング剤が
    塗布されている請求項1又は2記載の回路基板。
JP2075690A 1990-03-27 1990-03-27 回路基板 Expired - Lifetime JP2803684B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2075690A JP2803684B2 (ja) 1990-03-27 1990-03-27 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2075690A JP2803684B2 (ja) 1990-03-27 1990-03-27 回路基板

Publications (2)

Publication Number Publication Date
JPH03276794A true JPH03276794A (ja) 1991-12-06
JP2803684B2 JP2803684B2 (ja) 1998-09-24

Family

ID=13583450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2075690A Expired - Lifetime JP2803684B2 (ja) 1990-03-27 1990-03-27 回路基板

Country Status (1)

Country Link
JP (1) JP2803684B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49122574A (ja) * 1973-03-30 1974-11-22
JPS6070798A (ja) * 1983-09-27 1985-04-22 富士通株式会社 層間絶縁層
JPS62247597A (ja) * 1986-04-19 1987-10-28 日本電気株式会社 絶縁層の構造

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49122574A (ja) * 1973-03-30 1974-11-22
JPS6070798A (ja) * 1983-09-27 1985-04-22 富士通株式会社 層間絶縁層
JPS62247597A (ja) * 1986-04-19 1987-10-28 日本電気株式会社 絶縁層の構造

Also Published As

Publication number Publication date
JP2803684B2 (ja) 1998-09-24

Similar Documents

Publication Publication Date Title
JP2557248B2 (ja) 電気的基体材料
JP2544530B2 (ja) フッ素化ポリマ―含有基体の製造方法
US6108210A (en) Flip chip devices with flexible conductive adhesive
JP2868167B2 (ja) 多重レベル高密度相互接続構造体及び高密度相互接続構造体
US4118595A (en) Crossovers and method of fabrication
KR20010082747A (ko) 반도체 장치
JP2024050818A (ja) パッケージング基板及びこれを含む半導体装置
WO1999056509A9 (en) Flip chip devices with flexible conductive adhesive
JPH06349339A (ja) 異方性導電膜
Shimoto et al. New high-density multilayer technology on PCB
US4793946A (en) Thin print etchable gold conductor composition
JPH03276794A (ja) 回路基板
JPH04286149A (ja) 低誘電率ハイブリッド多層セラミック配線基板の製造方法
Lall et al. An overview of multichip modules
US5744232A (en) Low loss, thick film metallizations for multilayer microwave packaging
US5270371A (en) Adhesive compositions for electronic packages
JPH11163525A (ja) 多層配線基板の製造方法
JP3210740B2 (ja) 多層回路基板および電子モジュ−ルならびに電子装置
JP2000138457A (ja) 多層配線基板およびその製造方法
JPH07307114A (ja) ポリイミド絶縁膜の形成方法
JP4863543B2 (ja) 導体ペーストおよびそれを用いた配線基板の製造方法
JP3111010B2 (ja) 導電性ペースト
JPH05275417A (ja) 配線構造体とその製造法
JPH11121934A (ja) 低損失多層配線基板
JPS60120588A (ja) 印刷配線板