JPH03276187A

JPH03276187A - 表示部駆動回路

Info

Publication number: JPH03276187A
Application number: JP2077819A
Authority: JP
Inventors: Kenji Terao; 健二寺尾
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1990-03-26
Filing date: 1990-03-26
Publication date: 1991-12-06

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明はプラズマデイスプレィの陽電極を駆動する場合
に用いて好適な表示部駆動回路に関する。

［従来の技術］最近、壁掛はテレビジョンとしてプラズマデイスプレィ
が注目されてきた。

第３図は、プラズマデイスプレィの一例の基本的構成を
示している。同図に示すように、列電極として陽電極Δ
１乃至Ａｉが、行電極として陰電極Ｃ１乃至Ｃｊが、そ
れぞれマトリックス状に配置されている。そして、各電
極の交差点に表示部Ｆｉｌ乃至Ｆｊｉが配置されている
。

このプラズマデイスプレィを駆動する代表的な駆動方法
として、パルスメモリ型駆動方法がある。

このパルスメモリ型駆動方法は、第４図に示すように、
陽電極Ａ１乃至Ａｉのいずれかに放電開始パルスＰを、
また、陰電極ＣＩ乃至Ｃｊのいずれかに負の走査パルス
Ｒを、それぞれ印加して、両電極間に放電開始に必要な
最も大きな電位差を付加し、その交差点に位置する表示
部に放電を開始きせ、ざらにその陽電極に放電維持パル
スＱ１乃至Ｑｎを印加して、放電開始時より小ざい電位
差を両電極に与え、放電を維持きせるものである。放電
を停止するときは、陰電極に正の放電消去パルスＳが印
加され、両１！１極の電位差が、放電維持に必要な値以
下とされる。

第５図は、従来のプラズマデイスプレィの他の例を表わ
している。この例においては、奇数番目と偶数番目の陽
電極間に、補助陽電極ＳＡＩ乃至ＳＡｋが配置されてい
る。その他の構成は、第３図における場合と同様である
。

この例の場合、第６図に示すように、走査パルスＲの幅
が、放電開始パルスＰの輻より広くされ、放電開始パル
スＰが走査パルスＲの後半部に位置するように、そのタ
イミングが制御される。また、補助陽電極には正の一定
の電圧Ｂが印加されている。これにより、本来の放電開
始の直前に補助放電を行なわせ、本来の放電を確実に開
始きせることかできる。

第７図は、従来の陽電極駆動回路の一例の構成を示す回
路図である。

出力端子０１乃至Ｏ１は、第３図および第５図に示した
陽電ＪＭ　Ａ　１乃至Ａｉに接続きれている。この出力
端子０１乃至Ｏｉに対応して、ＰＮＰ　トランジスタＴ
Ｉ乃至Ｔｉが設けられ、そのコレクタは、ダイオードＤ
ｌｌ乃至Ｄｉｌを介して出力端子０１乃至Ｏ１にそれぞ
れ接続されているとともに、増幅抵抗Ｒ１１乃至Ｒ１ｉ
を介して接地されている。ＰＮＰトランジスタＴ１乃至
Ｔｉのエミッタは、所定の正の電圧源Ｅ１に接続されて
いる。

また、出力端子０１乃至Ｏ１には、ダイオードＤ１２乃
至Ｄｉ２を介して、ＮＰＮ　トランジスタＵのコレクタ
が接続されている。ＮＰＮ）ランジスタＵのコレクタは
また、放電維持パルス増幅用抵抗Ｒ３を介して正の一定
電圧源Ｅ２に接続されている。

ＮＰＮトランジスタＵのエミッタは接地されている。

出力端子０１乃至Ｏｉ（ダイオードＤｌｌ乃至Ｄｉｌの
カソードとダイオードＤ１２乃至Ｄｉ２のカソードが接
続された合成点Ｊｌ乃至Ｊｉ）はざらに、ダイオードＤ
１３乃至Ｄｒ３と電荷蓄積防止用抵抗Ｒ１２乃至Ｒ１２
の直列回路を介して、ＮＰＮｈランジスタ■のコレクタ
に接続されている。ＮＰＮ）ランジスタＶのエミッタは
接地されている。

ＰＮＰ　トランジスタＴＩ乃至Ｔｉのいずれがのベース
に負の放電開始パルスが印加されると、このパルスは反
転層幅され、正の放電開始パルスとして、ダイオードＤ
ｌｌ乃至Ｄｉｌのいずれかを介して、出力端子０１乃至
Ｏｉのいずれかに出力される。

また、ＮＰＮトランジスタＵのベースに負の放電維持パ
ルスが印加されると、このパルスは反転層幅され、正の
高圧放電維持パルスとして、ダイオードＤ１２乃至Ｄｉ
２を介して合成点Ｊｌ乃至Ｊｉに出力され、ダイオード
Ｄｌｌ乃至Ｄｉｌからの信号と合成され、出力端子０１
乃至Ｏ１に出力される。

ＮＰＮトランジスタＶのベースには、ＮＰＮ　トランジ
スタＵのベースに印加きれる信号と同期した負のパルス
が印加される。その結果、ＮＰＮトランジスタＶは、放
電維持パルスが出力されているときオフされ、その他の
期間オンする。これにより、放電維持パルスの電圧が、
ダイオードＤＩ３乃至Ｄｉ３と抵抗Ｒ１２乃至Ｒｉ２を
介して低下するのが防止されるとともに、ダイオードＤ
ｌｌ乃至Ｄｉｌ。

Ｄ１２乃至Ｄｉ２に蓄積された電荷を、ダイオードＤ１
３乃至Ｄｉ３と抵抗Ｒ１２乃至Ｒｉ２を介して放電する
ようになっている。

パルスメモリ型駆動法においては、パルスの輻により放
電電流の制御を行なうようになっているため、放電開始
パルスの立ち上がりを鋭くし、放電発光を確実に開始き
せる必要がある。また、放電維持パルスにおいては、過
電流とならないように、パルスの立ち下りを鋭くする必
要かある。このため、放電開始パルスの増幅素子（ＰＮ
ＰＩ−ランラスタＴ１乃至Ｔｉ）としては、立ち下りが
遅いが、立ち上がりの速いＰＮＰ　Ｉ−ランジスタまた
はＰ型チャンネルＦＥＴが用いられ、放電維持パルスの
増幅素子（Ｎ　Ｐ　Ｎ　）ランジスタＵ）としては、立
ち上がりが遅いが、立ち下りの速いＮＰＮ　トランジス
タまたはＮ型チャンネルＦＥＴが用いられる。

［発明が解決しようとする課題１従来の回路は、このように、放電維持パルスの増幅素子
としてＮＰＮ　トランジスタＵを用いているため、第８
図に示すように、放電維持パルスの立ち上がりが遅くな
る傾向がある。

また、放電維持パルス生成時、多数の抵抗Ｒ１２乃至Ｒ
ｉ２を並列接続すると、放電維持パルスの電圧が低下す
るおそれがある。そこで、放電維持パルスの電圧低下を
防止するため、放電維持パルス生成時、抵抗Ｒ１２乃至
Ｒｉ２が接地されないようにスイッチングするＮＰＮト
ランジスタＶが必要となっていた。

本発明はこのような状況に鑑みてなされたもので、放電
維持パルスの立ち上がりを急峻にし、かつ、スイッチン
グ素子を設けずとも放電維持パルスの電圧が低下しない
ようにするものである。

［課題を解決するための手段］本発明の表示部駆動回路は、陽電極と陰電極をマトリッ
クス状に配置し、陰電極に走査パルスを印加し、Ｍ［極
に放電維持パルスを印加して、陽電極と陰電極の交差点
に位置する表示部を駆動する表示部駆動回路において、
陽電極に供給される放電維持パルスを増幅、生成するＰ
ＮＰトランジスタまたはＰ型チャンネルＦ　Ｅ　”「と
、ＰＮＰトランジスタまたはＰ型チャンネルＦＥＴによ
り生成されｔ二放電維持パルスを陽電極に出力するダイ
オードと、ダイオードのカソードを接地する抵抗とを備
えることを特徴とする。

［作用］上記構成の表示部駆動回路においては、放電維持パルス
がＰＮＰ　トランジスタまたはＰ型チャンネルＦＥＴに
より生成される。また、ダイオードのカソードが抵抗を
介して接地される。その結果、放電維持パルスの立ち上
がりを急峻にし、かつ、放電維持パルスの電圧低下を防
止することができる。

［実施例］第１図は、本発明の表示部駆動回路を応用したプラズマ
デイスプレィ用陽電極駆動回路の一実施例の構成を示す
回路図であり、第７図における場合と対応する部分には
同一の符号を付してあり、その説明は繰り返しになるの
で適宜省略する。

この実施例においては、放電維持パルスを増幅、生成す
る増Ｉｇ素子として、ＰＮＰ　）＝ランジスタＷか用い
られており、そのエミッタは正の一定電圧源Ｅ２に接続
されている。また、そのコレクタは、ダイオードＤ１２
乃至Ｄｉ２に接続されるとともに、放電維持パルス増幅
用抵抗Ｒ４を介して接地されている。

また、合成点Ｊｌ乃至Ｊｉは、電荷蓄積防止用抵抗Ｒ１
２乃至Ｒｉ２を介して直接接地されている。

本実施例においては、第７図にダイオードＤ１３乃至Ｄ
ｉ３とＮＰＮ）ランジスタＶは省略されている。

その他の構成は第７図における場合と同様である。

負の放電開始パルスは、前述した場合と同様に、ＰＮＰ
　トランジスタＴ１乃至Ｔｉのいずれかのベースに印加
され、正のパルスに反転増輻されて、ダイオード’ＤＩ
Ｉ乃至Ｄｉｌのいずれかを介して出力される。

負の放電維持パルスはＰＮＰトランジスタＷのベースに
印加され、反転増輻される。反転増幅された正の放電維
持パルスは、ダイオードＤ１２乃至Ｄｉ２を介して合成
点Ｊｌ乃至Ｊｉに供給きれる。

ＰＮＰ　トランジスタＷを用いているため、第２図に示
すように、放電維持パルスの立ち上がりを急峻にするこ
とができる。

逆に、ＰＮＰトランジスタＷを用いているため、放電維
持パルスの立ち下りは若干遅延するが、その立ち上がり
を速くすることができるので、パルス輻を正確に規定す
ることか可能であり、実用上差し支えることはない。

また、合成点Ｊｌ乃至Ｊｉは抵抗Ｒ１２乃至Ｒｉ２を介
して接地されているが、抵抗Ｒ１２乃至Ｒｉ２はある程
度大きい値に設定することができるため、放電維持パル
スや放電開始パルスの電圧を所定の値に維持することが
可能である。

尚、以上においては、合成点Ｊｌ乃至Ｊｉを抵抗Ｒ１２
乃至Ｒｉ２を介して直接接地するようにしたが、合成点
Ｊｌ乃至Ｊｉに対応してダイオードを設け、各ダイオー
ドを１つの電荷蓄積防止用抵抗でまとめた後、接地する
ようにしてもよい。

また、ＰＮＰ　）ランラスタＴ１乃至Ｔｉ、Ｗは、Ｐ型
チャンネルＦＥＴにすることもできる。

［発明の効果］以上のように、本発明の表示部駆動回路によれば、放電
維持パルスをＰＮＰトランジスタまたはＰ型チャンネル
ＦＥＴにより生成し、かっ、ダイオードのカソードを抵
抗を介して接地するようにしたので、放電維持パルスの
立ち上がりを急峻にし、その幅を正確に設定することが
可能になる。

また、電圧低下を防止するスイッチング素子が不要とな
り、構成を簡略化し、コストを低くすることができる。

【図面の簡単な説明】

第１図は本発明の表示部駆動回路を応用したプラズマデ
イスプレィ用陽電極駆動回路の一実施例の構成を示す回
路図、第２図は第１図の動作を説明する波形図、第３図
および第５図はプラズマデイスプレィの一例の基本的構
成を示す図、第４図は第３図の例の動作を説明するタイ
ミングチャート、第６図は第５図の例の動作を説明する
タイミングチャート、第７図は従来のプラズマデイスプ
レィ用陽電極駆動回路の一例の構成を示す回路図、第８
図は第７図の動作を説明する波形図である。Ａ１乃至Ａｉ・・・陽電極、Ｃ１乃至Ｃｊ・・・陰電極
、Ｄ工、乃至Ｄ　＋　ｌ＋　Ｄ　１□乃至り、□・・・
ダイオード、Ｆ１□乃至ＦＪＩ・・・表示部、ＳＡＩ乃
至ＳＡｋ・・・補助陽電極。

Claims

【特許請求の範囲】陽電極と陰電極をマトリックス状に配置し、前記陰電極
に走査パルスを印加し、前記陽電極に放電維持パルスを
印加して、前記陽電極と陰電極の交差点に位置する表示
部を駆動する表示部駆動回路において、前記陽電極に供給される前記放電維持パルスを増幅、生
成するＰＮＰトランジスタまたはＰ型チャンネルＦＥＴ
と、前記ＰＮＰトランジスタまたはＰ型チャンネルＦＥＴに
より生成された前記放電維持パルスを前記陽電極に出力
するダイオードと、前記ダイオードのカソードを接地する抵抗とを備えるこ
とを特徴とする表示部駆動回路。