JPH05330134A - 画像形成装置 - Google Patents
画像形成装置Info
- Publication number
- JPH05330134A JPH05330134A JP13713692A JP13713692A JPH05330134A JP H05330134 A JPH05330134 A JP H05330134A JP 13713692 A JP13713692 A JP 13713692A JP 13713692 A JP13713692 A JP 13713692A JP H05330134 A JPH05330134 A JP H05330134A
- Authority
- JP
- Japan
- Prior art keywords
- emitting element
- light emitting
- anode
- switching
- vdo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Fax Reproducing Arrangements (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【目的】 入力情報に対して迅速な応答発光を可能とし
た発光素子駆動回路を有する画像形成装置を提供する。 【構成】 カソードが接地された半導体発光素子のアノ
ードと正電源との間に該発光素子を駆動する定電流源を
挿入すると共に、入力情報に基づいて該発光素子に駆動
電流を通過させるスイッチング回路を該発光素子のアノ
ード・カソード間に並列接続し、前記入力情報に基づい
て該発光素子を変調することにより、感光体上に静電潜
像を形成する画像形成装置において、前記スイッチング
回路では、直結2段接続されたトランジスタ対のコレク
タ側およびエミッタ側を前記半導体発光素子のアノード
・カソード間に並列接続し、かつ、前記トランジスタ対
のうち少くとも一方のトランジスタのコレクタ電位およ
び該発光素子のアノード電位を共に所定値に保持するク
ランプ手段を前記入力情報の入力ラインに接続した。
た発光素子駆動回路を有する画像形成装置を提供する。 【構成】 カソードが接地された半導体発光素子のアノ
ードと正電源との間に該発光素子を駆動する定電流源を
挿入すると共に、入力情報に基づいて該発光素子に駆動
電流を通過させるスイッチング回路を該発光素子のアノ
ード・カソード間に並列接続し、前記入力情報に基づい
て該発光素子を変調することにより、感光体上に静電潜
像を形成する画像形成装置において、前記スイッチング
回路では、直結2段接続されたトランジスタ対のコレク
タ側およびエミッタ側を前記半導体発光素子のアノード
・カソード間に並列接続し、かつ、前記トランジスタ対
のうち少くとも一方のトランジスタのコレクタ電位およ
び該発光素子のアノード電位を共に所定値に保持するク
ランプ手段を前記入力情報の入力ラインに接続した。
Description
【0001】
【産業上の利用分野】本発明は、半導体発光素子を用い
た画像形成装置に関するものである。
た画像形成装置に関するものである。
【0002】
【従来の技術】図4は、従来から知られている半導体発
光素子(以下、単に発光素子という)の駆動回路を示
す。本図において、1は発光素子2の駆動電流を決定す
る定電流源、3はスイッチング用NPNトランジスタで
ある。7および8はそれぞれスイッチング波形整形用の
コンデンサおよび抵抗である。
光素子(以下、単に発光素子という)の駆動回路を示
す。本図において、1は発光素子2の駆動電流を決定す
る定電流源、3はスイッチング用NPNトランジスタで
ある。7および8はそれぞれスイッチング波形整形用の
コンデンサおよび抵抗である。
【0003】定電流源1により決定される駆動電流は、
文字・画像等の入力情報VDOがハイレベル時にトラン
ジスタ3のコレクタエミッタ間を流れ、また入力情報V
DOがローレベルの時に発光素子2を流れて発光し、図
示しない感光体上に潜像を形成する。
文字・画像等の入力情報VDOがハイレベル時にトラン
ジスタ3のコレクタエミッタ間を流れ、また入力情報V
DOがローレベルの時に発光素子2を流れて発光し、図
示しない感光体上に潜像を形成する。
【0004】図5は、上述した入力情報VDOに対する
駆動電流波形を示す。
駆動電流波形を示す。
【0005】
【発明が解決しようとする課題】しかしながら、上記従
来例では以下に示す問題点があった。
来例では以下に示す問題点があった。
【0006】1)スイッチングトランジスタが飽和する
ことに起因して、ターンオフ時間が長くなる。
ことに起因して、ターンオフ時間が長くなる。
【0007】2)発光素子のアノード電位が零ボルト付
近まで低下するため、発光素子のアノードがオン電圧に
達するまで並列容量等に電荷を蓄積する時間が長くな
る。
近まで低下するため、発光素子のアノードがオン電圧に
達するまで並列容量等に電荷を蓄積する時間が長くな
る。
【0008】以上の要因から、発光素子のオン開始時間
が遅れ、入力情報に対する発光パルス幅が細くなる。そ
の結果として、高速のスイッチング動作に不具合を生じ
ていた。
が遅れ、入力情報に対する発光パルス幅が細くなる。そ
の結果として、高速のスイッチング動作に不具合を生じ
ていた。
【0009】3)また、定電流源1における定電流値の
ダイナミックレンジが広いため、小電流時のスイッチン
グ動作では上記1),2)の傾向がより顕著に現れると
いう欠点がある。
ダイナミックレンジが広いため、小電流時のスイッチン
グ動作では上記1),2)の傾向がより顕著に現れると
いう欠点がある。
【0010】よって本発明の目的は上述の点に鑑み、入
力情報に対して迅速な応答発光を可能とした発光素子駆
動回路を有する画像形成装置を提供することにある。
力情報に対して迅速な応答発光を可能とした発光素子駆
動回路を有する画像形成装置を提供することにある。
【0011】
【課題を解決するための手段】かかる目的を達成するた
め、本発明はカソードが接地された半導体発光素子のア
ノードと正電源との間に該発光素子を駆動する定電流源
を挿入すると共に、入力情報に基づいて該発光素子に駆
動電流を通過させるスイッチング回路を該発光素子のア
ノード・カソード間に並列接続し、前記入力情報に基づ
いて該発光素子を変調することにより、感光体上に静電
潜像を形成する画像形成装置において、前記スイッチン
グ回路では、直結2段接続されたトランジスタ対のコレ
クタ側およびエミッタ側を前記半導体発光素子のアノー
ド・カソード間に並列接続し、かつ、前記トランジスタ
対のうち少くとも一方のトランジスタのコレクタ電位お
よび該発光素子のアノード電位を共に所定値に保持する
クランプ手段を前記入力情報の入力ラインに接続したも
のである。
め、本発明はカソードが接地された半導体発光素子のア
ノードと正電源との間に該発光素子を駆動する定電流源
を挿入すると共に、入力情報に基づいて該発光素子に駆
動電流を通過させるスイッチング回路を該発光素子のア
ノード・カソード間に並列接続し、前記入力情報に基づ
いて該発光素子を変調することにより、感光体上に静電
潜像を形成する画像形成装置において、前記スイッチン
グ回路では、直結2段接続されたトランジスタ対のコレ
クタ側およびエミッタ側を前記半導体発光素子のアノー
ド・カソード間に並列接続し、かつ、前記トランジスタ
対のうち少くとも一方のトランジスタのコレクタ電位お
よび該発光素子のアノード電位を共に所定値に保持する
クランプ手段を前記入力情報の入力ラインに接続したも
のである。
【0012】
【作用】本発明によればスイッチングトランジスタを2
段構成にし(ダーリントン接続など)、かつ、クランプ
ダイオード等のクランプ手段を用いてスイッチングトラ
ンジスタのコレクタおよび発光素子のアノードを所定電
位以上にクランプすることにより、 1)スイッチングトランジスタの飽和を浅くし、ターン
オフ時間を短縮する。
段構成にし(ダーリントン接続など)、かつ、クランプ
ダイオード等のクランプ手段を用いてスイッチングトラ
ンジスタのコレクタおよび発光素子のアノードを所定電
位以上にクランプすることにより、 1)スイッチングトランジスタの飽和を浅くし、ターン
オフ時間を短縮する。
【0013】2)発光素子のアノードを所定電位以上に
保つことにより、発光素子の並列容量等の影響を小さく
する。
保つことにより、発光素子の並列容量等の影響を小さく
する。
【0014】ことができ、その結果として高速スイッチ
ングが可能になる。
ングが可能になる。
【0015】
【実施例】以下、本発明の実施例を詳細に説明する。
【0016】実施例1 図1は、本発明の第1の実施例を示す構成図である。本
図において、1は発光素子の駆動電流値を決める定電流
源、2は発光素子、3および4はダーリントン接続され
たスイッチングトランジスタ、5はスイッチングトラン
ジスタ3,4のコレクタ電位および発光素子2のアノー
ド電位をクランプするショットキダイオードである。7
および8は波形整形用のコンデンサおよび抵抗である。
図において、1は発光素子の駆動電流値を決める定電流
源、2は発光素子、3および4はダーリントン接続され
たスイッチングトランジスタ、5はスイッチングトラン
ジスタ3,4のコレクタ電位および発光素子2のアノー
ド電位をクランプするショットキダイオードである。7
および8は波形整形用のコンデンサおよび抵抗である。
【0017】図1に示した構成により、入力情報VDO
がハイレベルの時スイッチングトランジスタ3,4はO
Nし、発光素子2はOFFする。またVDOがローレベ
ルの時スイッチングトランジスタ3,4はOFFし、発
光素子2には駆動電流Iが流れる。
がハイレベルの時スイッチングトランジスタ3,4はO
Nし、発光素子2はOFFする。またVDOがローレベ
ルの時スイッチングトランジスタ3,4はOFFし、発
光素子2には駆動電流Iが流れる。
【0018】スイッチングトランジスタ3がONの時
(VDO:high)コレクタ電圧は1.3V程度(2
VBE−VF )にクランプされるため、トランジスタ3は
飽和が浅くなり、ターンオフ時間の短かい高速スイッチ
ングが可能となる。また、発光素子2のアノード電位も
ダイオード5を介してクランプされるため、VDOがハ
イレベルからローレベルに変化する時、発光素子2の内
部容量およびコンデンサ7への電荷を注入することによ
る遅延を短縮できる。
(VDO:high)コレクタ電圧は1.3V程度(2
VBE−VF )にクランプされるため、トランジスタ3は
飽和が浅くなり、ターンオフ時間の短かい高速スイッチ
ングが可能となる。また、発光素子2のアノード電位も
ダイオード5を介してクランプされるため、VDOがハ
イレベルからローレベルに変化する時、発光素子2の内
部容量およびコンデンサ7への電荷を注入することによ
る遅延を短縮できる。
【0019】実施例2 図2は、本発明の第2の実施例における構成図を示す。
本実施例では、トランジスタ4のコレクタを抵抗9を介
して正電源に接続する。またクランプダイオード5は、
トランジスタ3のコレクタ電位および発光素子2のアノ
ード電位をクランプし、入力情報であるVDOがハイレ
ベルからローレベルに変化する時の遅延時間を短縮す
る。
本実施例では、トランジスタ4のコレクタを抵抗9を介
して正電源に接続する。またクランプダイオード5は、
トランジスタ3のコレクタ電位および発光素子2のアノ
ード電位をクランプし、入力情報であるVDOがハイレ
ベルからローレベルに変化する時の遅延時間を短縮す
る。
【0020】本実施例は、トランジスタ4のコレクタ電
流を抵抗9により設定できる点が有利である。
流を抵抗9により設定できる点が有利である。
【0021】実施例3 図3は、本発明の第3の実施例の構成図を示す。本実施
例では、スイッチングトランジスタ10,11としてシ
ョットキークランプトランジスタを用いている。スイッ
チングトランジスタ10のコレクタ電位および発光素子
2のアノード電位は、トランジスタ11のコレクタによ
りクランプされる。その他の構成は第1の実施例と同様
であるので、説明は省略する。
例では、スイッチングトランジスタ10,11としてシ
ョットキークランプトランジスタを用いている。スイッ
チングトランジスタ10のコレクタ電位および発光素子
2のアノード電位は、トランジスタ11のコレクタによ
りクランプされる。その他の構成は第1の実施例と同様
であるので、説明は省略する。
【0022】
【発明の効果】以上説明したとおり本発明では、スイッ
チングトランジスタを2段構成にし、かつクランプダイ
オード等のクランプ手段を用いる構成としてあるので、 1)スイッチングトランジスタのターンオフ時間を短縮
することにより、発光素子の光出力の遅延を短縮するこ
とができる。
チングトランジスタを2段構成にし、かつクランプダイ
オード等のクランプ手段を用いる構成としてあるので、 1)スイッチングトランジスタのターンオフ時間を短縮
することにより、発光素子の光出力の遅延を短縮するこ
とができる。
【0023】2)発光素子内部および周辺並列容量に起
因した発光遅延を短縮することができる。
因した発光遅延を短縮することができる。
【0024】3)入力インピーダンスが大きくし、か
つ、入力レベルをTTLレベル等に設定することができ
るので、駆動が容易となる。
つ、入力レベルをTTLレベル等に設定することができ
るので、駆動が容易となる。
【0025】という効果が得られる。
【図1】本発明の第1の実施例の構成図である。
【図2】本発明の第2の実施例の構成図である。
【図3】本発明の第3の実施例の構成図である。
【図4】従来例の構成図である。
【図5】従来例における駆動波形図である。
1 定電流源 2 発光素子 3,4 スイッチングトランジスタ 5 クランプダイオード 7,8 波形整形用コンデンサおよび抵抗
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H04N 1/29 B 9186−5C
Claims (2)
- 【請求項1】 カソードが接地された半導体発光素子の
アノードと正電源との間に該発光素子を駆動する定電流
源を挿入すると共に、入力情報に基づいて該発光素子に
駆動電流を通過させるスイッチング回路を該発光素子の
アノード・カソード間に並列接続し、前記入力情報に基
づいて該発光素子を変調することにより、感光体上に静
電潜像を形成する画像形成装置において、 前記スイッチング回路では、直結2段接続されたトラン
ジスタ対のコレクタ側およびエミッタ側を前記半導体発
光素子のアノード・カソード間に並列接続し、かつ、前
記トランジスタ対のうち少くとも一方のトランジスタの
コレクタ電位および該発光素子のアノード電位を共に所
定値に保持するクランプ手段を前記入力情報の入力ライ
ンに接続したことを特徴とする画像形成装置。 - 【請求項2】 請求項1において、前記クランプ手段と
してクランプダイオードを用いたことを特徴とする画像
形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13713692A JPH05330134A (ja) | 1992-05-28 | 1992-05-28 | 画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13713692A JPH05330134A (ja) | 1992-05-28 | 1992-05-28 | 画像形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05330134A true JPH05330134A (ja) | 1993-12-14 |
Family
ID=15191667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13713692A Pending JPH05330134A (ja) | 1992-05-28 | 1992-05-28 | 画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05330134A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003320700A (ja) * | 2002-04-30 | 2003-11-11 | Nippon Sheet Glass Co Ltd | 発光素子アレイチップ、光書き込みヘッドおよび光書き込みヘッドの駆動方法 |
CN100363181C (zh) * | 2004-05-27 | 2008-01-23 | 佳能株式会社 | 记录头用基板、记录头、头处理盒和记录装置 |
CN100363182C (zh) * | 2004-05-27 | 2008-01-23 | 佳能株式会社 | 记录头用基板、记录头、头处理盒和记录装置 |
-
1992
- 1992-05-28 JP JP13713692A patent/JPH05330134A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003320700A (ja) * | 2002-04-30 | 2003-11-11 | Nippon Sheet Glass Co Ltd | 発光素子アレイチップ、光書き込みヘッドおよび光書き込みヘッドの駆動方法 |
CN100363181C (zh) * | 2004-05-27 | 2008-01-23 | 佳能株式会社 | 记录头用基板、记录头、头处理盒和记录装置 |
CN100363182C (zh) * | 2004-05-27 | 2008-01-23 | 佳能株式会社 | 记录头用基板、记录头、头处理盒和记录装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4698527A (en) | TTL-ECL level converter operable with small time delay by controlling saturation | |
US4471237A (en) | Output protection circuit for preventing a reverse current | |
US5420530A (en) | Voltage comparator with hysteresis | |
US3970870A (en) | Signal rectifying circuit | |
JPH08294018A (ja) | 電源段バイアス回路の効率と安定性が改良されたドライバ回路 | |
JPH05330134A (ja) | 画像形成装置 | |
US4266149A (en) | Pulse signal amplifier | |
US4461989A (en) | Voltage sense circuit for a bubble memory voltage booster | |
JP2751320B2 (ja) | エミッタホロワ回路 | |
US3708692A (en) | Ramp voltage wave generating circuits | |
NL8500768A (nl) | Versterkerschakeling. | |
US5661739A (en) | Semiconductor laser driving circuit | |
US4628249A (en) | Power supply having a predetermined value of input impedance | |
US5264784A (en) | Current mirror with enable | |
US3979611A (en) | Transistor switching circuit | |
EP0272924B1 (en) | Pulse generator | |
JPH0622325B2 (ja) | レベル変換回路 | |
US4409560A (en) | Output transient suppression circuit | |
US4508979A (en) | Single-ended push-pull circuit having a small through-current | |
JPS5947396B2 (ja) | ホ−ルド回路 | |
JPH0897688A (ja) | 三角波信号のクランプ回路 | |
JPH08106263A (ja) | 水平偏向回路装置 | |
JPS59126325A (ja) | 選択駆動回路 | |
JP2959485B2 (ja) | 発光素子駆動回路 | |
JPH03276187A (ja) | 表示部駆動回路 |