JPH03274767A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 半導体装置の製造工程における熱処理の低温化に伴う静
電気耐性の劣化を防止することが可能な、半導体装置及
びその製造方法に関し、 簡単且つ容易に実施することが可能な工程変更により、
トンネル酸化膜の信頼性を損なうことなく、半導体装置
の静電気耐性が劣化するのを防止することが可能となる
半導体装置及びその製造方法の提供を目的とし、 〔１〕半導体基板に形成したドレインとトンネル酸化膜
を介して対向するトンネル部を備えた浮遊電極を有する
電気的に消去可能な不揮発性半導体記憶装置と、入出力
端子に接続された半導体装置とを具備する半導体装置で
あって、前記入出力端子に接続された半導体装置におい
て、ゲート電極がドレインとソースとを覆っているゲー
トオーバ−ランプ構造を有するよう構成する。

〔２〕請求項１記載の半導体装置の製造方法において、
前記トンネル酸化膜の下部に形威するドレイン及びソー
スと、入出力端子に接続された半導体装置のドレイン及
びソースとを同時に形威する工程を含むよう構成する。

〔産業上の利用分野〕

本発明は、半導体装置の製造工程における熱処理の低温
化に伴う静電気耐性の劣化を防止することが可能な、半
導体装置及びその製造方法に関するものである。

近年の半導体装置の大容量化に伴い、微細加工が必須と
なってきており、半導体装置の製造工程においては熱処
理を低温で行うことが必要になり、特にトンネル酸化膜
を備えた電気的に消去・書き込みが可能なＥｌｅｃｔｒ
ｉｃａｌ　Ｅｒａｓａｂｌｅ　ＰｒｇｒａｍａｂｌｅＲ
ｅａｄ　０ｎｌｙ　Ｍｅｍｏｒｙ　（Ｅ　Ｅ　Ｐ　ＲＯ
Ｍ）　　（以下、メモリトランジスタと呼称する）にお
いては、トンネル酸化膜の信頼性を高めるために熱処理
の低温化が要求されているが、低温で熱処理すると半導
体装置の静電気耐性が劣化する。

以上のような状況から低温で熱処理を行っても、静電気
耐性を劣化しないようにすることが可能な半導体装置及
びその製造方法が要望されている。

〔従来の技術〕

従来の半導体装置及びその製造方法を第２図第３図によ
り工程順に詳細に説明する。

第２図は従来のメモリトランジスタの製造方法を工程順
に示す側断面図である。

先ず第２図（ａ）に示すように、シリコン酸化膜からな
る素子形成領域１２を形威した半導体基板１１の素子形
成領域にシリコン酸化膜１３を形成する。

つぎに第２図（ｂ）に示すように、メモリトランジスタ
を形威する領域のイオン注入領域を画定するマスクとな
るレジスト膜１４をフォトリソグラフィー技術により形
威して、下記の条件にて半導体基ｉｌｌにイオンを注入
する。

イオン種・・−・−・−・−・・・曲−燐（Ｐ）或いは
砒素（Ａｓ）注入エネルギー・−−−−−−−−−−−
−−−５０〜１００　Ｋ　ｅ　Ｖドーズ量−−−−−−
−−−＝−Ｉ　Ｘ　１０”〜Ｉ　Ｘ　１０”ｃｍ−”つ
いで第２図ｆｃ）に示すようにレジスト膜１４を除去し
、アニール処理を行ってｎ゛のメモリトランジスタのト
レインｌｌａ及びソースｌｌｂを形威した後、シリコン
酸化膜１３を除去する。

その後第２図！ｄ）に示すように、メモリトランジスタ
形成領域の半導体基板１１の表面に１、０００　”Ｃの
熱処理により膜厚５００人のゲート酸化膜１５を形威し
、全面にレジスト膜１６を形成した後、他の素子形成領
域を除くメモリトランジスタ領域のトンネルを形威する
部分にフォトリソグラフィー技術により開口窓１６ａを
形威し、この開口窓１６ａ内のゲート酸化膜１５をエツ
チングにより除去する。

レジスト膜１６を除去した後、第２図（ｅ）に示すよう
に１、０００℃の熱処理によりこの部分に膜厚１００入
のトンネル酸化ＩＩ！１１７を形成する。

この状態でメモリトランジスタ領域にポリシリコン層を
形威し、レジスト膜を用いるフォトリソグラフィー技術
により第２図（ｆ）に示すように、トンネル部１８ａを
有する浮遊電極１８をメモリトランジスタ領域に形威す
る。

メモリトランジスタ領域には更に第２図（ｇｌに示すよ
うに、この浮ｍ電極１８の表面に絶縁膜２０を形威し、
更にその表面に制御ゲー）２１を形威する。

このようにしてメモリトランジスタを形威した後、入出
力端子に接続されたトランジスタ（以下、入出力端子ト
ランジスタと略称する）領域にゲート電極を備えたトラ
ンジスタを形成する。

このトランジスタの形成方法を第３図により工程順に説
明する。

先ず第３図（ａｌに示すように、シリコン酸化膜からな
る素子分ＮＨ’４１２が形威されている半導体基板１１
の素子形成領域にゲート酸化１２５を形成する。

つぎに第３図（ｂｌに示すように、フォトリソグラフィ
ー技術により入出力端子トランジスタのゲート電極２９
を形威し、このゲート電極２９をマスクにしてセルファ
ラインにイオンを下記の条件にて半導体基板１１にイオ
ンを注入する。

イオン種−・−・−−−−−−・−・−−−−−−・・
燐（Ｐ）或いは砒素（Ａｓ）注入エネルギー−−−−・
・・・・−−−−−−−−−−５０〜１００　Ｋ　ｅシ
ドーズ量−−−−−−−−−−−−Ｉ　Ｘ　１０”　〜
Ｉ　Ｘ　１０１０１６ａ”ついでアニール処理を行って
第３図ｆｃ）に示すように、入出力端子トランジスタ領
域におけるｎ・のドレインｌｌｃ及びソースｌ１ｄを形
成する。

このようにメモリトランジスタを形成した後に入出力端
子トランジスタを形成するから、入出力端子トランジス
タのゲート酸化膜２５を１、０００℃に加熱して形成し
、ドレイン及びソースに高温の熱処理を施すために、メ
モリトランジスタ領域のドレインｌｌａ及びソースｌｌ
ｂを有する浮遊電極１８を備えたメモリトランジスタの
トンネル酸化膜１７が高温にさらされるのでトンネル酸
化膜１７がダメージを受け、トンネル酸化膜１７の信頼
性が低下する。

このようにメモリトランジスタの製造工程と入出力端子
トランジスタの製造工程とをそれぞれ別の工程により順
次行うので、入出力端子トランジスタの静電気耐性を向
上させるための熱処理が、メモリトランジスタの微細加
工の障害となっている。

〔発明が解決しようとする課題〕

以上説明した従来の半導体装置及びその製造方法におい
ては、浮遊電極を有するメモリトランジスタのトンネル
酸化膜の信頼性を高めるためには入出力端子トランジス
タの熱処理を低温で行わなければならないが、このため
に半導体装置の静電気耐性が劣化するという問題点があ
った。

本発明は以上のような状況から簡単且つ容易に実施する
ことが可能な工程変更により、トンネル酸化膜の信頼性
を損なうことなく、半導体装置の静電気耐性が劣化する
のを防止することが可能となる半導体装置及びその製造
方法の提供を目的としたものである。

〔課題を解決するための手段〕

本発明の半導体装置は、トンネル酸化膜を介して半導体
基板に形成したドレイン領域と対向するトンネル部を備
えた浮遊電極を有する電気的に消去可能な不揮発性半導
体記憶装置と、入出力端子に接続された半導体装置とを
具備する半導体装置であって、この入出力端子に接続さ
れた半導体装置において、ゲート電極がドレインとソー
スとを覆っているゲートオーバーラップ構造を有するよ
う構成し、 本発明の半導体装置の製造方法は、請求項１記載の半導
体装置の製造工程において、このトンネル酸化膜の下部
に形成するドレイン及びソースと、入出力端子に接続さ
れた半導体装置のドレイン及びソースとを同時に形成す
る工程を含むよう構成する。

〔作用〕

即ち本発明においては、メモリトランジスタ領域におけ
るイオン注入工程と、入出力端子トランジスタ領域にお
けるイオン注入工程とを同時に行い、その後の熱処理を
低温にて行うので、トンネル酸化膜の信頼性を損なうこ
とはない。

またメモリトランジスタ領域における浮遊電極の形成と
、入出力端子トランジスタ領域におけるイオン注入領域
とオーバーランプするゲート電極の形成とを同時に行う
ので、入出力端子トランジスタ領域におけるゲートの構
造をゲートオーバーラップ構造にすることにより、静電
気耐性の劣化を防止することが可能となり、なおその上
入出力端子トランジスタのトレイン・ソースがゲート電
極を形成する前に形成されるゲートオーバーラップ構造
にするので、ホットキャリア特性も改善することが可能
となる。

〔実施例〕

以下第１図により本発明による一実施例の半導体装置及
びその製造方法について工程順に詳細に説明する。

本実施例においては、メモリトランジスタ領域における
工程と、入出力端子トランジスタ領域における工程とを
同時に行うので、並列して図示する。

先ず第１図（ａｌに示すように、シリコン酸化膜からな
る素子骨＃領域２を形成した半導体基板１の素子形＄、
領領域シリコン酸化膜３を形成する。

つぎに第１図（ｂ）に示すように、イオン注入領域を画
定するマスクとなるレジスト膜４をフォトリソグラフィ
ー技術により形成して、下記の条件にて半導体基板１に
イオンを注入する。

イオン種−・−・−−−−−−−−−・・−・−−−−
一燐（Ｐ）或いは砒素（Ａｓ）注入エネルギー・・・・
−・−・−・・・−・−・−・−５０〜１００ＫｅＶド
ーズ量−・−・・−−−−一−−−−・−・−ＩＸＩＯ
”〜Ｉ　ＸＩＯ”ａｎ−”ついで第１図（Ｃ１に示すよ
うに、レジスト膜４を除去し、９００℃のアニール処理
を行ってメモリトランジスタ領域におけるｎ４のドレイ
ン１ａとソース１ｂと、入出力端子トランジスタ領域に
おけるｎ。

のドレインＩＣとソース１ｄを形成した後、シリコン酸
化膜３を除去する。

その後第１図＋ｄ）に示すように、素子形成領域の半導
体基板１の表面にゲート酸化膜５を形成し、全面にレジ
スト膜６を形成した後、入出力端子トランジスタ領域は
そのままにし、メモリトランジスタ領域のトンネルを形
成する部分にフォトリソグラフィー技術により開口窓６
ａを形成し、この開口窓６ａ内においてゲート酸化膜５
をエツチングにより除去する。

レジスト膜６を除去した後に１、０００℃の熱処理によ
り第１図（ｅ）に示すようにこの部分に膜厚１００人の
トンネル酸化膜７を形成する。

この状態で全面にポリシリコン層を形成し、レジスト膜
を用いるフォトリソグラフィー技術により第１図ｆｆ）
に示すように、トンネル部８ａを有する浮遊電極８をメ
モリトランジスタ領域に形成すると同時に・入出力端子
トランジスタ領域にはゲート電極９を形成する。

メモリトランジスタ領域には更に第１図ｆｇ）に示すよ
うに、この浮遊電極８の表面に絶縁膜１０を形成し、更
にその表面に制御ゲート１１を形成する。

このようにメモリトランジスタ領域と入出力端子トラン
ジスタ領域とを同時に処理することにより、メモリトラ
ンジスタ領域には不純物層を浅く形成したドレイン１ａ
を有する浮遊電極８を備えたメモリトランジスタを形成
し、入出力端子トランジスタ領域にはゲートオーバーラ
ツプ構造のドレイン・ソースを有するゲート電極９を備
えた入出力端子トランジスタを形成することが可能とな
り、メモリトランジスタのトンネル酸化膜７が高温にさ
らされないのでダメージを受けることがなくなり、ゲー
トオーバーラップ構造により静電気耐性の劣化を防止す
ることが可能となる。

〔発明の効果〕

以上の説明から明らかなように本発明によれば、入出力
端子トランジスタをゲートオーバーラツプ構造にしてメ
モリトランジスタと同時に形成することが可能となるの
で、入出力端子トランジスタ領域の静電気耐性の劣化を
防止することが可能となり、これ以外のトランジスタの
ドレイン・ソースの不純物拡散層を浅く形成することが
できるので、半導体装置の微細加工が可能となり、メモ
リトランジスタ領域のトンネル酸化膜の信頼性を損なう
こともなくなる等の利点があり、著しい経済的及び、信
頼性向上の効果が期待できる半導体装置の製造方法の提
供が可能である。

【図面の簡単な説明】

第１図は本発明の半導体装置の製造方法の一実施例を工
程順に示す側断面図、 第２図は従来のメモリトランジスタの製造方法を工程順
に示す側断面図、 第３図は従来の入出力端子トランジスタの製造方法を工
程順に示す側断面図、である。 図において、 ｌは半導体基板、　　　１ａはドレイン、１ｂはソース
、　　　　　１ｃはトレイン、１ｄはソース、　　　　
２は素子分ｉｉ１領域、３はシリコン酸化膜、４はレジ
スト膜、５はゲート酸化膜、　　６はレジスト膜、６ａ
は開口窓、　　　　７はトンネル酸化膜、８は浮遊電極
、　　　　８ａはトンネル部、９はゲート電極、　　　
１０は絶縁膜、１１は制御ゲート、 を示す。 ／−ｅ’Ｊ＝５ｙ７王Ｉジ 四工□Ｉ］＝＝寡口１ ａｌ 素子骨！ａ＠域（２）及びシリコン酸化膜（３）の形成
巾） レジストＨ（４）の形成及びイオンの注入ｃｌ レジストＩＩｌ［（４） シリコン酸化ｆｉｌｌ（３）の除去及びアニール処理本
発明による一実施例を工程順に示す側断面図案　１　図
（その１） ［コ■５　ｖ９ｘ９＠り 四ＩワＩ］＝＝寡！１ ｔｇ＋ 絶縁膜（１０） 制御ゲー）　（１１）の形成 本発明による一実施例を工程順に示す側断面図案　１　
図（その３〉 （ａ 素子分離領域（１２）及びシリコン酸化膜（１３）の形
成従来のメモリトランジスタの製造方法を工程順に示す
側断面図案　２　図（そのｌ） ［ヨ）　５７　Ｕ　Ｘ　！　ｆｊＪり 入出力端子トランジスタ領域 ｆｄ＋ ゲート酸化膜（５）及びレジス）　ｎ　（６）の形成開
口：ｅＦ（６ａ）の窓開は及びゲート酸化＃　（５）の
エツチング（Ｃ レジス）ｉ（６）の除去及びトンネル酸化膜（７）の形
成ｆｆ 浮遊電極（８）、ゲート電極（９）の形成本発明による
一実施例を工程順に示す側断阿図第　１′ｆｌ！Ｊ（そ
の２） ｃｌ レジスト膜（１４） シリコン酸化ｕ（１３）の除去及びアニル処理 （ｅｌ レジスト１１１（１６）の除去及びトンネル酸化ｕ（１
７）の形成従来のメモリトランジスタの製造方法を工程
順に示す側断面図案　２　図（その２） ｌｆｌ 浮遊電極（１８）の形成 （Ｏ 絶縁膜（１０）　、制御ゲートク１１）の形成従来のメ
モリトランジスタのの製造方法を工程順に示す側断面間
第　２　図（その３） 従来の入出力端子トランジスタの製造方法を工程順に示
す側断面図１’１３　　図（その１） （ｂｌ ゲート電極（２９）の形成及びイオンの注入（ｃｌ アニール処理

Claims (1)

1. 【特許請求の範囲】 〔１〕半導体基板（１）に形成したドレイン（１ａ）と
   トンネル酸化膜（７）を介して対向するトンネル部（８
   ａ）を備えた浮遊電極（８）を有する電気的に消去可能
   な不揮発性半導体記憶装置と、入出力端子に接続された
   半導体装置とを具備する半導体装置であって、 前記入出力端子に接続された半導体装置において、ゲー
   ト電極（９）がドレイン（１ｃ）とソース（１ｄ）とを
   覆っているゲートオーバーラップ構造を有することを特
   徴とする半導体装置。 〔２〕請求項１記載の半導体装置の製造工程において、 前記トンネル酸化膜（７）の下部に形成するドレイン（
   １ａ）及びソース（１ｂ）と、入出力端子に接続された
   半導体装置のドレイン（１ｃ）及びソース（１ｄ）とを
   同時に形成する工程を含むことを特徴とする半導体装置
   の製造方法。