JPH03273734A - 受信待ち行列処理装置 - Google Patents
受信待ち行列処理装置Info
- Publication number
- JPH03273734A JPH03273734A JP2072067A JP7206790A JPH03273734A JP H03273734 A JPH03273734 A JP H03273734A JP 2072067 A JP2072067 A JP 2072067A JP 7206790 A JP7206790 A JP 7206790A JP H03273734 A JPH03273734 A JP H03273734A
- Authority
- JP
- Japan
- Prior art keywords
- reception
- block number
- queue
- empty
- received data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013500 data storage Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Computer And Data Communications (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、中央処理装置の処理を分散して行う処理装置
に係わり、特にデータ通信システムの交換装置に実装さ
れる中央処理装置の待ち行列制御を分散化して行う受信
待ち行列処理装置に関する。
に係わり、特にデータ通信システムの交換装置に実装さ
れる中央処理装置の待ち行列制御を分散化して行う受信
待ち行列処理装置に関する。
一般のデータ通信システムでの電子交換機では、複数の
端末などから同一の処理または異なる処理要求が短時間
に多数発生するがそれらの要求を同時に処理することは
できないので、処理されるまでの間待ち行列を作り順番
がくるのを待ち合わせる必要がある。具体的には、必要
な処理を各々トランザクションに書き込み、待ち行列に
登録するがその処理方式としては、一般に、先着順に処
理を行ういわゆるファーストインファーストアウト(F
IF○)が用いられることが多い。
端末などから同一の処理または異なる処理要求が短時間
に多数発生するがそれらの要求を同時に処理することは
できないので、処理されるまでの間待ち行列を作り順番
がくるのを待ち合わせる必要がある。具体的には、必要
な処理を各々トランザクションに書き込み、待ち行列に
登録するがその処理方式としては、一般に、先着順に処
理を行ういわゆるファーストインファーストアウト(F
IF○)が用いられることが多い。
従来、この種の受信待ち行列の処理制御は中央処理装置
に実装されるソフトウェアによって行われるようになっ
ていた。
に実装されるソフトウェアによって行われるようになっ
ていた。
このように、従来の受信待ち行列処理制御は、中央処理
装置に実装されるソフトウェアによって行われるように
なっていたので、中央処理装置の負担が大きくなるとい
う欠点があった。また、それぞれの処理に要する時間は
中央処理装置の処理能力により決まるが、特に短い時間
に多数のデータが集中して受信されるという過度状態が
発生すると、受信してから待ち行列の引き取り処理が行
われるまでの待ち時間が長くなる。このため、後続の受
信データに抜けが発生するという欠点があった。この場
合、抜けたデータは再送信により回復する手段はあるも
のの、これによりデータ転送処理速度が低下することと
なる。また、特に音声あるいは画像データのように、個
々のデータの品質よりも実時間性を重視するデータの場
合、データの抜けは全体としての品質の低下につながる
こととなる。
装置に実装されるソフトウェアによって行われるように
なっていたので、中央処理装置の負担が大きくなるとい
う欠点があった。また、それぞれの処理に要する時間は
中央処理装置の処理能力により決まるが、特に短い時間
に多数のデータが集中して受信されるという過度状態が
発生すると、受信してから待ち行列の引き取り処理が行
われるまでの待ち時間が長くなる。このため、後続の受
信データに抜けが発生するという欠点があった。この場
合、抜けたデータは再送信により回復する手段はあるも
のの、これによりデータ転送処理速度が低下することと
なる。また、特に音声あるいは画像データのように、個
々のデータの品質よりも実時間性を重視するデータの場
合、データの抜けは全体としての品質の低下につながる
こととなる。
そこで、本発明の目的は、受信データに抜けが生じない
ような待ち行列処理制御を行うことのできる受信待ち行
列処理装置を提供することにある。
ような待ち行列処理制御を行うことのできる受信待ち行
列処理装置を提供することにある。
請求項1記載の発明では、(i)任意の大きさに分割さ
れたブロック単位で受信データを格納する受信バッファ
メモリのうちの空いているプロ、ツクに付された空ブロ
ック番号を待ち行列の形式で順次格納する空ブロック番
号格納手段と、(ii )受信バッファメモリのうち、
受信データの格納に使用され所定の処理を待つブロック
の番号である処理待ブロック番号を待ち行列の形式で順
次格納する処理待ブロック番号格納手段と、(iii
)空ブロック番号格納手段に対する空ブロック番号の格
納と取り出しの制御を行う空ブロック番号制御部と、処
理待ブロック番号格納手段に対する処理待ブロック番号
の格納と取り出しの制御を゛行う処理待ブロック番号制
御部とからなる受信処理制御手段とを受信待ち行列処理
装置に具備させる。
れたブロック単位で受信データを格納する受信バッファ
メモリのうちの空いているプロ、ツクに付された空ブロ
ック番号を待ち行列の形式で順次格納する空ブロック番
号格納手段と、(ii )受信バッファメモリのうち、
受信データの格納に使用され所定の処理を待つブロック
の番号である処理待ブロック番号を待ち行列の形式で順
次格納する処理待ブロック番号格納手段と、(iii
)空ブロック番号格納手段に対する空ブロック番号の格
納と取り出しの制御を行う空ブロック番号制御部と、処
理待ブロック番号格納手段に対する処理待ブロック番号
の格納と取り出しの制御を゛行う処理待ブロック番号制
御部とからなる受信処理制御手段とを受信待ち行列処理
装置に具備させる。
そして、請求項1記載の発明では、受信処理制御手段に
より空ブロック番号と処理待ブロック番号の格納、取り
−出しの制御を行うことにしてその目的を達成すること
とする。
より空ブロック番号と処理待ブロック番号の格納、取り
−出しの制御を行うことにしてその目的を達成すること
とする。
請求項2記載の発明では、−(i)任意の大きさに分割
されたブロック単位で受信データを格納する受信バッフ
ァメモリと、(ii)この受信バッファメモリに格納さ
れた受信データの処理を行う中央処理装置と、(iii
)受信バッファメモリのブロックのうち空いているブ
ロックに付されたブロック番号を空ブロック番号として
待ち行列の形式で順次格納する空ブロック番号格納手段
と、(iv)データの受信があったとき空ブロック番号
格納手段から空ブロック番号の取り込みを行う空ブロッ
ク番号取込手段と、(v)受信バッファメモリ内の、空
ブロック番号取込手段により取り込まれた空ブロック番
号に対応するブロックに対し、受信データの転送を行う
受信データ転送手段と、(vi)この受信データ転送手
段により転送された受信データの格納されるブロックの
番号である受信データ格納ブロック番号を待ち行列の形
式で順次格納する受信データ格納ブロック番号格納手段
と、(vii)この受信データ格納ブロック番号格納手
段に対する受信データ格納ブロック番号の格納が終了し
たとき、中央処理装置に対し受信データの受信が完了し
たことを示す受信完了信号を出力する受信完了信号出力
手段とを受信待ち行列処理装置に具備させる。
されたブロック単位で受信データを格納する受信バッフ
ァメモリと、(ii)この受信バッファメモリに格納さ
れた受信データの処理を行う中央処理装置と、(iii
)受信バッファメモリのブロックのうち空いているブ
ロックに付されたブロック番号を空ブロック番号として
待ち行列の形式で順次格納する空ブロック番号格納手段
と、(iv)データの受信があったとき空ブロック番号
格納手段から空ブロック番号の取り込みを行う空ブロッ
ク番号取込手段と、(v)受信バッファメモリ内の、空
ブロック番号取込手段により取り込まれた空ブロック番
号に対応するブロックに対し、受信データの転送を行う
受信データ転送手段と、(vi)この受信データ転送手
段により転送された受信データの格納されるブロックの
番号である受信データ格納ブロック番号を待ち行列の形
式で順次格納する受信データ格納ブロック番号格納手段
と、(vii)この受信データ格納ブロック番号格納手
段に対する受信データ格納ブロック番号の格納が終了し
たとき、中央処理装置に対し受信データの受信が完了し
たことを示す受信完了信号を出力する受信完了信号出力
手段とを受信待ち行列処理装置に具備させる。
そして、請求項2記載の発明では、受信データを受信バ
ッファメモリの空ブロックに格納すると共にその該当す
るブロックの番号を空ブロック格納手段から取り出して
受信データ格納ブロック番号格納手段に格納し、その旨
を中央処理装置に通知することにしてその目的を達成す
ることとする。
ッファメモリの空ブロックに格納すると共にその該当す
るブロックの番号を空ブロック格納手段から取り出して
受信データ格納ブロック番号格納手段に格納し、その旨
を中央処理装置に通知することにしてその目的を達成す
ることとする。
以下実施例につき本発明の詳細な説明する。
第1図は本発明の一実施例における受信待ち行列処理装
置を表わしたものである。この装置には、中央処理装置
(以下CPUと呼ぶ。)11が備えられ、ローカルバス
12を介してメインバス13に接続されている。このメ
インバス13には、受信データを格納する受信バッファ
メモリ15と受信処理の制御を行う受信処理制御部16
とが、それぞれローカルバス17.18を介して接続さ
れている。この受信処理制御部16からは、受信完了通
知信号19が出力され、CPUIIに入力され名ように
なっている。
置を表わしたものである。この装置には、中央処理装置
(以下CPUと呼ぶ。)11が備えられ、ローカルバス
12を介してメインバス13に接続されている。このメ
インバス13には、受信データを格納する受信バッファ
メモリ15と受信処理の制御を行う受信処理制御部16
とが、それぞれローカルバス17.18を介して接続さ
れている。この受信処理制御部16からは、受信完了通
知信号19が出力され、CPUIIに入力され名ように
なっている。
メインバス13は受信インタフェイス部21内のアドレ
ス制御部22にも接続されており、これを介して受信デ
ータ23が入力されるようになっている。この受信イン
クフェイス部21には受信待ち行列24および空受信バ
ッファ待ち行列25が設けられ、アドレス制御部22に
接続されると共に、ローカルバス27により受信処理制
御部16に接続されている。これらの受信待ち行列24
および空受信バッファ待ち行列25は、先入れ先出しく
F I F○)メモリにより構成されている。
ス制御部22にも接続されており、これを介して受信デ
ータ23が入力されるようになっている。この受信イン
クフェイス部21には受信待ち行列24および空受信バ
ッファ待ち行列25が設けられ、アドレス制御部22に
接続されると共に、ローカルバス27により受信処理制
御部16に接続されている。これらの受信待ち行列24
および空受信バッファ待ち行列25は、先入れ先出しく
F I F○)メモリにより構成されている。
また、空受信バッファ待ち行列25には割込信号出力部
26が接続され、受信処理制御部16に受信割込信号2
8を送出するようになっている。
26が接続され、受信処理制御部16に受信割込信号2
8を送出するようになっている。
第2図は第1図の受信バッファメモリ15の内部構成を
表わしたものである。この受信バッファメモリ15は、
任意のバッファサイズからなるn個のブロックに分割さ
れ、それぞれのブロックに付された番号を基にブロック
単位で扱われるようになっている。これらのブロック番
号は、受信インクフェイス21内の受信待ち行列24お
よび空受信バッファ待ち行列25におけるキューイング
情報として使用される。すなわち、空いているブロック
の番号である空ブロック番号は順次空受信バッファ待ち
行列25に格納され、また、受信データが格納されCP
UII(第1図)による処理を待つブロックの番号であ
る処理待ちプロ、ツク番号は受信待ち行列24に順次格
納される。ここでは、受信バッファメモ’1115内の
n個のブロックは、先頭のブロックOから末尾のプロ、
ツクnまでシーケンシャルに使用され、ブロックnの次
はブロック0に戻るものとする。
表わしたものである。この受信バッファメモリ15は、
任意のバッファサイズからなるn個のブロックに分割さ
れ、それぞれのブロックに付された番号を基にブロック
単位で扱われるようになっている。これらのブロック番
号は、受信インクフェイス21内の受信待ち行列24お
よび空受信バッファ待ち行列25におけるキューイング
情報として使用される。すなわち、空いているブロック
の番号である空ブロック番号は順次空受信バッファ待ち
行列25に格納され、また、受信データが格納されCP
UII(第1図)による処理を待つブロックの番号であ
る処理待ちプロ、ツク番号は受信待ち行列24に順次格
納される。ここでは、受信バッファメモ’1115内の
n個のブロックは、先頭のブロックOから末尾のプロ、
ツクnまでシーケンシャルに使用され、ブロックnの次
はブロック0に戻るものとする。
以上のような構成の受信待ち行列処理装置の動作を説明
する。
する。
第3図は、初期状態における受信待ち行列24および空
受信バッファ待ち行列25の内容を表わしたものである
。この図に示すように、初期状態においては受信バッフ
ァメモリ15 (第1図〉のすべてのブロックが空き状
態であるので、空受信バッファ待ち行列25には0″か
ら′n″までのブロック番号が格納されている。また、
このとき、受信待ち行列24にはブロック番号は全く格
納されていない。
受信バッファ待ち行列25の内容を表わしたものである
。この図に示すように、初期状態においては受信バッフ
ァメモリ15 (第1図〉のすべてのブロックが空き状
態であるので、空受信バッファ待ち行列25には0″か
ら′n″までのブロック番号が格納されている。また、
このとき、受信待ち行列24にはブロック番号は全く格
納されていない。
この状態で、受信データ23が受信インクフェイス部2
1に人力されると、アドレス制御部22は空受信バッフ
ァ待ち行列25に格納されている空ブロック番号のうち
最先のものを取り込み、これを基に受信バッファメモリ
15の対応するブロックのアドレスを算出する。そして
、受信データ23はメインバス13を介して受信バッフ
アメ0 モリ15の該当するブロックに転送され格納される。こ
のとき、アドレス制御部22に取り込まれた空ブロック
番号は受信待ち行列24にも格納される。ここでは、第
4図に示すように、全受信バッファ待ち行列25の先頭
の空ブロック番号“0″が受信待ち行列24の先頭に格
納されることとなる。これを検知した割込信号出力部2
6は受信処理制御部16に対し受信割込信号28を送出
する。
1に人力されると、アドレス制御部22は空受信バッフ
ァ待ち行列25に格納されている空ブロック番号のうち
最先のものを取り込み、これを基に受信バッファメモリ
15の対応するブロックのアドレスを算出する。そして
、受信データ23はメインバス13を介して受信バッフ
アメ0 モリ15の該当するブロックに転送され格納される。こ
のとき、アドレス制御部22に取り込まれた空ブロック
番号は受信待ち行列24にも格納される。ここでは、第
4図に示すように、全受信バッファ待ち行列25の先頭
の空ブロック番号“0″が受信待ち行列24の先頭に格
納されることとなる。これを検知した割込信号出力部2
6は受信処理制御部16に対し受信割込信号28を送出
する。
これを受けた受信処理制御部16では、予め設定された
一連の処理を行う。すなわち、ローカルバス27を介し
て受信待ち行列24から処理待ちのブロック番号を取り
込むと共に、全受信バッファ待ち行列25に対し新たな
空ブロック番号を補充する。ここではブロック番号゛0
”が取り込まれるが、新たな空ブロック番号の補充は行
われない。この後、割込信号出力部26からの受信割込
信号28のリセットを行うと共に、CPUIIに対し受
信完了通知信号19を送出する。
一連の処理を行う。すなわち、ローカルバス27を介し
て受信待ち行列24から処理待ちのブロック番号を取り
込むと共に、全受信バッファ待ち行列25に対し新たな
空ブロック番号を補充する。ここではブロック番号゛0
”が取り込まれるが、新たな空ブロック番号の補充は行
われない。この後、割込信号出力部26からの受信割込
信号28のリセットを行うと共に、CPUIIに対し受
信完了通知信号19を送出する。
第5図は、受信バッファメモリ15のブロックOからブ
ロック4までの受信処理が行われた時点における受信待
ち行列24および全受信バッファ待ち行列25の内容を
表わしたものである。この図に示すように、ブロック0
およびブロック1についてはCPUIIによる処理が終
了して空ブロックとなっているので、これらのブロック
番号が全受信バッファ待ち行列25に新たに格納されて
いる。また、ブロック2〜ブロツク4のブロック番号は
受信待ち行列24に格納されており、CPUIIによる
処理待ちの状態を示している。
ロック4までの受信処理が行われた時点における受信待
ち行列24および全受信バッファ待ち行列25の内容を
表わしたものである。この図に示すように、ブロック0
およびブロック1についてはCPUIIによる処理が終
了して空ブロックとなっているので、これらのブロック
番号が全受信バッファ待ち行列25に新たに格納されて
いる。また、ブロック2〜ブロツク4のブロック番号は
受信待ち行列24に格納されており、CPUIIによる
処理待ちの状態を示している。
このようにして、本実施例では、受信データを受信バッ
ファメモリに格納する順序制御を受信インクフェイス部
と受信処理制御部により行うので、CPUは単に受信完
了通知を受けたのちに所定の処理を行うだけでよいこと
となる。
ファメモリに格納する順序制御を受信インクフェイス部
と受信処理制御部により行うので、CPUは単に受信完
了通知を受けたのちに所定の処理を行うだけでよいこと
となる。
以上説明したように、本発明によれば受信データを受信
バッファメモリに格納する順序制御を中央処理装置と独
立したハードウェアにより行うこととしたので、短い時
間にデータの受信が集中す1 2 るような過度状態においても、待ち行列の処理を実時間
的に行うことができるので、従来問題となっていた受信
データの抜けが発生することがないという効果がある。
バッファメモリに格納する順序制御を中央処理装置と独
立したハードウェアにより行うこととしたので、短い時
間にデータの受信が集中す1 2 るような過度状態においても、待ち行列の処理を実時間
的に行うことができるので、従来問題となっていた受信
データの抜けが発生することがないという効果がある。
また、従来中央処理装置に依存していたソフトウェア処
理を行わないので、中央処理装置の負担を軽減すること
ができるという効果もある。
理を行わないので、中央処理装置の負担を軽減すること
ができるという効果もある。
図面は本発明の一実施例を説明するためのもので、この
うち第1図は受信待ち行列処理装置を示すブロック図、
第2図は第1図の受信バッファメモリの内部を示す説明
図、第3図は初期状態における受信待ち行列および全受
信バッファ待ち行列の状態を示す説明図、第4図は最初
のブロックに受信処理を行った時点における受信待ち行
列および全受信バッファ待ち行列の状態を示す説明図、
第5図はブロック0〜ブロツク4に対して受信処理を行
った時点における受信待ち行列および全受信バッファ待
ち行列の状態を示す説明図である。 1・・・・・・CPUX 15・・・・・・受信バッフ
ァメモリ、6・・・・・・受信処理制御部、 1・・・・・・受信インクエイズ部、 2・・・・・・アドレス制御部、 4・・・・・・受信待ち行列、 5・・・・・・全受信バッファ待ち行列、6・・・・・
・割込信号出力部。
うち第1図は受信待ち行列処理装置を示すブロック図、
第2図は第1図の受信バッファメモリの内部を示す説明
図、第3図は初期状態における受信待ち行列および全受
信バッファ待ち行列の状態を示す説明図、第4図は最初
のブロックに受信処理を行った時点における受信待ち行
列および全受信バッファ待ち行列の状態を示す説明図、
第5図はブロック0〜ブロツク4に対して受信処理を行
った時点における受信待ち行列および全受信バッファ待
ち行列の状態を示す説明図である。 1・・・・・・CPUX 15・・・・・・受信バッフ
ァメモリ、6・・・・・・受信処理制御部、 1・・・・・・受信インクエイズ部、 2・・・・・・アドレス制御部、 4・・・・・・受信待ち行列、 5・・・・・・全受信バッファ待ち行列、6・・・・・
・割込信号出力部。
Claims (1)
- 【特許請求の範囲】 1、任意の大きさに分割されたブロック単位で受信デー
タを格納する受信バッファメモリのうちの空いているブ
ロックに付された空ブロック番号を待ち行列の形式で順
次格納する空ブロック番号格納手段と、 前記受信バッファメモリのうち、受信データの格納に使
用され所定の処理を待つブロックの番号である処理待ブ
ロック番号を待ち行列の形式で順次格納する処理待ブロ
ック番号格納手段と、前記空ブロック番号格納手段に対
する前記空ブロック番号の格納と取り出しの制御を行う
空ブロック番号制御部と、前記処理待ブロック番号格納
手段に対する前記処理待ブロック番号の格納と取り出し
の制御を行う処理待ブロック番号制御部とからなる受信
処理制御手段 とを具備することを特徴とする受信待ち行列処理装置。 2、任意の大きさに分割されたブロック単位で受信デー
タを格納する受信バッファメモリと、この受信バッファ
メモリに格納された受信データの処理を行う中央処理装
置と、 前記受信バッファメモリのブロックのうち空いているブ
ロックに付されたブロック番号を空ブロック番号として
待ち行列の形で順次格納する空きブロック番号格納手段
と、 データの受信があったとき前記空ブロック番号格納手段
から空ブロック番号の取り込みを行う空ブロック番号取
込手段と、 前記受信バッファメモリ内の、前記空ブロック番号取込
手段により取り込まれた空ブロック番号に対応するブロ
ックに対し、前記受信データの転送を行う受信データ転
送手段と、 この受信データ転送手段により転送された受信データの
格納されるブロックの番号である受信データ格納ブロッ
ク番号を待ち行列の形式で順次格納する受信データ格納
ブロック番号格納手段と、この受信データ格納ブロック
番号格納手段に対し前記受信データ格納ブロック番号の
格納が終了したとき、前記中央処理装置に対し前記受信
データの受信が完了したことを示す受信完了信号を出力
する受信完了信号出力手段 とを具備することを特徴とする受信待ち行列処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7206790A JP2527066B2 (ja) | 1990-03-23 | 1990-03-23 | 受信待ち行列処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7206790A JP2527066B2 (ja) | 1990-03-23 | 1990-03-23 | 受信待ち行列処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03273734A true JPH03273734A (ja) | 1991-12-04 |
JP2527066B2 JP2527066B2 (ja) | 1996-08-21 |
Family
ID=13478682
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7206790A Expired - Lifetime JP2527066B2 (ja) | 1990-03-23 | 1990-03-23 | 受信待ち行列処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2527066B2 (ja) |
-
1990
- 1990-03-23 JP JP7206790A patent/JP2527066B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2527066B2 (ja) | 1996-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7260104B2 (en) | Deferred queuing in a buffered switch | |
US5557744A (en) | Multiprocessor system including a transfer queue and an interrupt processing unit for controlling data transfer between a plurality of processors | |
US6862282B1 (en) | Method and apparatus for packet ordering in a data processing system | |
US7234004B2 (en) | Method, apparatus and program product for low latency I/O adapter queuing in a computer system | |
US8576864B2 (en) | Host ethernet adapter for handling both endpoint and network node communications | |
EP1199641B1 (en) | Data processing device used in serial communication system | |
SE515265C2 (sv) | System och förfarande för behandling av signaldata samt kommunikationssystem omfattande ett signaldatabehandlingssystem | |
US7539780B2 (en) | Asynchronous completion notification for an RDMA system | |
JPS5897944A (ja) | 複数マイクロプロセツサ間デ−タ転送方式 | |
JP3245500B2 (ja) | マルチプログラミングにおける事象管理方式 | |
US5999969A (en) | Interrupt handling system for message transfers in network having mixed hardware and software emulated modules | |
CN115981893A (zh) | 消息队列任务处理方法、装置、服务器及存储介质 | |
JPH03273734A (ja) | 受信待ち行列処理装置 | |
US20210034559A1 (en) | Packet Processing Device and Packet Processing Method | |
JP2001022718A (ja) | 並列処理装置 | |
US12026113B2 (en) | Packet processing device and packet processing method | |
JPH02310649A (ja) | 受信フレーム転送方式および通信制御装置 | |
WO2024077914A1 (zh) | 多核处理器的核间通信系统、方法、设备及存储介质 | |
JPS6151256A (ja) | 受信デ−タ転送制御方式 | |
CN117909264A (zh) | 一种dma请求的实现方法、装置及存储介质 | |
JPH06334705A (ja) | 通信制御装置 | |
JP2991223B2 (ja) | データ処理装置 | |
JPH0728750A (ja) | インターフェース変換装置 | |
JPH1091569A (ja) | Dma転送制御装置、及びキャプチャボード又はキャプチャカード、並びに情報処理装置 | |
JPH0713881A (ja) | 通信処理装置 |