CN117909264A - 一种dma请求的实现方法、装置及存储介质 - Google Patents

Abstract

本申请公开了一种DMA请求的实现方法、装置及存储介质。本申请公开的DMA请求的实现方法包括：记录每个队列的状态机和超时时刻,如果没有队列更新事件发生则采用轮询队列的方式轮询到该队列。如果当队列更新事件发生时，使用所述队列的编号ID作为队列信息内存的地址索引，读取之前记录的状态信息与超时时刻，送入所述状态机处理，处理完成后将结果回写到所述地址索引的内存中。本申请还提供了一种DMA请求的实现装置及存储介质。

Description

一种DMA请求的实现方法、装置及存储介质

技术领域

本申请涉及数据通信领域，尤其涉及一种DMA请求的实现方法、装置和存储介质。

背景技术

DMA传输是一种直接内存访问技术，也称为直接存储器访问技术，是一种基于硬件的数据传输方式。DMA传输可以通过直接访问主存储器来读写数据，而不需要CPU的参与。DMA传输的最大优点在于其高效的数据传输能力，可以在不占用CPU资源的情况下进行数据传输。网络收发包PPS(即packets per second，每秒发包数量)，是指服务器每秒最多可以处理的网络数据包数量。PPS是衡量云服务器网络性能的一项重要指标，网络收发包PPS越高，则表示服务器的性能越。PPS性能测试通常使用64字节小包来实现，这表示每次64字节报文的传输，需要一次PCIE IO(Peripheral Component Interconnect Express IO)，以及一个中断MSIX(Message Signaled Interrupts)请求。如果使用常规的PCIE-DMA(PCIEDirect Memory Access)的方式来实现，这无疑会对PCIE信用恢复以及CPU对中断响应带来极大挑战。

发明内容

针对上述技术问题，本申请实施例提供了一种DMA请求的实现方法、装置及存储介质。

第一方面，本申请实施例提供的一种DMA请求的实现方法，包括：

记录每个队列的状态机和超时时刻；

如果没有队列更新事件发生则采用轮询队列的方式轮询到该队列；如果当队列更新事件发生时，使用所述队列的编号ID作为队列信息内存的地址索引，读取之前记录的状态信息与超时时刻，送入所述状态机处理，处理完成后将结果回写到所述地址索引的内存中。

优选的，送入所述状态机处理包括：

向所述状态机发起描述符表项编号DCB idx更新请求；

通过所述状态机处理所述DCB idx更新请求。

优选的，通过所述状态机处理所述DCB idx更新请求包括：

启动计时器，状态机进入空闲状态；

接收到DCB idx更新请求时，进入忙碌状态，并根据当前时刻设定下一次计时器超时时间，并直接输出更新请求；

若再次接收到DCB idx更新请求且状态机处于忙碌状态，先判断当前时间是否已经超出超时时间，若已经超时，则输出DCB idx更新请求，状态机跳回空闲状态；如未超时，抑制本次DCB idx更新请求，状态机跳到等待状态；

若再次接收到DCB idx更新请求且为等待状态，抑制本次DCB idx更新请求，直到达到超时时间，释放最后一个收到的DCB idx更新请求，状态机跳到空闲状态。

优选的，采用轮询队列的方式轮询到该队列包括：

采用每个时钟周期递增轮询队列的方式轮询到该队列。

第二方面，本申请实施例还提供一种DMA请求的实现装置，包括：

队列管理模块，所述队列管理模块包括多个队列，被配置用于记录每个队列的状态机和超时时刻；如果没有队列更新事件发生则采用轮询队列的方式轮询到该队列；如果当队列更新事件发生时，使用所述队列的编号ID作为队列信息内存的地址索引，读取之前记录的状态信息与超时时刻，送入所述状态机处理，处理完成后将结果回写到所述地址索引的内存中；

状态机模块，被配置用于处理所述队列管理模块的描述符表项编号DCB idx更新请求。

第三方面，本申请实施例还提供一种DMA请求的实现装置，包括：存储器、处理器和用户接口；

所述存储器，用于存储计算机程序；

所述用户接口，用于与用户实现交互；

所述处理器，用于读取所述存储器中的计算机程序，所述处理器执行所述计算机程序时，实现本发明提供的DMA请求的实现方法。

第四方面，本申请实施例还提供一种处理器可读存储介质，所述处理器可读存储介质存储有计算机程序，所述处理器执行所述计算机程序时实现本发明提供的DMA请求的实现方法。

使用本发明的DMA请求的实现方法，对每个队列单独记录状态机和超时时间，支持单队列、多队列下的idx更新写请求合并，适用于虚拟化、非虚拟化场景，并且可以对任意长度的数据请求做合并处理；减少了写请求数量，降低对PCIE带宽的消耗，提升整体性能；减少了msix中断请求次数，降低CPU响应次数。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅是本申请的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的缓冲区数据更新示意图；

图2为本申请实施例提供的队列状态机示意图；

图3为本申请实施例提供的DMA请求的实现方法流程示意图；

图4为本申请实施例提供的队列管理示意图；

图5为本申请实施例提供的DMA请求的实现装置示意图；

图6为本申请实施例提供的另一种DMA请求的实现装置结构示意图。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部份实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

下面对文中出现的一些词语进行解释：

1、本发明实施例中术语“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。

2、本申请实施例中术语“多个”是指两个或两个以上，其它量词与之类似。

3、DMA：直接内存获取。

4、DCB：描述符表项。

6、Idx：编号。

7、Addr:地址。

8、fifo，即First In First Out，一种先入先出(读写数据是只能顺序写入顺序读出)的数据缓存器。

针对现有技术问题，本发明公开了一种DMA请求的实现方法，在实现现有标准DMA传输机制的基础上，通过优化DCB idx的更新机制来提升DMA请求对PCIE带宽的利用率，同时减少MSIX的中断请求次数。

本发明的方法使用前后端通信模型，在主机中运行PCIE设备的驱动程序，通过更新DCB中内容来实现数据交互。DCB可以认为是一段环形缓存器buff，包括了idx、flag、addr、length等信息，每个DCB指向了一段数据存放空间。

在数据传输过程中，后端逻辑通过更新DCB和idx来告知驱动DCB指向的buff有数据更新，如图1所示。DCB上方的idx字段用于索引指向下一个可用的DCB条目，如果软件记录的历史idx值小于后端逻辑更新的idx值，则说明buff中已经存放了待处理的数据，此时软件可以从buff中获取数据并且释放buff。当有多个数据包需要传输，则需要更新多次DCBidx，而每一次DCB idx的更新操作都会触发一次PCIE写请求，并且还会发起一次msix中断请求。

作为一种优选示例，驱动与后端逻辑交互流程如下：

S1、后端DCB表项所在存储空间的物理基地址获取(多个队列则对应多个DCB表项)；

S2、等待上行通道使能信号有效；

S3、发起memory read获取DCB内容，判断flag状态位；

S4、根据用户数据fifo状态进行调度；

S5、数据拆分组帧，发起memory write进行数据写入；

S6、全部数据写完，更新DCB表项，更新idx；

S7、发起msix中断,通知驱动侧数据搬移完成；

S8、软件拷贝数据后，更新DCB表项。

频繁的idx写请求会消耗大量的PCIE信用，造成带宽利用率下降，另外频繁的msix中断也会增加CPU响应处理时间，对CPU造成负担。

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，并不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

需要说明的是，本申请实施例的展示顺序仅代表实施例的先后顺序，并不代表实施例所提供的技术方案的优劣。

参见图3，本申请实施例提供的一种DMA请求的实现方法示意图，如图1所示，该方法包括步骤S301到S302：

S301、记录每个队列的状态机和超时时刻；

S302、如果没有队列更新事件发生则采用轮询队列的方式轮询到该队列；如果当队列更新事件发生时，使用所述队列的编号ID作为队列信息内存的地址索引，读取之前记录的状态信息与超时时刻，送入所述状态机处理，处理完成后将结果回写到所述地址索引的内存中。

本发明中，每个队列均维护一个状态机和超时时刻。其中，超时时刻是指队列可以进行超时输出的时刻，比如初始时刻为0，合并时间为1us，则超时时刻为1us，下一次超时则为2us。

每个队列维护的状态如图2所示，状态机的工作和状态迁移过程如下步骤A1到A4：

A1、启动time计时器，idle状态；

A2、队列a发起，直接输出更新请求，状态机从idle跳到busy，根据当前time时刻设定下一次超时时间time；

A3、队列a再次发起DCB idx更新请求，先判断当前时间是否已经超出超时时间，如已经超时，输出DCB idx更新请求，状态机跳回idle状态；如未超时，抑制本次DCB idx更新请求，状态机跳到waiting状态；

A4、抑制所有收到的DCB idx更新请求，直到达到超时时刻，释放最后一个收到的DCB idx更新请求，状态机跳到idle状态。

作为一种可选示例，送入所述状态机处理包括：

向所述状态机发起描述符表项编号DCB idx更新请求；

通过所述状态机处理所述DCB idx更新请求。

作为一种可选示例，如图2所示的状态机，通过该状态机处理所述DCB idx更新请求包括：

启动计时器，状态机进入空闲状态；

接收到DCB idx更新请求时，进入忙碌状态，并根据当前时刻设定下一次计时器超时时间，并直接输出更新请求；

若再次接收到DCB idx更新请求且状态机处于忙碌状态，先判断当前时间是否已经超出超时时间，若已经超时，则输出DCB idx更新请求，状态机跳回空闲状态；如未超时，抑制本次DCB idx更新请求，状态机跳到等待状态；

若再次接收到DCB idx更新请求且为等待状态，抑制本次DCB idx更新请求，直到达到超时时间，释放最后一个收到的DCB idx更新请求，状态机跳到空闲状态。

优选的，采用轮询队列的方式轮询到该队列包括：

采用每个时钟周期递增轮询队列的方式轮询到该队列。

作为一种可选示例，多队列的情况下，如图4所示，需记录每个队列的状态机和超时时刻，通过queue更新事件触发与轮询触发来修改不同队列的状态变化。当queue更新事件发生，直接使用queue id作为queue info ram的地址索引，读取之前记录的状态信息与超时时刻，然后送入图2所示状态机处理，处理完成后将结果回写到同样地址的ram中；如果没有queue更新事件发生，则采用每个时钟周期递增轮询queue的方式，来完成对轮询的queue历史状态读取、状态机处理与新状态回写操作。

本发明的DMA请求实现方法，可以在智能网卡上应用，也可用于基于PCIE DMA硬件加速的网卡中。范围涉及到软件和硬件，软件包括DMA多队列管理，硬件包括芯片数字电路设计中的实现DCB idx合并的电路设计。

本发明中，多队列的情况下，记录每个队列的状态机和超时时刻，通过queue更新事件触发与轮询触发来修改不同队列的状态变化。每个队列单独通过一个状态机进行运行，从而提升了DMA请求对PCIE带宽的利用率，同时减少了MSIX的中断请求次数。本发明的方法，支持单队列、多队列下的idx更新写请求合并，适用于虚拟化、非虚拟化场景，并且可以对任意长度的数据请求做合并处理。减少了写请求数量，降低对PCIE带宽的消耗，提升整体性能。减少了msix中断请求次数，降低CPU响应次数。同时，本发明中超时合并时间可以通过管理面实时实现参数控制，从而应对不同场景需求。

基于同一个发明构思，如图5所示，本发明实施例还提供了一种DMA请求的实现装置，如图5所示，该装置包括：

队列管理模块501，队列管理模块501包括多个队列，被配置用于记录每个队列的状态机和超时时刻；如果没有队列更新事件发生则采用轮询队列的方式轮询到该队列；如果当队列更新事件发生时，使用所述队列的编号ID作为队列信息内存的地址索引，读取之前记录的状态信息与超时时刻，送入所述状态机处理，处理完成后将结果回写到所述地址索引的内存中；

状态机模块502，被配置用于处理所述队列管理模块的描述符表项编号DCB idx更新请求。

作为一种可选示例，所述送入所述状态机处理包括：

向所述状态机发起描述符表项编号DCB idx更新请求；

通过所述状态机处理所述DCB idx更新请求。

作为一种可选示例，状态机模块502被配置用于处理所述队列管理模块的描述符表项编号DCB idx更新请求，包括：

启动计时器，状态机进入空闲状态；

接收到DCB idx更新请求时，进入忙碌状态，并根据当前时刻设定下一次计时器超时时间，并直接输出更新请求；

若再次接收到DCB idx更新请求且状态机处于忙碌状态，先判断当前时间是否已经超出超时时间，若已经超时，则输出DCB idx更新请求，状态机跳回空闲状态；如未超时，抑制本次DCB idx更新请求，状态机跳到等待状态；

若再次接收到DCB idx更新请求且为等待状态，抑制本次DCB idx更新请求，直到达到超时时间，释放最后一个收到的DCB idx更新请求，状态机跳到空闲状态。

作为一种可选示例，采用轮询队列的方式轮询到该队列包括：

采用每个时钟周期递增轮询队列的方式轮询到该队列。

需要说明的是，本实施例提供的装置与上述方法实施例提供的方法属于同一个发明构思，解决相同的技术问题，达到相同的技术效果，相同之处不再赘述。

基于同一个发明构思，本发明实施例还提供了一种DMA请求的实现装置，如图6所示，该装置包括：

包括存储器602、处理器601和用户接口603；

所述存储器602，用于存储计算机程序；

所述用户接口603，用于与用户实现交互；

所述处理器601，用于读取所述存储器602中的计算机程序，所述处理器601执行所述计算机程序时，实现：

记录每个队列的状态机和超时时刻；

如果没有队列更新事件发生则采用轮询队列的方式轮询到该队列；如果当队列更新事件发生时，使用所述队列的编号ID作为队列信息内存的地址索引，读取之前记录的状态信息与超时时刻，送入所述状态机处理，处理完成后将结果回写到所述地址索引的内存中。

其中，在图6中，总线架构可以包括任意数量的互联的总线和桥，具体由处理器601代表的一个或多个处理器和存储器602代表的存储器的各种电路链接在一起。总线架构还可以将诸如外围设备、稳压器和功率管理电路等之类的各种其他电路链接在一起，这些都是本领域所公知的，因此，本文不再对其进行进一步描述。总线接口提供接口。处理器601负责管理总线架构和通常的处理，存储器602可以存储处理器601在执行操作时所使用的数据。

处理器601可以是CPU、ASIC、FPGA或CPLD，处理器601也可以采用多核架构。

处理器601执行存储器602存储的计算机程序时，实现实施例一中的任一DMA请求的实现方法。

需要说明的是，实施例三提供的装置与实施例一提供的方法属于同一个发明构思，解决相同的技术问题，达到相同的技术效果，实施例三提供的装置能实现实施例一的所有方法，相同之处不再赘述。

本申请还提出一种处理器可读存储介质。其中，该处理器可读存储介质存储有计算机程序，所述处理器执行所述计算机程序时实现实施例一中的任一DMA请求的实现方法。

需要说明的是，本申请实施例中对单元的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。

本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (10)

1.一种DMA请求的实现方法，其特征在于，包括：

记录每个队列的状态机和超时时刻；

如果没有队列更新事件发生则采用轮询队列的方式轮询到该队列；如果当队列更新事件发生时，使用所述队列的编号ID作为队列信息内存的地址索引，读取之前记录的状态信息与超时时刻，送入所述状态机处理，处理完成后将结果回写到所述地址索引的内存中。

2.根据权利要求1所述的方法，其特征在于，所述送入所述状态机处理包括：

向所述状态机发起描述符表项编号DCB idx更新请求；

通过所述状态机处理所述DCB idx更新请求。

3.根据权利要求2所述的方法，其特征在于，所述通过所述状态机处理所述DCB idx更新请求包括：

启动计时器，状态机进入空闲状态；

接收到DCB idx更新请求时，进入忙碌状态，并根据当前时刻设定下一次计时器超时时间，并直接输出更新请求；

若再次接收到DCB idx更新请求且状态机处于忙碌状态，先判断当前时间是否已经超出超时时间，若已经超时，则输出DCB idx更新请求，状态机跳回空闲状态；如未超时，抑制本次DCB idx更新请求，状态机跳到等待状态；

若再次接收到DCB idx更新请求且为等待状态，抑制本次DCB idx更新请求，直到达到超时时间，释放最后一个收到的DCB idx更新请求，状态机跳到空闲状态。

4.根据权利要求2所述的方法，其特征在于，所述采用轮询队列的方式轮询到该队列包括：

采用每个时钟周期递增轮询队列的方式轮询到该队列。

5.一种DMA请求的实现装置，其特征在于，包括：

队列管理模块，所述队列管理模块包括多个队列，被配置用于记录每个队列的状态机和超时时刻；如果没有队列更新事件发生则采用轮询队列的方式轮询到该队列；如果当队列更新事件发生时，使用所述队列的编号ID作为队列信息内存的地址索引，读取之前记录的状态信息与超时时刻，送入所述状态机处理，处理完成后将结果回写到所述地址索引的内存中；

状态机模块，被配置用于处理所述队列管理模块的描述符表项编号DCB idx更新请求。

6.根据权利要求5所述的装置，其特征在于，所述送入所述状态机处理包括：

向所述状态机发起描述符表项编号DCB idx更新请求；

通过所述状态机处理所述DCB idx更新请求。

7.根据权利要求5所述的装置，其特征在于，所述状态机模块被配置用于处理所述队列管理模块的描述符表项编号DCB idx更新请求包括：

启动计时器，状态机进入空闲状态；

接收到DCB idx更新请求时，进入忙碌状态，并根据当前时刻设定下一次计时器超时时间，并直接输出更新请求；

若再次接收到DCB idx更新请求且状态机处于忙碌状态，先判断当前时间是否已经超出超时时间，若已经超时，则输出DCB idx更新请求，状态机跳回空闲状态；如未超时，抑制本次DCB idx更新请求，状态机跳到等待状态；

若再次接收到DCB idx更新请求且为等待状态，抑制本次DCB idx更新请求，直到达到超时时间，释放最后一个收到的DCB idx更新请求，状态机跳到空闲状态。

8.根据权利要求5所述的装置，其特征在于，所述采用轮询队列的方式轮询到该队列包括：

采用每个时钟周期递增轮询队列的方式轮询到该队列。

9.一种DMA请求的实现装置，其特征在于，包括存储器、处理器和用户接口；

所述存储器，用于存储计算机程序；

所述用户接口，用于与用户实现交互；

所述处理器，用于读取所述存储器中的计算机程序，所述处理器执行所述计算机程序时，实现如权利要求1到4之一所述的DMA请求的实现方法。

10.一种处理器可读存储介质，其特征在于，所述处理器可读存储介质存储有计算机程序，所述处理器执行所述计算机程序时实现如权利要求1至4之一所述的DMA请求的实现方法。