JPH03273283A

JPH03273283A - 水平偏向回路

Info

Publication number: JPH03273283A
Application number: JP7205090A
Authority: JP
Inventors: Masanori Matsuzaki; 松崎　政則; Masao Kako; 加来　雅郎; Koichi Sudo; 幸一須藤
Original assignee: Hitachi Ltd; Hitachi Video Engineering Co Ltd
Current assignee: Hitachi Image Information Systems Inc; Hitachi Ltd
Priority date: 1990-03-23
Filing date: 1990-03-23
Publication date: 1991-12-04

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、複数の周波数に対応可能な水平偏向回路等か
ら成るディスプレイ装置において、８字補正コンデンサ
を水平走査期間に対応した容量に切り替える切り替え装
置と、共振コンデンサを水平帰線期間に対応した容量に
切り替える切り替え装置を備えた水平偏向回路に係わり
、切り替え動作における切り替え素子の低損失化、およ
び破壊防止に関するものである。

〔従来の技術〕　「実開昭６２−９９００９７．！１従
来より、複数の周波数に対応可能な水平偏向回路を用い
たディスプレイ装置において、水平走査期間に対応させ
て８字補正コンデンサを切り替える方法として実開昭６
２−９９０９７に記載されている方法が知られている。

この方法は、第３図に示すようにＭＯＳ　　ＦＥＴ１０
を用い、水平走査期間に対応して８字補正コンデンサを
切り替える方法である。

〔発明が解決しようとするＳ題〕

上記従来技術では、８字補正コンデンサの切り替えのタ
イミングを定めていなかった。そのため。

水平偏向電流の増加に伴い、切り替え動作を行ったとき
コンデンサに突入電流が流れ、切り替え素子であるＭＯ
Ｓ　　ＦＥＴの最大ドレインＮ、流を越え破壊するとい
う問題があった。また、突入電流を小さく抑えるためＭ
ＯＳ　　ＦＥＴの切り替え動作時間つまりターンオン時
間を長くするとＭＯＳＦＥＴの損失が大きくなるという
問題があった。

同様に、共振コンデンサを切り替えるときにも、コンデ
ンサに突入電流が流れ、切り替え素子であるＭＯＳ　　
ＦＥＴの最大ドレイン電流を越え破壊するという問題が
あった。また、突入電流を小さく抑えるためＭＯＳ　　
ＦＥＴの切り替え動作時間つまりターンオン時間を長く
するとＭＯＳ　　ＦＥＴの損失が大きくなるという問題
があった。

本発明の目的は、水平偏向電流が増加しても切り替え素
子であるＭＯＳ　　ＦＥＴ破壊を防ぐこと。

および切り替え動作におけるＭＯＳ　　ＦＥＴの損失を
抑えることを目的としている。

〔課題を解決するための手段〕

上記目的は、水平帰線期間内で８字補正コンデンサに流
れる電流がＯのとき、切り替え用の８字補正コンデンサ
を付加させる、もしくは切り離すように、切り替え素子
を動作させることで実現できる。同様に、水平走査期間
内で共振コンデンサに流れる電流がＯのとき、切り替え
用の共振コンデンサを付加させる。もしくは切り離すよ
うに。

切り替え素子を動作させることで実現できる。

〔作用〕

上記の手段による８字補正コンデンサの切り替え動作は
、水平帰線期間内で８字補正コンデンサに流れる電流が
ＯＡのとき切り替えるため、切り替え素子のスイッチン
グ損失は小さく抑えられる。

また、切り替え用の８字補正コンデンサに流れる電流が
ＯＡのときに切り替えるため突入電流がなく、切り替え
素子の破壊を防ぐことができる。

同様にして、共振コンデンサを切り替える動作にも、共
振コンデンサに流れる電流がＯのとき切り替えるため、
切り替え素子のスイッチング損失は小さく抑えられる。

また、切り替え用の共振コンデンサに流れる電流がＯの
ときに切り替えるため突入電流がなく、切り替え素子の
破壊を防ぐことができる。

〔実施例〕

第１図は本発明のＳ字補正コンデンサ切り替えの原理図
を示す、１は水平偏向出力トランジスタ、２はダンパー
ダイオード、３は共振コンデンサ、４はチョークコイル
、５は水平偏向ヨーク、６は８字コンデンサ、７は切り
替え用８字補正コンデンサ、８は水平偏向周波数判別装
置、９はＳ字補正コンデンサ切り替え制御装置、１０は
切り替え素子であるＭＯＳ　　ＦＥＴである。第２図は
本発明の動作波形を示したものであり、（１１）は８字
補正コンデンサに加わる電圧波形、（１２）は８字補正
コンデンサに流れる電流波形、（１３）はＭ　ＯｖＳ　
　Ｆ　Ｅ　Ｔ　ニ加わる電圧波形、（１４）はＭＯＳ　
　ＦＥＴに流れる電流波形、（１５ａ）は水平偏向周波
数判別装置の出力信号波形、（１５ｂ）は切り替え制御
装置の出力信号波形である。

以下本発明の詳細な説明を行う、第２図（１５ａ）ｔ、
からｔ、は水平偏向周波数ｆｉｘの期間であり、ｔ０以
前およびｔ、以降は水平偏向周波数ｆ、１゜の期間とす
る。水平偏向周波数判別袋！８は、水平偏向周波数が変
わると第２図（１５ａ）のような信号を出力する。Ｓ字
補正コンデンサ切り替え制御袋！９は、水平偏向周波数
判別装置８の出力信号により次の動作を行う、８字補正
コンデンサを付加させる場合、第２図（１５ｂ）のｔ工
のときつまり、水平帰線期間内で８字補正コンデンサに
流れる電流がＯＡのとき、切り替え用８字補正コンデン
サを付加させるように、水平偏向周波数判別装置８の出
力信号の位相を遅らせて出力する。

このことにより、第１図ＭＯ５ＦＥＴ１０のドレイン・
ソース間に加わる電圧が最低電圧、および流れる電流が
ＯのときＭＯＳ　　ＦＥＴ１０をターンオンさせるため
、切り替え素子であるＭＯＳＦＥＴのスイッチング損失
を小さく抑えることが実現できる。また、切り替え用の
８字補正コンデンサに流れる電流が０であるめ突入電流
がなく切り替え素子であるＭＯＳ　　ＦＥＴの破壊を防
ぐことが実現できる１次に８字補正コンデンサを切り離
す場合、第２図（１５ｂ）のｔ８のときつまり、水平帰
線期間内で８字補正コンデンサに流れる電流がＯＡのと
き、切り替え用８字補正コンデンサを切り離すように、
水平偏向周波数判別装置８の出力信号の位相を遅らせて
出力する。このことにより、ＭＯＳ　　ＦＥＴのドレイ
ン・ソース間に加わる電圧がＯｖもしくは最低電圧、お
よび流れる電流がＯＡのときターンオフさせるため、切
り替え素子であるＭＯＳ　　ＦＥＴのスイッチング損失
を小さく抑えることが実現できる。

第４図は、Ｓ字補正コンデンサ切り替え制御装置の第一
の実施例であり、２１は切り替え素子であるＭＯＳ　　
ＦＥＴの駆動用トランジスタ、２３は単安定マルチバイ
ブレータ、２４はＤ−ＦＦである。第５図は、第４図の
動作波形である。

第４図において、単安定マルチバイブレータ２３のＢ入
力に第５図（２５）のような水平ブランキング信号を入
力する。単安定マルチバイブレータ２３は、ブランキン
グ信号の立ち上がりに合わせて立ち下がり、コンデンサ
１６と抵抗１７の時定数で決定される時間で立ち上がる
信号を出力する。コンデンサ１６と抵抗１７の時定数を
水平帰線期間の中央のところで立ち上がるように調整し
ておき、第５図（２６）のような信号を出力させる。こ
の出力信号を第４図のＤ−ＦＦ２４のクロック入力に入
力する。また、第４図のＤ−ＦＦ２４のＤ入力には、第
５Ｑｌ（１５ａ）のような水平偏向周波数判別装置の出
力信号を入力する。第４図のＤ−ＦＦ２４は、クロック
入力の立上がりに合わせてＤ入力の信号を出力し、次ぎ
のクロック入力がくるまで維持する。したがって、クロ
ック入力の立ち上がりつまり、水平帰線期間の中央であ
る第５図（１５ｂ）のｔｌもしくはｔ２に水平偏向周波
数判別装置の出力信号を出力することになる。このこと
により、水平偏向周波数判別装置の出力信号が帰線期間
内の水平偏向電流が０以外に切り替わっても必ず帰線期
間内の水平偏向電流がＯのときに切り替えることになる
。８字補正コンデンサを付加するときは、切り替え素子
であるＭＯＳ　　ＦＥＴのドレイン・ソース間に加わる
電圧が最低電圧、および流れる電流がＯのときにＭＯＳ
　　ＦＥＴ１０をターンオンさせるため、切り替え素子
であるＭＯＳ　　ＦＥＴのスイッチング損失を小さく抑
えることが実現できる。また、切り替え用の８字補正コ
ンデンサに流れる電流がＯＡであるため突入電流がなく
切り替え素子であるＭＯＳ　　ＦＥＴの破壊を防ぐこと
が実現できる。８字補正コンデンサを切り離すときは、
ＭＯＳ　　ＦＥＴのドレイン・ソース間に加わる電圧が
ＯＶもしくは最低電圧、および流れる電流がＯＡのとき
ターンオフさせるため、切り替え素子であるＭＯＳ　　
ＦＥＴのスイッチング損失を小さく抑えることが実現で
きる。

第６図は、Ｓ字補正コンデンサ切り替え制御装置の第二
の実施例であり、２８は電流検出コイル、３１はスイッ
チングトランジスタである。第７図は、第６図の動作波
形である。

第６図の電流検出コイル２８は第７図（３３）に示すよ
うな水平偏向電流を検出する。第６図のスイッチングト
ランジスタ３１は電流コイル２８より送られてくる信号
によりスイッチング動作をし、コレクタには第７図（３
４）に示すような。

水平走査期間の中央でたちさがり、水平帰線期間の中央
で立ち上がる信号を出力する。第６図のＤ−ＦＦ２４の
クロック入力には、スイッチングトランジスタ３１のコ
レクタ出力信号である第７図（３４）の信号を入力する
。第６図のＤ−ＦＦ２４の入力には、水平偏向周波数判
別装置の出力信号である第７図（１５ａ）の信号を入力
する。

第６図のＤ−ＦＦ２４は、クロック入力の立上がりに合
わせてＤ入力の信号を出力し、次ぎのクロック入力がく
るまで維持する。したがってクロック入力の立ち上がり
つまり、水平帰線期間の中央である第７図（１５ｂ）の
ｔｌもしくはｔ２に水平偏向周波数判別装置の出力信号
を出力することになる。このことにより、水平周波数判
別装置の出力信号が帰線期間内の水平偏向電流がＯ以外
に切り替わっても必ず帰線期間内の水平偏向電流が０の
ときに切り替えることになる。８字補正コンデンサを付
加するときは、切り替え素子であるＭＯＳ　　ＦＥＴの
ドレイン・ソース間に加わる電圧が最低電圧、および流
れる電流がＯＡのときＭＯ５ＦＥＴＩＯをターンオンさ
せるため、切り替え素子であるＭＯＳ　　ＦＥＴのスイ
ッチング損失を小さく抑えることが実現できる。また、
切り替え用の８字補正コンデンサに流れる電流がＯであ
るため突入電流がなく切り替え素子であるＭＯＳＦＥＴ
の破壊を防ぐことが実現できる。８字補正コンデンサを
切り離すときは、ＭＯＳ　　ＦＥＴ（７）ドレイン・ソ
ース間に加わる電圧が０もしくは最低電圧、および流れ
る電流がＯのときにターンオフさせるため、切り替え素
子であるＭＯＳ　　ＦＥＴのスイッチング損失を小さく
抑えることが実現できる。

第８図は、Ｓ字補正コンデンサ切り替え制御装置の第三
の実施例であり、３７は単安定マルチバイブレータであ
る。第９図は第８図の動作波形である。

前述の第４図においてはＤ−ＦＦのＢ入力に水平ブラン
キング信号を入力したが、水平出力トランジスタドライ
ブ信号を入力しても同様な効果が得られる。以下説明を
行う、第８図の単安定マルチバイブレータ３７に第９図
（３８）のような水平出力トランジスタドライブ信号を
入力する。単安定マルチバイブレータ３７は、ドライブ
信号の立ち上がりに合わせて立ち下がり、コンデンサ３
５と抵抗３６の時定数で決定される時間で立ち上がる信
号を出力する。コンデンサ３５と抵抗３６の時定数を水
平帰線期間の中央のところで立ち上がるように調整して
おき、第９図（３９）のような信号を出力させる。この
出力信号を第８図のＤ−ＦＦ２４のクロック入力に入力
する。Ｄ入力には第９図（１５ａ）のような水平偏向周
波数判別装置の出力信号を入力する。第８図のＤ−ＦＦ
２４は、クロック入力の立上がりに合わせてＤ入力の信
号を出力し１次ぎのクロック入力がくるまで維持する。

したがって、クロック入力の立ち上がりつまり、水平帰
線期間の中央である第９図（１５ｂ）のｔｌもしくはｔ
、に水平偏向周波数判別装置の出力信号を出力すること
になる。このことにより、水平偏向周波数判別装置の出
力信号が帰線期間内の水平偏向電流がＯＡ以外に切り替
わっても必ず帰線期間内の水平偏向電流がＯのときに切
り替えることになる。８字補正コンデンサを付加すると
きは、切り替え素子であるＭＯＳ　　ＦＥＴのドレイン
・ソース間に加わる電圧が最低電圧、および流れる電流
がＯのときにＭＯＳ　　ＦＥＴ１０をターンオンさせる
ため、切り替え素子であるＭＯＳ　　ＦＥＴのスイッチ
ング損失を小さく抑えることが実現できる。また、切り
替え用の８字補正コンデンサに流れる電流が０であるた
め突入電流がなく切り替え素子であるＭＯＳ　　ＦＥＴ
の破壊を防ぐことが実現できる。８字補正コンデンサを
切り離すときは、ＭＯＳ　　ＦＥＴのドレイン・ソース
間に加わる電圧がＯもしくは最低電圧。

および流れる電流がＯのときにターンオフさせるため、
切り替え素子であるＭＯＳ　　ＦＥＴのスイッチング損
失を小さく抑えることが実現できる。

第１０図は、第１図において切り替え素子であるＭＯＳ
　　ＦＥＴの代りにバイポーラトランジスタとダイオー
ドを用いた場合の第四の実施例である。４０は切り替え
素子であるバイポーラトランジスタ、４１はダイオード
である。

第１図においては切り替え素子にＭＯＳ　　ＦＥＴを用
いたが、第１０図に示すようにバイポーラトランジスタ
とダイオードを用いても同様な効果が得られる。

第１１図は、第１図において切り替え素子であるＭＯＳ
　　ＦＥＴの代りにリレーを用いた場合の第五の実施例
である。

第１図においては切り替え素子にＭＯＳ　　ＦＥＴを用
いたが、第１１図に示すようにリレーを用いても同様な
効果が得られる。

第１２図は本発明の共振コンデンサ切り替えの原理図を
示す、４３は共振コンデンサ切り替え制御装置、４４は
切り替え素子であるＭＯＳ　　ＦＥＴ、４５は切り替え
用共振コンデンサである。第１３図は本発明の動作波形
を示したものであり、（４６）は水平偏向電流波形、（
４７）は水平出力トランジスタのコレクタパルス波形、
（４８）は共振コンデンサに流れる電流波形、（４９）
はＭＯＳ　　ＦＥＴに加わる電圧波形、（５０）はＭＯ
Ｓ　　ＦＥＴに流れる電流波形、（５１）は水平偏向周
波数判別装置の出力信号波形、（５２）は切り替え制御
装置の出力信号波形である。

第１３図（５１）ｔ４からｔ、は水平偏向周波数ｆＭａ
の期間であり、ｔ４以前およびｔ、以降は水平偏向周波
数ｆＭ＋の期間とする。水平偏向周波数判別装置８は、
水平偏向周波数が変わると第１３図（５２）のような信
号を出力する。共振コンデンサ切り替え制御装置４３は
、水平偏向周波数判別装置！８の出力信号により次の動
作を行う、共振コンデンサを付加させる場合、第１３図
（５２）のｔ、のときつまり、水平走査期間内で共振コ
ンデンサに流れる電流がＯＡのとき、切り替え用共振コ
ンデンサを付加させるように、水平偏向周波数判別装置
８の出力信号の位相を遅らせて出力する。

このことにより、第１２図ＭＯ８ＦＥＴ４４のドレイン
・ソース間に加わる電圧が最低電圧、および流れる電流
がＯのときにＭＯＳ　　ＦＥＴ４４をターンオンさせる
ため、切り替え素子であるＭＯＳ　　ＦＥＴのスイッチ
ング損失を小さく抑えることが実現できる。また、切り
替え用の共振コンデンサに流れる電流がＯであるため突
入電流がなく切り替え素子であるＭＯＳ　　ＦＥＴの破
壊を防ぐことが実現できる１次に共振コンデンサを切り
離す場合、第１３図（５２）のｔ７のときつまり、水平
走査期間内で共振コンデンサに流れる電流がＯのとき、
切り替え用共振コンデンサを切り離すように、水平偏向
周波数判別装置８の出力信号の位相を遅らせて出力する
。このことにより１ＭＯ５ＦＥＴのドレイン・ソース間
に加わる電圧がＯもしくは最低電圧、および流れる電流
がＯのときにターンオフさせるため、切り替え素子であ
るＭＯＳ　　ＦＥＴのスイッチング損失を小さく抑える
ことが実現できる。

第１４図は、共振コンデンサ切り替え制御装置の第一の
実施例であり、５７は切り替え素子であるＭＯＳ　　Ｆ
ＥＴの駆動用トランジスタ、５８はＤ−ＦＦである。第
１５図は、第１４図の動作波形である。

第１４図において、水平ブランキング信号を反転した第
１５図（５９）のような信号を第１４図のＤ−ＦＦ５８
のクロック入力に入力する。また。

第１４図のＤ−ＦＦ５８のＤ入力には、第１５図（５１
）のような水平偏向周波数判別装置の出力信号を入力す
る。第１４図のＤ−ＦＦ５８は、クロック入力の立ち上
がりに合わせてＤ入力の信号を出力し、次ぎのクロック
入力がくるまで維持する。したがって、クロック入力の
立ち上がりっまり、水平走査期間のである第１５図（５
２）の１、もしくはｔ７に水平偏向周波数判別装置の出
力信号を出力することになる。このことにより、水平偏
向周波数判別装置の出力信号が、共振コンデンサに流れ
る電流がＯ以外に切り替わっても必ず共振コンデンサの
流れる電流がＯのときに切り替えることになる。共振コ
ンデンサを付加するときは、切り替え素子であるＭＯＳ
　　ＦＥＴのドレイン・ソース間に加わる電圧が最低電
圧、および流れる電流がＯのときにＭＯＳ　　ＦＥＴ４
４をターンオンさせるため、切り替え素子であるＭＯＳ
ＦＥＴのスイッチング損失を小さく抑えることが実現で
きる。また、切り替え用の共振コンデンサに流れる電流
がＯであるため突入電流がなく切り替え素子であるＭＯ
Ｓ　　ＦＥＴの破壊を防ぐことが実現できる。共振コン
デンサを切り離すときは、ＭＯＳ　　ＦＥＴのドレイン
・ソース間に加わる電圧がＯもしくは最低電圧、および
流れる電流が０のときにターンオフさせるため、切り替
え素子であるＭＯＳ　　ＦＥＴのスイッチング損失を小
さく抑えることが実現できる。

第１４図に対して確実に水平走査期間に共振コンデンサ
を切り替えるために、第１４ａ図のように水平ブランキ
ング信号を単安定マルチバイブレータで遅らせてもかま
わない。

第１６図は、共振コンデンサ切り替え制御装置の第二の
実施例であり、６０は電流検出コイル、６３はスイッチ
ングトランジスタである。第１７図は、第１６＠の動作
波形である。

第１６図の電流検出コイル６０は第１７図（４８ａ）に
示すような共振コンデンサに流れる電流を検出する。第
１６図のスイッチングトランジスタ６３は電流検出コイ
ル６０より送られてくる信号によりスイッチング動作を
し、コレクタには第１７図（７１）に示すような、水平
帰線期間の始めに立ち下がり、水平帰線期間の中央で立
ち上がる信号が出力される。この信号を第１６図の単安
定マルチバイブレータ３７ｂのＢ入力に入力する。単安
定マルチバイブレータ３７ｂは、スイッング信号の立ち
上がりに合わせて立ち下がり、コンデンサ１６ｂと抵抗
１７ｂの時定数で決定される時間で立ち上がる信号を出
力する。コンデンサ１６ｂと抵抗１７ｂの時定数を水平
走査期間のところで立ち上がるように調整しておき、第
１７図（７１ａ）のような信号を出力させる。この出力
信号を第１６図のＤ−ＦＦ６８のクロック入力に入力す
る。第１６図のＤ−ＦＦ６８のＤ入力には。

水平偏向周波数判別装置の出力信号である第１７図（５
１）の信号を入力する。第１６図のＤ−ＦＦ６８は、ク
ロック入力の立上がりに合わせＤ入力の信号を出力し、
次ぎのクロック入力がくるまで維持する。したがって、
クロック入力の立ち上がりつまり、水平走査期間である
第１７図（５２）のｔ、もしくはｔ、に水平偏向周波数
判別袋■の出力信号を出力することになる。このことに
より、水平偏向周波数判別装置の出力信号が、共振コン
デンサに流れる電流がＯ以外に切り替わっても必ず共振
コンデンサに流れる電流がＯのときに切り替えることに
なる。共振コンデンサを付加するときは、切り替え素子
であるＭＯＳ　　ＦＥＴのドレイン・ソース間に加わる
電圧が最低電圧、および流れる電流が０のときにＭＯＳ
　　ＦＥＴ４４をターンオンさせるため、切り替え素子
であるＭＯＳＦＥＴのスイッチング損失を小さく抑える
ことが実現できる。また、切り替え用の共振コンデンサ
に流れる電流が０であるため突入電流がなく切り替え素
子であるＭＯＳ　　ＦＥＴの破壊を防ぐことが実現でき
る。共振コンデンサを切り離すときは、ＭＯＳ　　ＦＥ
Ｔのドレイン・ソース間に加わる電圧がＯｖもしくは最
低電圧、および流れる電流がＯのときにターンオフさせ
るため、切り替え素子であるＭＯＳ　　ＦＥＴのスイッ
チング損失を小さく抑えることが実現できる。

第１８図は、共振コンデンサ切り替え制御装置の第三の
実施例であり、７７はＤ−ＦＦである。

第１９図は第１８図の動作波形図である。

前述の第１４図においてはＤ−ＦＦのＢ入力に水平ブラ
ンキング信号を入力したが、水平出力トランジスタドラ
イブ信号を入力しても同様な効果が得られる。以下説明
を行う、第１８図のＤ−ＦＦ７７のクロック入力に水平
出力トランジスタドライブ信号を入力する。Ｄ入力には
第１９図（５１）のような水平偏向周波数判別装置の出
力信号を入力する。第１８図のＤ−ＦＦ７７は、クロッ
ク入力の立上がりに合わせＤ入力の信号を出力し、次ぎ
のタロツク入力がくるまで維持する。したがって、クロ
ック入力の立ち上がりつまり、水平走査期間の中央であ
る第１９図（５２）のｔ５もしくはｔ７に水平偏向周波
数判別装置の出力信号を出力することになる。このこと
により、水平偏向周波数判別装置の出力信号が、共振コ
ンデンサに流れる電流がＯ以外に切り替わっても必ず共
振コンデンサに流れる電流がＯときに切り替えることに
なる。共振コンデンサを付加するときは、切り替え素子
であるＭＯＳ　　ＦＥＴのドレイン・ソース間に加わる
電圧が最低電圧、および流れる電流が０のときにＭＯＳ
　　ＦＥＴ４４をターンオンさせるため、切り替え素子
であるＭＯＳ　　ＦＥＴのスイッチング損失を小さく抑
えることが実現できる。また、切り替え用の共振コンデ
ンサに流れる電流がＯであるため突入電流がなく切り替
え素子であるＭＯＳ　　ＦＥＴの破壊を防ぐことが実現
できる。共振コンデンサを切り離すときは、ＭＯＳＦＥ
Ｔのドレイン・ソース間に加わる電圧がＯもしくは最低
電圧、および流れる電流がＯＡのときにターンオフさせ
るため、切り替え素子であるＭＯＳ　　ＦＥＴのスイッ
チング損失を小さく抑えることが実現できる。

第２０図は、第１２図において切り替え素子であるＭＯ
Ｓ　　ＦＥＴの代りにバイポーラトランジスタとダイオ
ードを用いた場合の第四の実施例である。７９は切り替
え素子であるバイポーラトランジスタ、８０はダイオー
ドである。

第１２図においては切り替え素子にＭＯＳ　　ＦＥＴを
用いたが、第２０図に示すようにバイポーラトランジス
タとダイオードを用いても同様な効果が得られる。

第２１図は、第１２図において切り替え素子であるＭＯ
Ｓ　　ＦＥＴの代りにリレーを用いた場合の第五の実施
例である。

第１２ｙ！ｊにおいては切り替え素子ＭＯ５ＦＥＴを用
いたが、第２１図に示すようにリレーを用いても同様な
効果が得られる。

〔発明の効果〕

本発明によれば、水平帰線期間内で８字補正コンデンサ
に流れる電流がＯのとき切り替えるため、切り替え素子
であるＭＯＳ　　ＦＥＴのスイッチング損失を小さく抑
えることが実現できる。また、切り替え用の８字補正コ
ンデンサを付加するとき流れる電流がＯであるため突入
電流がなく切り替え素子であるＭＯＳ　　ＦＥＴの破壊
を防ぐことが実現できる。

共振コンデンサに流れる電流がＯのとき切り替えるため
、切り替え素子であるＭＯＳ　　ＦＥＴのスイッチング
損失を小さく抑えることが実現できる。また、切り替え
用の８字補正コンデンサを付加するとき流れる電流がＯ
であるため突入電流がなく切り替え素子であるＭＯＳ　
　ＦＥＴの破壊を防ぐことが実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す偏向回路図。第２図は第２図の動作波形図、第３図は従来の水平偏向
回路を示す回路図、第４図は本発明のＳ字補正コンデン
サ切り替え制御回路の第１例を示すブロック図、第５図
は第４図の動作波形図、第６図は本発明のＳ字補正コン
デンサ切り替え制御回路の第２例を示す回路図、第７図
は第６図の動作波形図、第８図は本発明のＳ字補正コン
デンサ切り替え制御回路の第３例を示す回路図、第９図
は第８図の動作波形図、第１０図は切り替え素子にバイ
ポーラトランジスタとダイオードをもちいた場合の第２
の実施例を示す回路図、第１１図は切り替え素子にリレ
ーをもちいた場合の第３の実施例を示す回路図である。第１２図は本発明の第４実施例を示す回路図。第１３図は第１２図の動作波形図、第工４図および第１
４ａ図は本発明の共振コンデンサ切り替え制御回路の第
１および第２例を示す回路図、第１５図は第１４図の動
作波形図、第１６図は本発明の共振コンデンサ切り替え
制御回路の第２例を示す回路図、第１７図は第１６図の
動作波形図。第１８図は本発明の共振コンデンサ切り替え制御回路の
第１３例を示す回ｍｓ、第１９図は第１８図の動作波形
図、第２０図は切り替え素子にバイポーラトランジスタ
とダイオードを用いた例を示す回路図、第２１図は切り
替え素子にリレーを用いた例を示す回路図である。〔符号の説明〕１・・・水平偏向出力トランジスタ、２・・・ダンパー
ダイオード、３・・・共振コンデンサ、４・・・チョー
クコイル、５・・・水平偏向ヨーク、６・・・８字補正
コンデンサ、７・・・切り替え用８字補正コンデンサ、
８・・・Ｓ字補正コンデンサ切り替え制御装置、１０・
・・切り替え素子であるＭＯＳ　　ＦＥＴ、２１・・・
ＭＯＳ　　ＦＥＴの駆動用トランジスタ、２３・・・単
安定マルチバイブレータ、２４・・・Ｄタイプフリップ
フロップ、２８・・・電流検出コイル、３１・・・スイ
ッチングトランジスタ、３７・・・単安定マルチバイブ
レータ、４０・・・切り替え素子であるバイポーラトラ
ンジスタ、４１・・・ダイオード、４２・・・切り替え
素子であるリレー、４３・・・共振コンデンサ切り替え
制御装置、６０・・・電流検出コイル。

Claims

【特許請求の範囲】

（１）複数の周波数に対応可能な水平偏向回路等から成
るディスプレイ装置において、水平帰線期間内でＳ字補
正コンデンサに流れる電流が０のとき、Ｓ字補正コンデ
ンサを水平走査期間に対応した容量に切り替える、切り
替え制御装置を設けたことを特徴とする水平偏向回路。
（２）請求項（１）記載の制御装置において、水平ブラ
ンキング信号から水平帰線期間の中央で立ち上がるパル
スをつくる単安定マルチバイブレータと、水平偏向周波
数判別装置の出力信号を前記単安定マルチバイブレータ
の出力信号に合わせて出力するためのＤタイプフリップ
フロップ（以下Ｄ−ＦＦと略）と、切り替え素子を駆動
する駆動回路を設けたことを特徴とする切り替え制御装
置を有する水平偏向回路。
（３）請求項（１）記載の制御装置において、偏向電流
を検出する検出コイルと、検出コイルの検出信号により
スイッチングするスイッチング回路と、水平偏向周波数
判別装置の出力信号を前記スイッチング回路の出力信号
に合わせて出力するためのＤ−ＦＦと、切り替え素子を
駆動する駆動回路を設けたことを特徴とする切り替え制
御装置を有する水平偏向回路。
（４）請求項（１）記載の制御装置において、水平出力
トランジスタのドライブ信号より水平帰線期間の中央で
立ち上がるパルスをつくる単安定マルチバイブレータと
、水平偏向周波数判別装置の出力信号を前記単安定マル
チバイブレータの出力信号に合わせて出力するためのＤ
−ＦＦと、切り替え素子を駆動する駆動回路を設けたこ
とを特徴とする切り替え制御装置を有する水平偏向回路
。
（５）請求項（１）記載の制御装置において、バイポー
ラトランジスタとダイオードを切り替え素子として用い
たことを特徴とする切り替え制御装置を有する水平偏向
回路。
（６）請求項（１）記載の制御装置において、ＭＯＳＦ
ＥＴトランジスタと寄生ダイオードを切り替え素子とし
て用いたことを特徴とする切り替え制御装置を有する水
平偏向回路。
（７）請求項（１）記載の制御装置において、リレーを
切り替え素子として用いたことを特徴とする切り替え制
御装置を有する水平偏向回路。
（８）複数の周波数に対応可能な水平偏向回路等から成
るディスプレイ装置において、水平走査期間内で共振コ
ンデンサに流れる電流が０のとき、共振コンデンサを水
平帰線期間に対応した容量に切り替える、切り替え制御
装置を設けたことを特徴とする切り替え制御装置を有す
る水平偏向回路。
（９）請求項（８）記載の制御装置において、水平偏向
周波数判別装置の出力信号を水平ブランキング信号に合
わせて出力するためのＤ−ＦＦと、切り替え素子を駆動
する駆動回路を設けたことを特徴とする切り替え制御装
置を有する水平偏向回路。
（１０）請求項（８）記載の制御装置において、共振コ
ンデンサに流れる電流を検出する検出コイルと、検出コ
イルの検出信号によりスイッチングするスイッチング回
路と、スイッチング回路の信号の立ち上がりで立ち下が
り走査期間中に立ち上がるパルスをつくる単安定マルチ
バイブレータと、水平偏向周波数判別装置の出力信号を
前記単安定マルチバイブレータの出力信号に合わせて出
力するためのＤ−ＦＦと、切り替え素子を駆動する駆動
回路を設けたことを特徴とする切り替え制御装置を有す
る水平偏向回路。
（１１）請求項（８）記載の制御装置において、水平偏
向周波数判別装置の出力信号を水平出力トランジスタの
ドライブ信号に合わせて出力するためのＤ−ＦＦと、切
り替え素子を駆動する駆動回路を設けたことを特徴とす
る切り替え制御装置を有する水平偏向回路。
（１２）請求項（８）記載の制御装置において、バイポ
ーラトランジスタとダイオードを切り替え素子として用
いたことを特徴とする切り替え制御装置を有する水平偏
向回路。
（１３）請求項（８）記載の制御装置において、ＭＯＳ
ＦＥＴトランジスタと寄生ダイオードを切り替え素子と
して用いたことを特徴とする切り替え制御装置を有する
水平偏向回路。
（１４）請求項（８）記載の制御装置において、リレー
を切り替え素子として用いたことを特徴とする切り替え
制御装置を有する水平偏向回路。