JPH03270249A - 外観検査用基準パターンの作成方法 - Google Patents

外観検査用基準パターンの作成方法

Info

Publication number
JPH03270249A
JPH03270249A JP7126890A JP7126890A JPH03270249A JP H03270249 A JPH03270249 A JP H03270249A JP 7126890 A JP7126890 A JP 7126890A JP 7126890 A JP7126890 A JP 7126890A JP H03270249 A JPH03270249 A JP H03270249A
Authority
JP
Japan
Prior art keywords
pattern
inspection
area
repeating
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7126890A
Other languages
English (en)
Other versions
JP3274132B2 (ja
Inventor
Yuzo Taniguchi
雄三 谷口
Akihiko Yoshizawa
吉沢 明彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Tokyo Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Tokyo Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Tokyo Electronics Co Ltd
Priority to JP07126890A priority Critical patent/JP3274132B2/ja
Publication of JPH03270249A publication Critical patent/JPH03270249A/ja
Application granted granted Critical
Publication of JP3274132B2 publication Critical patent/JP3274132B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、パターン検査技術に関し、特に、半導体集積
回路装置のパターン検査技術に適用して有効な技術に関
するものである。
〔従来の技術〕
例えば半導体集積回路装置に形成された所定パターンの
外観を検査するパターン検査技術については、「キャビ
 アズ ザ ファウンディションフォー クォリティ 
アシュアランス インブイエルニスアイ ファプリケイ
ジョン(CAD ASTHE  FO[INDATIO
N  FORQUALITY  ASSLIRANCE
  IN  VLSI  FABLICATION)J
   (Conference  on  Micro
lithography of the Intern
ational 5ociety for Optic
alEngineering、March 1984)
に記載がある。
従来のパターン検査方法は、上記文献に記載されている
ように、例えば半導体ウェハ上に形成されたパターンの
外観検査に先だって、半導体集積回路装置を構築するた
めに用いたCADデータに基づいて半導体集積回路装置
の全領域の検査用データを自動的に作成した後、その検
査用データを参照しながらパターンを画像処理してその
外観を検査していた。
ところで、半導体ウェハに形成された各半導体チップの
パターン外観検査方法には、例えば検査精度を向上させ
る観点から2チツプ比較検査と2セル比較検査とを組み
合わせて行う場合がある。
2チツプ比較検査は、異なる半導体チップ内のパターン
同士を比較する検査方法であり、2セル比較検査は、各
半導体チップ内の所定領域内において隣接するパターン
同士を比較する検査方法である。例えばメモリセルアレ
イのように同一形状のパターンが繰り返し配置された領
域(以下、繰り返し領域という)においては、2セル比
較検査によってパターンの外観を検査する場合がある。
これは、繰り返し領域内における隣接パターン同士はパ
ターンが酷似しているので、2チツプ比較検査よりも検
査@度を良好にすることができるからである。このため
、このようなパターン検査に際しては、半導体チップ内
における繰り返し領域の位置座標や繰り返し領域内のパ
ターンピッチ等の検査用データが必要となる。すなわち
、このようなパターン検査には、繰り返し領域の検査用
データを必要とする。
〔発明が解決しようとする課題〕
ところが、上記従来の技術においては、以下の問題があ
ることを本発明者は見い出した。
すなわち、従来は、パターン検査用データの作戒に際し
て所定領域の検査用データのみを作成することについて
充分な配慮がされておらず、例えば繰り返し領域のみの
検査用データを作成する場合には、CADデータに基づ
いて作成された半導体集積回路装置の全領域の膨大な検
査用データの中から繰り返し領域のデータを探し出さね
ばならず、その作成に多大な時間と労力とを要する問題
があった。
また、CADデータから検査用データを作成するプログ
ラムに、所定領域のみの検査用データを抽出するための
プログラムを組み込むことも考えられるが、CADシス
テムは、各社異なるので、例えば他社のCADシステム
にデータ抽出用プログラムを組み込むことは不可能であ
る問題があった。
本発明は上記i*gに着目してなされたものであり、そ
の目的は、被検査物上に形成されたパターンの検査時間
を大幅に短縮することのできる技術を提供することにあ
る。
本発明の他の目的は、上記パターンの検査の作業効率を
大幅に向上させることのできる技術を提供することにあ
る。
本発明の前記ならびにその他の目的と新規な特徴は、明
細書の記述および添付図面から明らかになるであろう。
〔課題を解決するための手段〕
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、以下のとおりである。
すなわち、請求項1記載の発明は、被検査物の被検査領
域に形成されたパターンの外観検査に先立ち、前記被検
査領域に配置された繰り返し領域のパターン検査用デー
タを作成するパターン検査用データ作成方法であって、
前記被検査領域における複数箇所の任意の検出点の画像
を取り込み、前記検出点毎に検出点内におけるパターン
の周期性を調査して周期性を有する検出点を繰り返し領
域内点と判定し、前記繰り返し領域内点のパターンピッ
チをパターンの繰り返しピッチとして自動的に抽出する
とともに、前記繰り返し領域内点の中から代表点を設定
し、その代表点を通過して二次元方向に延びる線上にお
けるパターンの周期性を調査することにより、前記繰り
返し領域全体の位置座標を自動的に抽出するパターン検
査用データ作成方法である。
〔作用〕
上記した発明によれば、被検査物自体から繰り返し領域
の検査用データのみを自動的に抽出するので、繰り返し
領域のみの検査用データの作成に際して、例えばCAD
データのようなパターン設計データを調査する必要もな
いし、繰り返し領域のみの検査用データを抽出するため
のデータ抽出用プログラムを作成する必要もない。
〔実施例1〕 第1図は本発明の一実施例であるパターン検査装置の構
成図、第2図は被検査物の繰り返し領域を示す要部平面
図、第3図は第2図に示した繰り返し領域内のパターン
を示す拡大部分平面図、第4図(a)、Cb)は繰り返
し領域の検査用データを自動抽出する工程を示す被検査
物の要部平面図、第5図(a)、(b)はパターンの繰
り返しピッチの自動抽出を説明する説明図、第6図(a
)〜(g)は繰り返し領域全体の位置座標の自動抽出を
説明する説明図である。
第1図に本実施例1のパターン検査装置1を示す。
基台2上には、互いに直°交する方向に移動可能なXY
ステージ3a、3bが設置されている。Yステージ3b
上には、載置台4が設置されており、載置台4上には、
半導体ウェハ(被検査物)5が、その主面を上に向けた
状態で保持されている。
半導体ウェハ5には、例えば第2図に示すような半導体
チップ(被検査領域)6が複数恩威されている。各半導
体チップ6には、例えば二個のメモリセルアレイ (繰
り返し領域>6a、、6a2が配置されている。第2図
の座標(X S、、 Y S、)、(XS、、YB2)
、(XE、、YS、)、(XE、、YB2)等は、メモ
リセルアレイSa+ の位置座標(検査用データ)を示
し、座標(XS、 YSI)、(XS、、YB2)、(
XE2.YSl)、(XE2.yE、)等は、メモリセ
ルアレイ6a2の位置座標(検査用データ)を示してい
る。
メモリセルアレイ6 al+ 6 a2 内には、第3
図に示すように、同一形状のパターン6bが、第3図の
X方向に繰り返しピッチ(検査用データ)PXで配置さ
れ、Y方向線り返しピッチ(検査用データ)PYで配置
されている。ただし、波線で囲まれた領域Aにおけるパ
ターンを上記パターン6bの繰り返し基本パターンとす
る。
パターン検査装置lの載置台4の上方には、半導体ウェ
ハ5の主面の状態を画像データとして取り込むための光
学系7が配置されている。光学系7は、照明光#7aと
、照明光を集光する集光レンズ7bと、照明光と半導体
ウェハ5からの反射光とを分離するハーフミラ−7cと
、照明光を半導体ウェハ5の主面に投影するとともに、
反射光を拡大する対物レンズ7dと、その反射光を受光
して光信号を電気信号に変換する受光部7eとを備えて
いる。
受光部7eは、例えばCCD (Charge Cou
pledDevice )等の撮@素子によって構成さ
れている。
受光部7eで検出された画像信号は、信号処理部8に伝
送されるようになっている。信号処理部8は、伝送され
た画像信号の増幅およびレベル変換(信号補正やA/D
変換前処理等)を行う処理部である。信号処理部8から
出力された画像信号は、アナログ信号を多階調に変換す
るA/D変換部9に伝送されるようになっている。A/
D変換部9から出力された画像信号は、欠陥検出部10
、遅延メモリ部11、ズレ検出部12および画像メモリ
部13の各々に伝送されるようになっている。
遅延メモリ部11から出力された画像信号は、ズレ補正
部14を介して欠陥検出部10に伝送されるとともに、
ズレ検出部12を介してズレ補正部14に伝送されるよ
うになっている。遅延メモリ部11は、A/D変換部9
から出力された画像信号を一時記憶するメモリ部であり
、その出力には、入力よりも繰り返しピッチ分だけ前の
画像信号が出力されるように制御されている。
ズレ検出部12は、A/D変換部9から伝送されたパタ
ーンの画像信号と、遅延メモリ部11から伝送されたパ
ターンの画像信号とを比較、すI;わち、互いに隣接す
るパターンの各々の画像信号を比較し、両画像間の相対
的な位置ズレ量を検出する検出部である。
ズレ補正部14は、ズレ検出部12の出力信号に応じて
、遅延メモリ部11から伝送された画像信号を遅延また
は速めるように微調整してズレ補正を行う補正部である
欠陥検出部10は、A/D変換部9から伝送されたパタ
ーンの画像信号と、ズレ補正部14から伝送されたパタ
ーンの画像信号とを比較、すなわち、互いに隣接するパ
ターンの各々の画像信号を比較し、差異がある場合には
、それを欠陥候補として出力する検出部である。
画像メモリ部13は、A/D変換部9から伝送された箇
像信号を記憶するメモリ部であり、主制御部15に電気
的に接続されている。
主制@部15は、後述する方法により、画像メモリ部1
3内に格納された検出点の画像データからメモリセルア
レイのパターンの繰り返しピッチおよびメモリセルアレ
イの位置座標等の検査用データを自動抽出する制御1部
であり、例えばマイクロコンピュータ・システムによっ
て構成されている。
次に、本実施例1のパターン検査用データ作成方法を第
1図〜第6図により説明する。
まず、第1図に示したパターン検査装置1の載置台4上
に検査対象の半導体ウェハ5を、その主面を上に向けた
状態で保持する。続いて、第4図(a)に示すように、
例えば半導体チップ6の対角線上に沿って任意の検出点
り、〜DIOを指定する。
検出点D1〜D1°の指定方法は、自動人力しても良い
し、キーボード(図示せず)等から人手入力しても良い
。そして、各検出点り、〜D + o毎にその画像を光
学系7により取り込み、その取り込まれた各々の画像信
号を信号処理部8およびA/D変換部9を介して画像メ
モリ部13に格納する。
主制御部15は、画像メモ!IB13に格納された各検
出点D1〜D、。の画像信号毎に、XY方向におけるパ
ターンの周期性を、例えばフーリエ変換あるいは自己相
関関数等の周期性を求めるために適した数学的手法によ
り調査する。この際、調査された検出点が、メモリセル
アレイ6a+、6a2内に存在し、その検出点内のパタ
ーンが第5図(a)に示すように周期性を有する場合に
は、例えば調査結果として第5図(b)に示すような繰
り返しピッチPXの整数倍の周期で明瞭な極大値を有す
る曲線を得る。
一方、調査された検出点がメモリセルアレイ6”++6
a2 内に存在しない場合には、一般に、第5図ら〕に
示した明瞭な極大値を有する曲線は得られない。なお、
Y方向も同様である。
このような調査により、主制御部15は、各々の検出点
D+−Dtoがメモリセルアレイ6a、、6a2 内点
か否かを判定する。第4図(a)の例では、主制御部1
5は、検出点I)a、 DL D4. Dl、 D?、
 Dl、D、の各々のxY力方向、はぼ同一の繰り返し
ピッチpx、pyの周期性を確認し、各点Di、 Ds
、 Da、 Ds、 Dv、 Ds、 Da をメモリ
セルアレイ6a+、6a2内点と判定する。そして、主
制御部15は、メモリセルアレイ6 al+ 6 a2
 内点におけるパターン6bのXY力方向各ピッチをパ
ターン6bの繰り返しピッチpx、pyとして自動的に
抽出する。
次に、主制御部15は、メモリセルアレイ6ar、 6
 az 内の検出点D2. D3. D−、DL Ih
、 Di、 Dの中から一点を代表点として設定する。
本実施例1においては、例えば第4図(b)に示すよう
に、検出点り、を代表点とする。
続いて、主制御部15は、その代表点を通過してxY力
方向延びるX−X線上、Y−Y線上におけるパターンの
画像をその各々の線上に沿って順次入力し、その周期性
を調査する。この結果、主制御部15は、メモリセルア
レイ6a+ 全体の位置座標(XS1.YSl)、(X
S、、YE、)、(XEl、YS、)、(XE、、YE
、)およびメモリセルアレイ6a2全体の位置座標(X
 Sl、 Y Sl)、(XS、、YE、)、(X E
2. Y St)、(XE2.YE、)を自動的に抽出
する。
メモリセルアレイ6 ai 6 a2全体の位置座標を
自動的に抽出するには、例えば第6図(a)〜(鎖のよ
うにする。なお、ここでは、説明を簡単にするため、X
方向の座標を抽出する方法を説明するが、Y方向の座標
も同様にして抽出することができる。
第6図(a)は第4図(b)に示したX−X線上におけ
る元の画像信号の一部を示し、第6図(b)はその画像
信号を繰り返しピッチPX分だけ遅らせた画像信号であ
る。なお、Bは非繰り返し領域、Cはメモリセルアレイ
6 al+ 6 ai の領域を示す。
まず、第6図(a)、(b)に示した両画像信号の差を
とり、第6図(C)に示すような信号波形を得る。
続いて、その差分値の晩対値が一定以上となる領域を求
め、第6図(ωに示すような矩形状の二値デジタル信号
を得る。
ここで、第6図(6)では、同図(a)で示した非繰り
返し領域Bが正確に求められていないので、第6図(イ
)に示した二値デジタル信号を拡大し、分割されていた
信号領域を第61!1(e)に示すように結合する。そ
の後、拡大量と同じ量だけ信号領域を縮小し、第6図(
f)に示す信号を得る。さらに、第6図(f)の信号で
は、非繰り返し領域Bが実際よりも繰り返しピッチPX
分だけ広くなっているので、その信号領域を繰り返しピ
ッチPX分だけ狭めて第6図(□に示す信号を得る。こ
の結果、メモリセルアレイ6a+、6aa の領域Cと
非繰り返し領域Bとの弁別を行うことができ、メモリセ
ルアレイ6al+6a2 のX方向の座標を求めること
ができる。
パターン検査装置lは、このようにして得られたメモリ
セルアレイ6al+682 の検査用データに基づいて
、例えば半導体チップ6に形成されたメモリセルアレイ
6 al+ 6 a2 内の互いに隣接するパターン6
b、6bを比較してパターンの外観を検査する。
このように本実施例1によれば、パターン検査に先だっ
て、半導体ウェハ5自体からメモリセルアレイ6aI、
6a2 の検査用データを自動的に抽出することにより
、メモリセルアレイ6a+、6a2のみの検査用データ
の作成に際して、例えばCADデータのようなパターン
設計データを調査する必要もないし、メモリセルアレイ
6 al+ 632のみの検査用データを抽出するため
のデータ抽出用プログラムを作成する必要もないので、
パターン検査時間を大幅に短縮することができ、かつパ
ターン検査の作業効率を大幅に向上させることが可能と
なる。この結果、半導体集積回路装置の開発期間を大幅
に短縮することが可能となる。
〔実施例2〕 ところで、前記実施例1においては、メモリセルアレイ
内点の座標を自動的に探索した場合について説明したが
、例えばメモリセルアレイ内点の座標が求まっている場
合には、以下のようにしても良い。
すなわち、まず、メモリセルアレイ内点の座標をキーボ
ード(図示せず)等から人手入力し、その画像を第1図
に示したパターン検査装置1の光学系7により取り込む
。そして、取り込まれた画像信号を信号処理部8および
A/D変換部9を介して画像メモリ部13に格納する。
王制@部15は、画像メモリ部13内に格納されたメモ
リセルアレイ内点の画像データからパターンの繰り返し
ピッチPX、PYを自動的に抽出する。また、主制御部
15は、メモリセルアレイ内点を通過しでXY力方向延
びる線上におけるパターンの周期性を調査することによ
り、メモリセルアレイ6a1゜6a2全体の位置座標を
自動的に抽出する。
したがって、本実施例2によっても前記実施例1と同様
の効果を得ることが可能と?よる。
〔実施例3〕 ところで、前記実施例1.2においては、メモリセルア
レイ6 a+、 6 a2全体の位置座標を自動的に抽
出した場合について説明したが、例えばメモリセルアレ
イ6a1.6a2全体の位置座標が求まっている場合に
は、以下のようにしても良い。
すなわち、まず、メモリセルアレイ6 a、、 6 a
の位置座標をキーボード(図示せず)等から人手人力し
、その座標点の画像を第1図に示したパターン検査装置
lの光学系7により取り込む。そして、取り込まれた画
像データを信号処理部8およびA/D変換部9を介して
画像メモリ部13に格納する。主制御部15は、画像メ
モリ部13内に格納された画像データからパターンの繰
り返しピッチPX、PYを自動的に抽出する。
したがって、本実施例3によっても前記実施例1と同様
の効果を得ることが可能となる。
〔実施例4〕 また、メモリセルアレイの検査用データを自動抽出する
方法として、以下のようにしても良い。
すなわち、まず、基準となるメモリセルアレイが形成さ
れた半導体ウェハ(叔下、基準ウェハという)を第1図
に示したパターン検査装置tlの載置台4上に保持し、
光学系7により基準となるメモリセルアレイ (図示せ
ず)の全体画像を取り込み、その画像データを基準画像
データとして画像メモリ部13の所定エリヤに格納する
次に、基準ウェハに代えて、検査対象の半導体ウェハを
載置台4に保持した後、例えば光学系7により半導体チ
ップ6の全体面像を取り込み、その画像データを画像メ
モリ部13の所定エリヤに格納する。主制御部15は、
その半導体チップ6の全体画像データから基準画像と同
一画像となる領域を自動的に探し出し、探し出された領
域の画像データから繰り返しピッチや繰り返し領域の位
置座標等の検査用データを自動的に抽出する。
したがって、本実施例4によっても前記実施例1と同様
の効果を得ることが可能となる。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明(ま前記実施例1〜4に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。
例えば、前記実施例1〜4においては、繰り返し領域を
メモリセルアレイとした場合について説明したが、これ
に限定されるものではなく種々変更可能であり、例えば
繰り返し領域をCCD等の撮像素子アレイとしても良い
また、前記実施例1〜4においては、説明を簡単にする
ため、メモリセルアレイを二個とした場合について説明
したが、これに限定されるものではなく種々変更可能で
ある。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体集積回路装置
のパターン検査技術に適用した場合について説明したが
、これに限定されず種々適用可能であり、例えばマスク
やレチクル等の他の製品のパターン検査技術に適用する
ことも可能である。
〔発明の効果〕
本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
すなわち、本発明によれば、被検査物自体から繰り返し
領域の検査用データを自動的に作成することにより、繰
り返し領域のみの検査用データの作成に際して、例えば
CADデータのようなパターン設計データを調査する必
要もないし、繰り返し領域のみの検査用データを抽出す
るためのデータ抽出用プログラムを作成する必要もない
ので、パターン検査時間を大幅に短縮することができ、
かつパターン検査の作業効率を大幅に向上させることが
可能となる。
【図面の簡単な説明】
第1図は本発明の一実施例であるパターン検査装置の構
成図、 第2T!!:Jは被検査物の繰り返し領域を示す要部平
面図、 第3図は第2図に示した繰り返し領域内のパターンを示
す拡大部分平面図、 第4図(a)、 (b)は繰り返し領域の検査用データ
を自動抽出する工程を示す被検査物の要部平面図、gJ
51!1(a)、 (b)はパターンの繰り返しピッチ
の自動抽出を説明する説明図、 j!6図(a)〜(印は繰り返し領域全体の位置座標の
自動抽出を説明する説明図である。 1・・・パターン検査装置、2・・・基台、3a・・・
Xステージ、3b・・・Yステージ、4・・・載置台、
5・・・半導体ウェハ(被検査物)、6・・・半導体チ
ップ(被検査領域〉、6at+6ai  ・・・メモリ
セルアレイ (繰り返し領域)、6b・・・パターン、
7・・・光学系、7a・・・照明光源、7b・・・集光
レンズ、7c・・・ハーフミラ−7d・・・対物レンズ
、7e・・・受光部、8・・・信号処理部、9・・・A
/D変換部、10・・・欠陥検出部、11・・・遅延メ
モリ部、12・・・ズレ検出部、13・・・画像メモリ
部、14・・・ズレ補正部、15・・・主制御部、A、
B・・・領域、C・・・非繰り返し領域、D、〜DIG
・・・検出点、PX、PY・・・繰り返しピッチ。 第2図 6a、、6a2:メモリセルアレイ(繰り返し領vt)
第3図

Claims (1)

  1. 【特許請求の範囲】 1、被検査物の被検査領域に形成されたパターンの外観
    検査に先立ち、前記被検査領域に配置された繰り返し領
    域のパターン検査用データを作成するパターン検査用デ
    ータ作成方法であって、前記被検査領域における複数箇
    所の任意の検出点の画像を取り込み、前記検出点毎に検
    出点内におけるパターンの周期性を調査して周期性を有
    する検出点を繰り返し領域内点と判定し、前記繰り返し
    領域内点のパターンピッチをパターンの繰り返しピッチ
    として自動的に抽出するとともに、前記繰り返し領域内
    点の中から代表点を設定し、その代表点を通過して二次
    元方向に延びる線上におけるパターンの周期性を調査す
    ることにより、前記繰り返し領域全体の位置座標を自動
    的に抽出することを特徴とするパターン検査用データ作
    成方法。 2、被検査物の被検査領域に形成されたパターンの外観
    検査に先立ち、前記被検査領域に配置された繰り返し領
    域のパターン検査用データを作成するパターン検査用デ
    ータ作成方法であって、前記繰り返し領域に位置する座
    標点が求まっている場合には、始めからその座標点の画
    像を取り込み、その座標点内におけるパターンピッチを
    パターンの繰り返しピッチとして自動的に抽出するとと
    もに、その座標点を通過して二次元方向に延びる線上に
    おけるパターンの周期性を調査することにより、前記繰
    り返し領域全体の位置座標を自動的に抽出することを特
    徴とするパターン検査用データ作成方法。 3、被検査物の被検査領域に形成されたパターンの外観
    検査に先立ち、前記被検査領域に配置された繰り返し領
    域のパターン検査用データを作成するパターン検査用デ
    ータ作成方法であって、前記繰り返し領域全体の位置座
    標が求まっている場合には、その座標点における画像を
    取り込み、その座標点内におけるパターンピッチをパタ
    ーンの繰り返しピッチとして自動的に抽出することを特
    徴とするパターン検査用データ作成方法。 4、被検査物の被検査領域に形成されたパターンの外観
    検査に先立ち、前記被検査領域に配置された繰り返し領
    域のパターン検査用データを作成するパターン検査用デ
    ータ作成方法であって、予め基準となる繰り返し領域の
    画像を基準画像データとして記憶しておき、その基準画
    像データと同一画像となる領域を前記被検査領域から探
    し出し、探し出された領域の画像データからパターンの
    繰り返しピッチおよび繰り返し領域全体の位置座標を自
    動的に抽出することを特徴とするパターン検査用データ
    作成方法。 5、被検査物の被検査領域に配置された繰り返し領域の
    パターン検査用データを参照しながら前記被検査領域に
    形成されたパターンの外観を検査するパターン検査装置
    であって、前記被検査領域における任意の検出点の画像
    を取り込む光学系と、前記光学系によって取り込まれた
    画像データを記憶する画像メモリ部と、前記画像メモリ
    部に記憶された画像データから検出点内のパターンの周
    期性を調査して周期性を有する検出点を繰り返し領域内
    点と判定し、前記繰り返し領域内点のパターンピッチを
    パターンの繰り返しピッチとして自動的に抽出するとと
    もに、前記繰り返し領域内点から代表点を設定し、その
    代表点を通過して二次元方向に延びる線上におけるパタ
    ーンの周期性を調査して前記繰り返し領域全体の位置座
    標を自動的に抽出する主制御部とを備えるパターン検査
    装置。
JP07126890A 1990-03-20 1990-03-20 外観検査用基準パターンの作成方法 Expired - Fee Related JP3274132B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07126890A JP3274132B2 (ja) 1990-03-20 1990-03-20 外観検査用基準パターンの作成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07126890A JP3274132B2 (ja) 1990-03-20 1990-03-20 外観検査用基準パターンの作成方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2001317912A Division JP2002198406A (ja) 2001-10-16 2001-10-16 外観検査方法

Publications (2)

Publication Number Publication Date
JPH03270249A true JPH03270249A (ja) 1991-12-02
JP3274132B2 JP3274132B2 (ja) 2002-04-15

Family

ID=13455804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07126890A Expired - Fee Related JP3274132B2 (ja) 1990-03-20 1990-03-20 外観検査用基準パターンの作成方法

Country Status (1)

Country Link
JP (1) JP3274132B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005001456A1 (ja) * 2003-06-30 2005-01-06 Tokyo Seimitsu Co., Ltd. パターン比較検査方法およびパターン比較検査装置
US7415149B2 (en) 2002-08-21 2008-08-19 Kabushiki Kaisha Toshiba Pattern inspection apparatus
JP2012238777A (ja) * 2011-05-13 2012-12-06 Fuji Mach Mfg Co Ltd 部品ピッチ計測装置及び部品ピッチ計測方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7415149B2 (en) 2002-08-21 2008-08-19 Kabushiki Kaisha Toshiba Pattern inspection apparatus
US7421109B2 (en) 2002-08-21 2008-09-02 Kabushiki Kaisha Toshiba Pattern inspection apparatus
US7551767B2 (en) 2002-08-21 2009-06-23 Kabushiki Kaisha Toshiba Pattern inspection apparatus
WO2005001456A1 (ja) * 2003-06-30 2005-01-06 Tokyo Seimitsu Co., Ltd. パターン比較検査方法およびパターン比較検査装置
KR100808653B1 (ko) * 2003-06-30 2008-03-03 도쿄 세이미츄 코퍼레이션 리미티드 패턴 비교 검사 방법 및 패턴 비교 검사 장치
JP2012238777A (ja) * 2011-05-13 2012-12-06 Fuji Mach Mfg Co Ltd 部品ピッチ計測装置及び部品ピッチ計測方法

Also Published As

Publication number Publication date
JP3274132B2 (ja) 2002-04-15

Similar Documents

Publication Publication Date Title
US6865288B1 (en) Pattern inspection method and apparatus
JPS59157505A (ja) パタ−ン検査装置
US7869643B2 (en) Advanced cell-to-cell inspection
JPS61212708A (ja) 多層パターン欠陥検出方法及びその装置
JP2822937B2 (ja) 半導体装置の製造システム及び欠陥検査方法
JPH03270249A (ja) 外観検査用基準パターンの作成方法
US6188785B1 (en) Pattern inspecting apparatus and inspecting method
JP2002198406A (ja) 外観検査方法
JP2886278B2 (ja) 回路パターンの画像検出方法およびその装置
JP2000180377A (ja) 欠陥・異物検査装置
JPH06241744A (ja) 回路パターン欠陥検出装置およびその方法並びにイメージセンサ
JPH03102846A (ja) パターン欠陥検出方法
JPH04316346A (ja) パターン認識方法
JP3198105B2 (ja) 自動外観検査装置
JPH05129397A (ja) 異物検出方法及び装置
JP2005134347A (ja) レチクル検査装置及びレチクル検査方法
JPH04279041A (ja) パターン欠陥検出方法
JP3201396B2 (ja) 半導体デバイスの製造方法
JPH03170930A (ja) パターン検査装置
JP2000003444A (ja) パターンマッチング方法
JPS6061604A (ja) パタ−ン検査装置
JPH0621179A (ja) Icチップの除去エリアの消去方法
JPS6059736B2 (ja) 物品の位置検出方式
JP3262030B2 (ja) 欠陥検出装置
JPS6128809A (ja) 外観検査装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080201

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090201

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090201

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100201

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees