JPH03267843A - 伝送路の遅延補正方式 - Google Patents
伝送路の遅延補正方式Info
- Publication number
- JPH03267843A JPH03267843A JP6650190A JP6650190A JPH03267843A JP H03267843 A JPH03267843 A JP H03267843A JP 6650190 A JP6650190 A JP 6650190A JP 6650190 A JP6650190 A JP 6650190A JP H03267843 A JPH03267843 A JP H03267843A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- delay correction
- delay
- data
- selection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は伝送路の遅延補正方式に関し、特にループ型の
伝送路でデータ伝送を行う伝送路の遅延補正方式に関す
る。
伝送路でデータ伝送を行う伝送路の遅延補正方式に関す
る。
従来の伝送路の遅延補正方式では、ループ型の伝送路に
おけるデータの伝送遅延量をデータのフレームフォーマ
ットの整数倍になるように遅延補正を行っていた。
おけるデータの伝送遅延量をデータのフレームフォーマ
ットの整数倍になるように遅延補正を行っていた。
上述した従来の伝送路の遅延補正方式では、低速データ
の多重を考慮したフレームフォーマットを考えた場合、
１フレーム（１マルチフレーム）の長さが非常に長くな
り遅延補正時の遅延量が増え、高速データの伝送には適
していないという問題があった。
の多重を考慮したフレームフォーマットを考えた場合、
１フレーム（１マルチフレーム）の長さが非常に長くな
り遅延補正時の遅延量が増え、高速データの伝送には適
していないという問題があった。
本発明の伝送路の遅延補正方式は、所定時間間隔から成
るフレームとこのフレームの整数倍の時間間隔からなる
マルチフレームとで構成されるデータ伝送形態を持つデ
ータ伝送装置で使用されるループ形の伝送路の遅延補正
方式において、前記フレーム及び前記マルチフレームご
とに遅延量を補正する複数の遅延補正回路と、入力され
るデータ速度により前記遅延補正回路を選択する選択回
路と、この選択回路と前記フレーム及び前記マルチフレ
ーム上の時間位置に応じて制御する制御回路とを有して
いる。
るフレームとこのフレームの整数倍の時間間隔からなる
マルチフレームとで構成されるデータ伝送形態を持つデ
ータ伝送装置で使用されるループ形の伝送路の遅延補正
方式において、前記フレーム及び前記マルチフレームご
とに遅延量を補正する複数の遅延補正回路と、入力され
るデータ速度により前記遅延補正回路を選択する選択回
路と、この選択回路と前記フレーム及び前記マルチフレ
ーム上の時間位置に応じて制御する制御回路とを有して
いる。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図、第２図は本実
施例を説明するための図である。
施例を説明するための図である。
本実施例は第１図において、遅延補正回路としてフレー
ム遅延補正回路１とマルチフレーム遅延補正回路２の２
つを設け、入力データＳ１に対し２種類の遅延補正信号
Ｓ２と８３をそれぞれ選択回路４に入力する。一方、制
御回路３ではフレーム中のタイムスロットが低速データ
なのか高速データなのかを認識して制御信号Ｓ４をタイ
ムスロット単位で選択回路４に入力する。選択回路４で
は制御信号Ｓ４に従い入力の遅延補正信号５２Ｓ３から
選択し出力データＳ５として出力するように構成される
。
ム遅延補正回路１とマルチフレーム遅延補正回路２の２
つを設け、入力データＳ１に対し２種類の遅延補正信号
Ｓ２と８３をそれぞれ選択回路４に入力する。一方、制
御回路３ではフレーム中のタイムスロットが低速データ
なのか高速データなのかを認識して制御信号Ｓ４をタイ
ムスロット単位で選択回路４に入力する。選択回路４で
は制御信号Ｓ４に従い入力の遅延補正信号５２Ｓ３から
選択し出力データＳ５として出力するように構成される
。
次に動作について第２図を参照してフレームとマルチフ
レームの考え方及び低速データと高速データに適したフ
レームの考え方について説明する。フレームとして１−
１〜１−Ｍｔでタイムスロットを集めたものを１フレー
ムとし、１フレームの遅延量をＴとする。また、フレー
ムをＮフレーム集めたものを１マルチフレームとすると
、１マルチフレームの遅延量はＴＸＮとなる。斜線で示
したタイムスロット１−１は低速データ伝送に相当しフ
レーム中のタイムスロット位置及びフレームの番号によ
り規制される。また斜線で示した１−３〜Ｎ３のタイム
スロットは高速のデータ伝送に相当しフレーム中のタイ
ムスロット位置のみで規制される。つまり、低速データ
はマルチフレームに対応した遅延補正を行う必要がある
が、高速データはフレームに対応した遅延補正を行えば
十分であることがわかる。
レームの考え方及び低速データと高速データに適したフ
レームの考え方について説明する。フレームとして１−
１〜１−Ｍｔでタイムスロットを集めたものを１フレー
ムとし、１フレームの遅延量をＴとする。また、フレー
ムをＮフレーム集めたものを１マルチフレームとすると
、１マルチフレームの遅延量はＴＸＮとなる。斜線で示
したタイムスロット１−１は低速データ伝送に相当しフ
レーム中のタイムスロット位置及びフレームの番号によ
り規制される。また斜線で示した１−３〜Ｎ３のタイム
スロットは高速のデータ伝送に相当しフレーム中のタイ
ムスロット位置のみで規制される。つまり、低速データ
はマルチフレームに対応した遅延補正を行う必要がある
が、高速データはフレームに対応した遅延補正を行えば
十分であることがわかる。
このようにすると、低速データの場合はマルチフレーム
遅延補正回路２からの出力Ｓ３が高速データの場合はフ
レーム遅延補正回路１からの出力Ｓ２が出力データＳ５
として出力される。
遅延補正回路２からの出力Ｓ３が高速データの場合はフ
レーム遅延補正回路１からの出力Ｓ２が出力データＳ５
として出力される。
以上説明したように本発明は、入力されるデータの速度
に対応して伝送路の遅延量を補正することにより、低速
及び高速データのデータ伝送に適した遅延量を選択でき
るという効果がある。
に対応して伝送路の遅延量を補正することにより、低速
及び高速データのデータ伝送に適した遅延量を選択でき
るという効果がある。
第１図は本発明の一実施例のブロック図、第２図は本実
施例の動作を説明するための図である。 １・・・フレーム遅延補正回路、２・・・マルチフレー
ム遅延補正回路、３・・・制御回路、４・・・選択回路
。
施例の動作を説明するための図である。 １・・・フレーム遅延補正回路、２・・・マルチフレー
ム遅延補正回路、３・・・制御回路、４・・・選択回路
。
Claims (1)
- 【特許請求の範囲】 １、所定時間間隔から成るフレームとこのフレームの整
数倍の時間間隔からなるマルチフレームとで構成される
データ伝送形態を持つデータ伝送装置で使用されるルー
プ形の伝送路の遅延補正方式において、前記フレーム及
び前記マルチフレームごとに遅延量を補正する複数の遅
延補正回路と、入力されるデータ速度により前記遅延補
正回路を選択する選択回路と、この選択回路と前記フレ
ーム及び前記マルチフレーム上の時間位置に応じて制御
する制御回路とを有することを特徴とする伝送路の遅延
補正方式。 ２、前記制御回路は前記フレームのタイムスロットによ
り前記データの速度を認識しタイムスロット単位で前記
選択回路を制御することを特徴とする請求項１記載の伝
送路の遅延補正方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6650190A JP2600960B2 (ja) | 1990-03-16 | 1990-03-16 | 伝送路の遅延補正方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6650190A JP2600960B2 (ja) | 1990-03-16 | 1990-03-16 | 伝送路の遅延補正方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03267843A true JPH03267843A (ja) | 1991-11-28 |
| JP2600960B2 JP2600960B2 (ja) | 1997-04-16 |
Family
ID=13317637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6650190A Expired - Lifetime JP2600960B2 (ja) | 1990-03-16 | 1990-03-16 | 伝送路の遅延補正方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2600960B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10819217B2 (en) | 2017-03-03 | 2020-10-27 | Mitsubishi Electric Corporation | Power conversion device and communication method |
-
1990
- 1990-03-16 JP JP6650190A patent/JP2600960B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10819217B2 (en) | 2017-03-03 | 2020-10-27 | Mitsubishi Electric Corporation | Power conversion device and communication method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2600960B2 (ja) | 1997-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03267843A (ja) | 伝送路の遅延補正方式 | |
| JPH0441646Y2 (ja) | ||
| JP2748741B2 (ja) | 時分割多方向多重通信装置 | |
| JPS62245833A (ja) | 保護段数切換回路 | |
| JPH05258589A (ja) | 可変長シフトレジスタ | |
| KR0155718B1 (ko) | 동기 데이타 발생장치 | |
| JPH09298520A (ja) | ジャスティフィケーション制御回路 | |
| JPH04192842A (ja) | データ伝送方式 | |
| JPH01135238A (ja) | 警報データシリアル転送装置 | |
| JP2710472B2 (ja) | Ｌｏｏｐ型複合ｌａｎにおけるチャネル分割方式 | |
| CN101764663B (zh) | 集中式语音的同步处理方法、系统及语音通信处理设备 | |
| JPS61242432A (ja) | フレ−ムアライナ | |
| JPS6253530A (ja) | Ｔｄｍａ通信装置の制御用情報発生回路 | |
| JPH0563718A (ja) | ループ型複合ｌａｎ | |
| JPH01155731A (ja) | デイジタル信号受信装置 | |
| JPH11261656A (ja) | データ通信方式 | |
| JPS6130833A (ja) | デ−タ伝送装置 | |
| JPH03293838A (ja) | 通信制御装置 | |
| JPH07336321A (ja) | 伝送方法 | |
| JPH04276936A (ja) | フレーム同期回路 | |
| JPH04252628A (ja) | フレーム同期回路 | |
| JPH04276937A (ja) | フレーム同期回路 | |
| JPH04156746A (ja) | 分割受信データ判定方式 | |
| JPS58184851A (ja) | Ｈｄｌｃ受信装置 | |
| JPH02249332A (ja) | 冗長系選択回路 |