JPH03266140A

JPH03266140A - プログラムデバッグ方式

Info

Publication number: JPH03266140A
Application number: JP2066542A
Authority: JP
Inventors: Kenichi Murakami; 健一村上
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1990-03-16
Filing date: 1990-03-16
Publication date: 1991-11-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は情報処理装置におけるプログラムデバッグ方式
に関し、特にプログラムの実行過程を確認する方式に関
する。

〔従来の技術〕

従来、この種のプログラムデバッグ方式では、プログラ
ムの要所要所にブレークポイント（−時中断点）を設定
しておき、ブレークポイントでの内部割込みの発生によ
り、プログラムの実行過程を確認するようになっていた
。

［発明が解決しようとする課題］上述した、ブレークポイントを利用してプログラムの実
行過程を確認する方法は、プログラムの流れを予想しな
がら、ブレークポイントを逐次設定する必要があり、予
想が外れると、ブレークポイントで中断しないので、途
中の実行過程が分らなくなり、再度、最初からやり直す
必要があるため、デバッグ効率が低下するという欠点が
ある。

本発明の目的は、効率のよいプログラムデバッグ方式を
提供することである。

〔課題を解決するための手段〕

本発明のプログラムデバッグ方式は、プログラムを構成する全モジュールのモジュール名と、
絶対アドレスで示される先頭アドレスおよび終了アドレ
スとを含むモジュール制御情報を保持するモジュール制
御情報記憶手段と、該モジュール制御情報記憶手段に保
持されているモジュール制御情報を参照して絶対アドレ
スをモジュール名とモジュール内相対アドレスとに変換
するアドレス変換手段と、分岐命令割込みモード設定／解除手段と、分岐命令割込
みモードが設定されると、分岐命令の実行により、分岐
命令自身のアドレスである分岐前アドレスと分岐命令の
分岐先アドレスである分岐後アドレスを保持して、分岐
後アドレスで内部割込みを発生する分岐命令割込み手段
と、前記分岐前アドレスと前記分岐後アドレスとループ
回数とをループ判定情報として記憶するループ判定情報
記憶手段と、前記ループ回数を積算するループ回数演算手段と、前記ループ判定情報記憶手段内のループ判定情報を、分
岐アドレスはアドレス変換手段によってモジュール名と
モジュール内相対アドレスに変換した後、編集し、表示
装置に表示するトレースメツセージ表示手段と、分岐命令割込みモードが設定されると、デバッグ対象プ
ログラムが起動される前に前記ループ判定情報記憶手段
の分岐前アドレス、分岐後アドレスおよびループ回数を
初期化し、その後、デバッグ対象プログラムが起動され
分岐命令割込み手段によって内部割込みが発生すると、
その時に通知された分岐前アドレスと分岐後アドレスを
、最初の割込みであれば、該分岐前アドレスと分岐後ア
ドレスをループ判定情報記憶手段に記憶し、最初の割込
みでなければ、該分岐前アドレスと分岐後アドレスをル
ープ判定情報記憶手段に記憶されている分岐前アドレス
、分岐後アドレスとそれぞれ比較してループ判定を行い
、ループのときはループ回数演算手段によりループ判定
情報記憶手段内のループ回数を＋１し、非ループまたは
ループ離脱のときはトレースメツセージ表示手段により
前記ループ判定情報記憶手段内のループ判定情報を表示
装置に表示させ、分岐命令割込み手段から通知された分
岐前アドレスと分岐後アドレスを前記ループ判定情報記
憶手段に新たに記憶するとともに、ループ回数をゼロで
初期化するループ判定制御手段とを有する。

［作　　　用］デバッグ対象プログラムに含まれる分岐命令が実行され
ると内部割込みを発生し、その分岐前後のアドレスと、
直前の内部割込みにおける分岐前後のアドレスとを比較
してループ判定を行い、ループのときはその回数を積算
し、ループでなくなった都度、その直前の内部割込みに
おける分前前後のアドレスとそれまで積算されたループ
回数をトレースメツセージとして表示するのでプログラ
ムの実行過程を効率よく確認できる。なお、トレースメ
ツセージの表示はバグの発見および除去作業の便をはか
り、分岐前後のアドレスはモジュール名とモジュール内
相対アドレスに変換したものが表示される。

〔実　施　例１次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明のプログラムデバッグ方式が適用された
情報処理装置の構成図、第２図は第１図中の表示装置に
表示されるトレースメツセージを示す図である。

本実施例の情報処理装置は、入力装置１（キーボード）
と、入力情報解析部２０、ループ判定制御部２１、ルー
プ回数演算部２２、アドレス変換部２３、トレースメツ
セージ表示部２４を含むプログラム実行軌跡表示装置２
と、分岐命令割込機構３０を含む中央処理装置３と、主
記憶装置４と、ループ判定情報記憶部５と、モジュール
制御情報記憶部６と、表示装置７　（ＣＲＴ）とから構
成されている。

主記憶装置４にはモジュール４１．４２．　　・・、４
ｎとから構成されるデバッグ対象プログラムが格納され
ている。各モジュール４１．４２゜・・・　４ｎの先頭
アドレスはそれぞれＳｌ。

Ｓ２．　　・・・、Ｓｎ番地であり、また終了アドレス
はそれぞれＥｌ、Ｅ２．　　・・・、Ｅｎ番地である。

モジュール制御情報記憶手段であるモジュール制御情報
記憶部６には、モジュール４１゜４２、・・・、４ｎの
モジュール名（ａａａａａ、ｂｂｂｂｂ、−・−ｎｎｎ
ｎｎ）と、モジュール４１，４２．　　・・・、４ｎの
先頭アドレス（Ｓｌ、Ｓ２．　　・・・、Ｓｎ番地）と
、モジュール４１，４２．　　・・・、４ｎの終了アド
レス（Ｅｌ、Ｅ２．　　・・ｔ、Ｅｎ番地）とがモジュ
ール制御情報として登録されている。アドレス変換手段
であるアドレス変換部２３はモジュール制御情報記憶部
６に保持されているモジュール制御情報を参照して絶対
アドレスをモジュール名とモジュール内相対アドレスに
変換する。入力装置１には分岐命令割込みモード設定／
解除のキー（分岐命令割込みモード設定・解除手段）が
設けられている。入力情報解析部２０は入力装置１から
の情報を分析し、分岐命令割込みモード設定情報が入力
されると、この旨をループ判定制御部２１（ループ判定
制御手段）に通知する。分岐命令割込機構３０（分岐命
令割込手段）は、ループ判定制御部２１から、分岐命令
割込みモードが設定されたことを通知されると、起動さ
れ、分岐命令の実行により主記憶装置４内のモジュール
の、分岐命令自身のアドレスである分岐前アドレスと分
岐命令の分岐先アドレスである分岐後アドレスを保持し
てループ判定制御部２１に分岐後アドレスで内部割込み
を発生する。ループ判定制御部２１は、入力情報解析部
２０から分岐命令割込み設定情報が入力されたことを通
知されると、分岐命令割込機構３０を起動し、ループ判
定情報記憶部５内の分岐前アドレス５Ｂと分岐後アドレ
ス５Ａとループ回数５Ｌとをゼロで初期化し、この後、
主記憶装置４内のデバッグ対象プログラムが起動され、
そのプログラム中の分岐命令の実行によ゛る割込みが発
生し、分岐命令割込機構３０から分岐前アドレスと分岐
後アドレスとが通知されると、ループ判定情報記憶部５
内の分岐前アドレス５Ｂと分岐後アドレス５Ａとの内容
と比較しく分岐前アドレス同士、分岐後アドレス同士で
比較する）ループ判定を行い、判定結果が、ループ（分
岐前アドレス同士および分岐後アドレス同士がそれぞれ
一致）のときには、ループ判定情報記憶部５内のループ
回数５Ｌの内容をループ回数演算部２２によって加算し
、逆に、非ループまたはループ離脱（分岐前アドレス同
士あるいは分岐後アドレス同士のどちらか一方の組また
は両方の組が不一致）のときには、ループ判定情報記憶
部５内の分岐前アドレス５Ｂと分岐後アドレス５Ａとル
ープ回数５Ｌとの内容を含む（この内分岐前アドレス５
Ｂと分岐後アドレス５Ａの内容は、アドレス変換部２３
によってモジュール名とモジュール内相対アドレスに変
換されたもの）トレースメツセージをトレースメツセー
ジ表示部２４によって表示装置７に表示し、分岐命令割
込機構３０から通知された分岐前アドレスと分岐後アド
レスとをそれぞれループ判定情報記憶部５内の分岐前ア
ドレス５Ｂと分岐後アドレス５Ａとして新たに記憶する
とともにループ回数５Ｌをゼロで初期化する。

なお、ループ判定情報記憶部５の分岐前アドレス５Ｂと
分岐後アドレス５Ａがともにゼロで初期化されている最
初の分岐命令割込み時には、分岐命令割込機構３０から
通知された分岐前アドレスと分岐後アドレスをそれぞれ
分岐前アドレス５Ｂと分岐後アドレス５Ａとして記憶す
るだけである。

以上の動作を行った後、同じくループ判定制御部２１は
、分岐後アドレスからの実行再開を分岐命令割込機構３
０に指示し、次の分岐命令割込み待ちとなる。

トレースメツセージに表示される分岐前アドレスは、モ
ジュール名とモジュール内相対アドレスとに変換される
が、この変換を行うアドレス変換部２３の処理について
、絶対アト１２１２３４番地を変換する場合を例に挙げ
て説明する。このとき、仮に、モジュール４１の先頭ア
ドレスＳ１が１０００番地で、モジュール４２の先頭ア
ドレスＳ２が１５００番地であるとする。モジュール制
御情報記憶部６内の先頭アドレスＳＬ、Ｓ２゜Ｓｎと終
了アドレスＥ１．Ｅ２゜、Ｅｎとを参照して、絶対アト１２１２３４番地を含む
モジュール４１のモジュール名ａａａａａを得、モジュ
ール内相対アドレス２３４番地（＝１２３４−Ｓｌ）を
演算する。そして、トレースメツセージには絶対アト１
２１２３４番地されることになる。

〔発明の効果〕

以上説明したように本発明は、分岐命令割込みを利用す
るとともにループ判定を行って、プログラムの実行過程
をトレースメツセージとして表示し、さらにトレースメ
ツセージ中のアドレスはモジュール名とモジュール内相
対アドレスとに変換した形式で表示することにより、以
下に示す効果がある。

■　ブレークポイントが不要になり、したがって、ブレ
ークポイント設定の手操作がなくなるため、デバッグ効
率が向上する。

■　トレースメツセージは、以下のように表示回数が少
なくて済む。

Ｏ命令毎でなく分岐命令による分岐実行毎にトレースメ
ツセージが表示される。

○ループ判定手段によって、ループ箇所は一回の表示で
済む。

■　モジュール名とモジュール内相対アドレス表示によ
って、リンカによって出力されるアドレスマツプからモ
ジュールの先頭アドレスを捜した後、モジュール内相対
アドレスを人手によって計算する必要がなくなる（手間
がかからなくなり、計算ミスの心配もない）。

【図面の簡単な説明】

第１図は本発明のプログラムデバッグ方式が適用された
情報処理装置の一実施例を示すブロック図、第２図は第
１図中の表示装置７に表示されるトレースメツセージを
示す図である。１・・・入力装置、２・・・プログラム実行軌跡表示装置、３・・・中央処
理装置、４・・・主記憶装置、５・・・ループ判定情報
記憶部、６・・・モジュール制御情報記憶部、７・・・表示装置、２ｏ・・・入力情報解析部、２１・・−・ループ判定制御部、２２　・２３　・２４　・３０　・ループ回数演算部、アドレス変換部、・トレースメツセージ表示部、・分岐命令割込機構。

Claims

【特許請求の範囲】１、プログラムを構成する全モジュールのモジュール名
と、絶対アドレスで示される先頭アドレスおよび終了ア
ドレスとを含むモジュール制御情報を保持するモジュー
ル制御情報記憶手段と、該モジュール制御情報記憶手段
に保持されているモジュール制御情報を参照して絶対ア
ドレスをモジュール名とモジュール内相対アドレスとに
変換するアドレス変換手段と、分岐命令割込みモード設定／解除手段と、分岐命令割込みモードが設定されると、分岐命令の実行
により、分岐命令自身のアドレスである分岐前アドレス
と分岐命令の分岐先アドレスである分岐後アドレスを保
持して、分岐後アドレスで内部割込みを発生する分岐命
令割込み手段と、前記分岐前アドレスと前記分岐後アド
レスとループ回数とをループ判定情報として記憶するル
ープ判定情報記憶手段と、前記ループ回数を積算するループ回数演算手段と、前記ループ判定情報記憶手段内のループ判定情報を、分
岐前および分岐後アドレスはアドレス変換手段によって
モジュール名とモジュール内相対アドレスに変換した後
、編集し、表示装置に表示するトレースメッセージ表示
手段と、分岐命令割込みモードが設定されると、デバッグ対象プ
ログラムが起動される前に前記ループ判定情報記憶手段
の分岐前アドレス、分岐後アドレスおよびループ回数を
初期化し、その後、デバッグ対象プログラムが起動され
分岐命令割込み手段によって内部割込みが発生すると、
その時に通知された分岐前アドレスと分岐後アドレスを
、最初の割込みであれば、該分岐前アドレスと分岐後ア
ドレスをループ判定情報記憶手段に記憶し、最初の割込
みでなければ、該分岐前アドレスと分岐後アドレスをル
ープ判定情報記憶手段に記憶されている分岐前アドレス
、分岐後アドレスとそれぞれ比較してループ判定を行い
、ループのときはループ回数演算手段によりループ判定
情報記憶手段内のループ回数を＋１し、非ループまたは
ループ離脱のときはトレースメッセージ表示手段により
前記ループ判定情報記憶手段内のループ判定情報を表示
装置に表示させ、分岐命令割込み手段から通知された分
岐前アドレスと分岐後アドレスを前記ループ判定情報記
憶手段に新たに記憶するとともに、ループ回数をゼロで
初期化するループ判定制御手段とを有するプログラムデ
バッグ方式。