JPH03278241A - プログラムデバッグ方式 - Google Patents

プログラムデバッグ方式

Info

Publication number
JPH03278241A
JPH03278241A JP2079284A JP7928490A JPH03278241A JP H03278241 A JPH03278241 A JP H03278241A JP 2079284 A JP2079284 A JP 2079284A JP 7928490 A JP7928490 A JP 7928490A JP H03278241 A JPH03278241 A JP H03278241A
Authority
JP
Japan
Prior art keywords
address
module
loop
branch
information storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2079284A
Other languages
English (en)
Inventor
Kenichi Murakami
健一 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2079284A priority Critical patent/JPH03278241A/ja
Publication of JPH03278241A publication Critical patent/JPH03278241A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は情報処理装置におけるプログラムデバッグ方式
に関し、特にプログラムの実行過程を確認する方式に関
する。
[従来の技術] 従来、この種のプログラムデバッグ方式では、プログラ
ムの要所要所にブレークポイント(−時中断点)を設定
しておき、ブレークポイントでの内部割込みの発生によ
り、プログラムの実行過程を確認するようになっていた
[発明が解決しようとする課題] 上述した、ブレークポイントを利用してプログラムの実
行過程を確認する方法は、プログラムの流れを予想しな
がら、ブレークポイントを逐次設定する必要があり、予
想が外れると、ブレークポイントで中断しないので、途
中の実行過程が分らなくなり、再度、最初からやり直す
必要があるため、デバッグ効率が低下するという欠点が
ある。
本発明の目的は、効率のよいプログラムデバッグ方式を
提供することである。
[課題を解決するための手段] 本発明のプログラムデバッグ方式は、 主記憶装置に格納され、デバッグ対象プログラムを構成
する全モジュールの先頭部に、当該モジュールの先頭で
あることを示し、かつ当該モジュールのモジュール名を
含むモジュール先頭識別語を有し、 前記デバッグ対象プログラムの主記憶装置上の先頭アド
レス、終了アドレスであるプログラム先頭アドレス、プ
ログラム終了アドレスを予め記憶するとともに、モジュ
ールの先頭アドレス、終了アドレスであるモジュール先
頭アドレス、モジュール終了アドレスを記憶する変換制
御情報記憶手段と、 主記憶装置の与えられた絶対アドレスを1番地ずつ減少
および増加させてモジュール先頭識別語をサーチし最初
に見つかった両モジュール先頭識別語から前記絶対アド
レスが含まれるモジュールの先頭アドレスと終了アドレ
スを得、これらモジュール先頭アドレス、モジユース終
了アドレスとして変換制御情報記憶手段に記憶するモジ
ュールサーチ手段と、 アドレス変換要求が指示された絶対アドレスが変換制御
情報記憶手段に記憶されているプログラム先頭アドレス
とプログラム終了アドレスで示されるプログラム領内に
含まれるかどうかを調べ、プログラム領域外ならばアド
レス変換を行なわず、プログラム領域内ならば、変換制
御情報記憶手段内のモジュール先頭アドレスとモジュー
ル終了アドレスで示されるモジュール領域内に含まれる
かどうかを調べ、モジュール領域内ならば前記モジュー
ル先頭アドレスとモジュール先頭語を参照して前記絶対
アドレスをモジュール名とモジュール内相対アドレスに
変換し、モジュール領域外ならば、前記絶対アドレスを
前記モジュールサーチ手段に渡して前記モジュールサー
チ手段を起動するアドレス変換手段と、 分岐命令割込みモード設定/解除手段と、分岐命令割込
みモードが設定されると、分岐命令の実行により、分岐
命令自身のアドレスである分岐前アドレスと分岐命令の
分岐先アドレスである分岐アドレスを保持して、分岐後
アドレスで内部割込みを発生する分岐命令割込み手段と
、前記分岐前アドレスと前記分岐後アドレスとループ回
数とをループ判定情報として記憶するループ判定情報記
憶手段と、 前記ループ回数を積算するループ回数演算手段と、 前記ループ判定情報記憶手段内のループ判定情報を、分
岐前アドレスおよび分岐後アドレスはアドレス変換手段
によってモジュール名とモジュール内相対アドレスに変
換した後、編集し、表示装置に表示するトレースメツセ
ージ表示手段と、分岐命令割込みモードが設定されると
、デバッグ対象プログラムが起動される前に前記ループ
判定情報記憶手段の分岐前アドレス、分岐後アドレスお
よびループ回数ならびに変換制御情報記憶手段内のモジ
ュール先頭アドレスおよびモジュール終了アドレスを初
期化し、その後、デバッグ対象プログラムが起動され分
岐命令割込み手段によって内部割込みが発生すると、そ
の時に通知された分岐前アドレスと分岐後アドレスを、
最初の割込みであれば、該分岐前アドレスと分岐後アド
レスをループ判定情報記憶手段に記憶し、最初の割込み
でなければ、該分岐前アドレスと分岐後アドレスをルー
プ判定情報記憶手段に記憶されている分岐前アドレス、
分岐後アドレスとそれぞれ比較してループ判定を行い、
ループのときはループ回数演算手段によりループ判定情
報記憶手段内のループ回数を+1し、非ループまたはル
ープ離脱のときはトレースメツセージ表示手段により前
記ループ判定情報記憶手段内のループ判定情報を表示装
置に表示させ、分岐命令割込み手段から通知された分岐
前アドレスと分岐後アドレスを前記ループ判定情報記憶
手段に新たに記憶するとともに、ループ回数をゼロで初
期化するループ判定制御手段とを有している。
[作用〕 デバッグ対象プログラムに含まれる分岐命令が実行され
ると内部割込みを発生し、その分岐前後のアドレスと、
直前の内部割込みにおける分岐前後のアドレスとを比較
してループ判定を行い、ループのときはその回数を積算
し、ループでなくなった都度、その直前の内部割込みに
おける分岐前後のアドレスとそれまで積算されたループ
回数をトレースメツセージとして表示するのでプロプラ
ムの実行過程を効率よく確認できる。なお、トレースメ
ツセージの表示はバグの発見および除去作業の便をはか
り、分岐前後のアドレスはモジュール名とモジュール内
相対アドレスに変換したものが表示される。
このアドレス変換にあたり、変換対象絶対アドレスが属
するモジュールの先頭および終了アドレスが変換制御情
報記憶手段に記憶されていないときはモジュール先頭識
別語ケサーチすることにより求め、変換制御情報記憶手
段に記憶する。
 0 [実施例] 次に、本発明の実施例について図面を参照して証明する
第1図は本発明のプログラムデバッグ方式が適用された
情報処理装置の一実施例を示すブロック図、第2図は第
1図中の表示装置に表示されるトレースメツセージを示
す図である。
本実施例の情報処理装置は、人力装置1(キーボード)
と、人力情報解析部20、ループ判定制御部21、ルー
プ回数演算部22、モジュールサーチ部23、アドレス
変換部24、トレースメツセージ表示部25を含むプロ
グラム実行軌跡表示装置2と、分岐命令割込機構30を
含む中央処理装置3と、主記憶装置4と、ループ判定情
報記憶部5と、変換制御情報記憶部6と、表示装置7 
(CRT)とから構成されている。
主記憶装置4にはモジュール41.42・・・4nとか
ら構成されるデバッグ対象プログラムが格納されている
。各モジュール41,42゜=、4nの先頭アドレスは
それぞれSl、S2゜1 ・・・、Sn番地であり、また終了アドレスはそれぞれ
El、E2.・・・、En番地である。そしてモジュー
ル41,42.・・・4nの先頭部(先頭アドレスSl
、S2.・・・Sn番地)にはそれぞれモジュール名a
aaaa 、 bbbbb 、−、nnnnnを含むモ
ジュール先頭識別語41M、42M、−,4nMが設け
られている。
変換制御情報記憶手段である変換制御情報記憶部6には
主記憶装置4におけるデバッグ対象プログラムのプログ
ラム領域の先頭アドレス(311番地と終了アドレス(
En番地)とがそれぞれプログラム先頭アドレス60、
プログラム終了アドレス61として予め記憶され、モジ
ュールサーチ部23で得られた、モジュールの先頭アド
レス、終了アドレスであるモジュール先頭アドレス62
および終了アドレス63が記憶されるようになっている
。モジュールサーチ段であるモジュールサーチ部23は
、主記憶装置4の与えられた絶対アドレスを1番地ずつ
減少および増加させて千ジュール先頭識別語をサーチし
最初に見つかった 2 両モジュール先頭識別語から前記絶対アドレスが含まれ
るモジュールの先頭アドレスと終了アドレスを得、これ
らモジュール先頭アドレス、モジュール終了アドレスと
して変換制御情報記憶部6に記憶する。アドレス変換手
段であるアドレス変換部24は、アドレス変換要求が指
示された絶対アドレスが変換制御情報記憶部6に記憶さ
れているプログラム先頭アドレス60とプログラム終了
アドレス61で示されるプログラム領域内に含まれるか
どうかを調べ、プログラム領域外ならばアドレス変換を
行なわず、プログラム領域内ならば、変換制御情報記憶
部6内のモジュール先頭アドレス62とモジュール終了
アドレス63で示されるモジュール領域内に含まれるか
どうかを調べ、モジュール領域内ならば前記モジュール
先頭アドレスとモジュール先頭語を参照して前記絶対ア
ドレスをモジュール名とモジュール内相対アドレスに変
換し、モジュール領域外ならば、前記絶対アドレスをモ
ジュールサーチ部23に渡してモジュールサーチ部23
を起動する。ループ判定情 3 報記憶手段であるループ判定情報記憶部5は分岐前アド
レス5Bと分岐後アドレス5Aとループ回数5Lをルー
プ判定情報として記憶する。ループ回数演算部22はル
ープ回数を積算する。トレースメツセージ表示手段であ
るトレースメツセージ表示部25はループ判定情報記憶
部5内のループ判定情報を、分岐前アドレスおよび分岐
後アドレスはアドレス変換部24によってモジュール名
とモジュール内相対アドレスに変換した後、編集し、表
示装置7に表示する。
入力装置1には分岐命令割込みモード設定/解除のキー
(分岐命令割込みモード設定・解除手段)が設けられて
いる。入力情報解析部20は入力装置1からの情報を分
析し、分岐命令割込みモード設定情報が人力されると、
この旨をループ判定制御部21(ループ判定制御手段)
に通知する。分岐命令割込機構30(分岐命令割込手段
)は、ループ判定制御部21から、分岐命令割込みモー
ドが設定されたことを通知されると、起動され、分岐命
令の実行により主記憶装置4内のそ 4 ジュールの分岐命令自身のアドレスである分岐前アドレ
スと分岐命令の分岐先アドレスである分岐後アドレスを
保持して、ループ判定制御部21に分岐後アドレスで内
部割込みを発生する。ループ判定制御部21は、人力情
報解析部20から分岐命令割込み設定情報が人力された
ことを通知されると、分岐命令割込機構30を起動し、
ループ判定情報記憶部5内の分岐前アドレス5Bと分岐
後アドレス5Aとループ回数5Lならびに変換制御情報
記憶部6内のモジュールの先頭アドレス62と終了アド
レス63とをゼロで初期化し、この後、主記憶装置4内
のデバッグ対象プログラムか起動され、そのプログラム
中の分岐命令の実行による割込みが発生し、分岐命令割
込機構30から分岐前アドレスと分岐後アドレスとが通
知されると、ループ判定情報記憶部5内の分岐前アドレ
ス5Bと分岐後アドレス5Aとの内容と比較しく分岐前
アドレス同士、分岐後アドレス同士で比較する)ループ
判定を行い、判定結果がループ(分岐前アドレス同士お
よび分岐後アドレス同士が5 それぞれ一致)のときには、ループ判定情報記憶部5内
のループ回数5Lの内容にループ回数演算部22によっ
て1を加算し、逆に、非ループまたはループ離脱(分岐
前アドレス同士あるいは分岐後アドレス同士のどちらか
一方の組または両方の組が不一致)のときには、ループ
判定情報記憶部5内の分岐前アドレス5Bと分岐後アド
レス5Aとループ回数5Lとの内容を含む(この内分岐
前アドレス5Bと分岐後アドレス5Aの内容は、モジュ
ールサーチ部23およびアドレス変換部24によってモ
ジュール名とモジュール内相対アドレスに変換されたも
の)トレースメツセージをトレースメツセージ表示部2
5によつて表示装置7に表示し、分岐命令割込機構30
から通知された分岐前アドレスと分岐アドレスとをそれ
ぞれループ判定情報記憶部5内の分岐前アドレス5Bと
分岐後アドレス5Aとして新たに記憶するとともにルー
プ回数5Lをゼロで初期化する。
なお、ループ判定情報記憶部5の分岐前アドレス5Bと
分岐後アドレス5Aがともにセロで初期 6 化されている最初の分岐命令割込み時には、分岐命令割
込機構30から通知された分岐前アドレスと分岐後アド
レスをそれぞれ分岐前アドレス5Bと分岐後アドレス5
Aとして記憶するだけである。
以上の動作を行った後、同じくループ判定制御部21は
、分岐後アドレスからの実行再開を分岐命令割込機構3
0に指示し、次の分岐命令割込み待ちとなる。
ここで、モジュールサーチ部23とアドレス変換部24
とトレースメツセージ表示部25の動作を、絶対アドレ
ス1234番地をモジュール名とモジュール内相対アド
レスとに変換する場合について説明する。
このとき、仮に、モジュール41の先頭アドレスS1が
1000番地で、モジュール42の先頭アドレスS2が
1500番地であるとする。
最初に、アドレス変換部24は、絶対アドレス1234
番地が変換制御情報記憶部6内のプログラム先頭アドレ
ス60(51番地)とプログラム終了 7 アドレス61(En番地)との内容で示されるプログラ
ム領域内に含まれるかを調べ、その結果、プログラム領
域外ならばアドレス変換は行われず、プログラム領域内
ならば、さらにモジュール先頭アドレス62とモジュー
ル終了アドレス63との内容で示されるモジュール領域
内に含まれるかを調べる。
アドレス変換の対象である絶対アドレス1234番地が
先頭アドレス62と終了アドレス63の内容で示される
モジュール領域内に含まれないとき(両アドレスが最初
共にゼロで初期化されているためにモジュール領域内に
含まれないと判定された場合を含む)、アドレス変換部
24はモジュールサーチ部23に対して絶対アドレス1
234番地を渡してこれを起動する。モジュールサーチ
部23は、起動されると絶対アドレス1234番地を含
むモジュールの先頭アドレスをサーチするため、123
4番地から番地を1番地ずつ減少させてモジュール先頭
識別語をサーチして行くと、81番地(= 1000)
から始まるモジュール41のモジュー 8 ル先頭識別語41Mが最初に見つかり、モジュール先頭
アドレス62にはS1番地(= 1000)を記憶する
。次に、モジュール41の終了アドレスを見つけるため
、1234番地から番地を1番地ずつ増加させてモジュ
ール先頭識別語をサーチして行くと、S2番地(: 1
500)から始まるモジュール42のモジュール先頭識
別語42Mが最初に見つかる。そこで、モジュール41
の終了アドレスとして、1500−1の算出結果である
1499番地をモジュール終了アドレス63に記憶する
。アドレス変換対象の絶対アドレス1234番地がモジ
ュール先頭アドレス62とモジュール終了アドレス63
との内容で示されるモジュール領域内に含まれるとき、
アドレス変換部24は、モジュール先頭アドレス62の
内容(51番地= 1000)をもとに、モジュール名
(St番地から始まるモジュール先頭識別語41M内の
モジュール名aaaaa)を抽出し、モジュール内相対
アドレス(234= 1234−31番地)を算出する
。そして、表示装置7には、トレースメツセージ表示部
25により、絶対アドレ 9 ス1234番地の代りとして、 mIEIが表示されることになる。
このあと、モジュール41内に含まれる絶対アドレスの
変換にはモジュールサーチ部23を必要としない。即ち
、同一モジュール内の絶対アドレスが連続してアドレス
変換要求される限り、モジュールサーチ部23は同一プ
ログラムモジュール内での最初のアドレス変換のときだ
け必要となる。このため、アドレス変換に費やす時間を
短縮することができる。
[発明の効果] 以上説明したように本発明は、分岐命令割込みを利用す
るとともにループ判定を行って、プログラムの実行過程
をトレースメツセージとして表示し、さらにトレースメ
ツセージ中のアドレスはモジュール名とモジュール内相
対アドレスとに変換した形式で表示することにより、以
下に示す効果がある。
■ ブレークポイントが不要になり、したかっ 0 て、ブレークポイント設定の手操作がなくなるため、デ
バッグ効率が向上する。
トレースメツセージは、以下のように表示回数が少なく
て済む。
・命令毎でなく分岐命令による分岐実行毎にトレースメ
ツセージが表示される。
・ループ判定手段によって、ループ箇所は一回の表示で
済む。
■ モジュール名とモジュール内相対アドレス表示によ
って、リンカによりて出力されるアドレスマツプからモ
ジュールの先頭アドレスを探した後、モジュール内相対
アドレスを人手によって計算する必要がなくなる(手間
がかからなくなり、計算ミスの心配もない)。
■ モジュール先頭、終了アドレスが変更されているか
否かを顧慮する必要がなくなる。なお、同一モジュール
内の絶対アドレスが連続してアドレス変換要求される限
り、モジュールサーチ手段を必要とするのはそのモジュ
ールの最初のアドレス変換のときだけである。
1 ■
【図面の簡単な説明】
第1図は本発明のプログラムデバッグ方式が適用された
情報処理装置の一実施例を示すブロック図、第2図は第
1図中の表示装置7に表示されるトレースメツセージを
示す図である。 1・・・人力装置、 2・・・プログラム実行軌跡表示装置、3・・・中央処
理装置、 4・・・主記憶装置、 5・・・ループ判定情報記憶部、 6・・・変換制御情報記憶部、 7・・・表示装置、 20・・・人力情報解析部、 21・・・ループ判定制御部、 22−・・ループ回数演算部、 23・・・モジュールサーチ部、 24・・・アドレス変換部、 25・・・トレースメツセージ表示部、30・・・分岐
命令割込機構。  2

Claims (1)

  1. 【特許請求の範囲】 1、主記憶装置に格納され、デバッグ対象プログラムを
    構成する全モジュールの先頭部に、当該モジュールの先
    頭であることを示し、かつ当該モジュールのモジュール
    名を含むモジュール先頭識別語を有し、 前記デバッグ対象プログラムの主記憶装置上の先頭アド
    レス、終了アドレスであるプログラム先頭アドレス、プ
    ログラム終了アドレスを予め記憶するとともに、モジュ
    ールの先頭アドレス、終了アドレスであるモジュール先
    頭アドレス、モジュール終了アドレスを記憶する変換制
    御情報記憶手段と、 主記憶装置の与えられた絶対アドレスを1番地ずつ減少
    および増加させてモジュール先頭識別語をサーチし最初
    に見つかった両モジュール先頭識別語から前記絶対アド
    レスが含まれるモジュールの先頭アドレスと終了アドレ
    スを得、これらをモジュール先頭アドレス、モジュース
    終了アドレスとして変換制御情報記憶手段に記憶するモ
    ジュールサーチ手段と、 アドレス変換要求が指示された絶対アドレスが変換制御
    情報記憶手段に記憶されているプログラム先頭アドレス
    とプログラム終了アドレスで示されるプログラム領域内
    に含まれるかどうかを調べ、プログラム領域外ならばア
    ドレス変換を行なわず、プログラム領域内ならば、変換
    制御情報記憶手段内のモジュール先頭アドレスとモジュ
    ール終了アドレスで示されるモジュール領域内に含まれ
    るかどうかを調べ、モジュール領域内ならば前記モジュ
    ール先頭アドレスとモジュール先頭語を参照して前記絶
    対アドレスをモジュール名とモジュール内相対アドレス
    に変換し、モジュール領域外ならば、前記絶対アドレス
    を前記モジュールサーチ手段に渡して前記モジュールサ
    ーチ手段を起動するアドレス変換手段と、 分岐命令割込みモード設定/解除手段と、 分岐命令割込みモードが設定されると、分岐命令の実行
    により、分岐命令自身のアドレスである分岐前アドレス
    と分岐命令の分岐先アドレスである分岐後アドレスを保
    持して、分岐後アドレスで内部割込みを発生する分岐命
    令割込み手段と、前記分岐前アドレスと前記分岐後アド
    レスとループ回数とをループ判定情報として記憶するル
    ープ判定情報記憶手段と、 前記ループ回数を積算するループ回数演算手段と、 前記ループ判定情報記憶手段内のループ判定情報を、分
    岐前アドレスおよび分岐後アドレスはアドレス変換手段
    によってモジュール名とモジュール内相対アドレスに変
    換した後、編集し、表示装置に表示するトレースメッセ
    ージ表示手段と、分岐命令割込みモードが設定されると
    、デバッグ対象プログラムが起動される前に前記ループ
    判定情報記憶手段の分岐前アドレス、分岐後アドレスお
    よびループ回数ならびに変換制御情報記憶手段内のモジ
    ュール先頭アドレスおよびモジュール終了アドレスを初
    期化し、その後、デバッグ対象プログラムが起動され分
    岐命令割込み手段によって内部割込みが発生すると、そ
    の時に通知された分岐前アドレスと分岐後アドレスを、
    最初の割込みであれば、該分岐前アドレスと分岐後アド
    レスをループ判定情報記憶手段に記憶し、最初の割込み
    でなければ、該分岐前アドレスと分岐後アドレスをルー
    プ判定情報記憶手段に記憶されている分岐前アドレス、
    分岐後アドレスとそれぞれ比較してループ判定を行い、
    ループのときはループ回数演算手段によりループ判定情
    報記憶手段内のループ回数を+1し、非ループまたはル
    ープ離脱のときはトレースメッセージ表示手段により前
    記ループ判定情報記憶手段内のループ判定情報を表示装
    置に表示させ、分岐命令割込み手段から通知された分岐
    前アドレスと分岐後アドレスを前記ループ判定情報記憶
    手段に新たに記憶するとともに、ループ回数をゼロで初
    期化するループ判定制御手段とを有するプログラムデバ
    ッグ方式。
JP2079284A 1990-03-28 1990-03-28 プログラムデバッグ方式 Pending JPH03278241A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2079284A JPH03278241A (ja) 1990-03-28 1990-03-28 プログラムデバッグ方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2079284A JPH03278241A (ja) 1990-03-28 1990-03-28 プログラムデバッグ方式

Publications (1)

Publication Number Publication Date
JPH03278241A true JPH03278241A (ja) 1991-12-09

Family

ID=13685568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2079284A Pending JPH03278241A (ja) 1990-03-28 1990-03-28 プログラムデバッグ方式

Country Status (1)

Country Link
JP (1) JPH03278241A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009075874A (ja) * 2007-09-20 2009-04-09 Fujitsu Microelectronics Ltd プログラム変換装置、プログラム変換方法およびプログラム変換プログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009075874A (ja) * 2007-09-20 2009-04-09 Fujitsu Microelectronics Ltd プログラム変換装置、プログラム変換方法およびプログラム変換プログラム
US8352928B2 (en) 2007-09-20 2013-01-08 Fujitsu Semiconductor Limited Program conversion apparatus, program conversion method, and computer product

Similar Documents

Publication Publication Date Title
JP2987311B2 (ja) プロセッサ及び翻訳装置
JPH03278241A (ja) プログラムデバッグ方式
JPH03266140A (ja) プログラムデバッグ方式
CN114594962A (zh) 机器码的反汇编系统、反汇编方法、计算机设备及存储介质
JP2002073348A (ja) シナリオ解析型制御システム装置
JPH02105233A (ja) プログラムデバッグ方式
JP2653880B2 (ja) プログラム内容解析装置
JP2000330823A (ja) プログラムのデバッグ装置およびデバッグ方法
JPH03257548A (ja) プログラムの命令実行数測定方式
JP2004133827A (ja) core解析装置
JPS63298540A (ja) トラップ情報表示方式
JPH06214828A (ja) 対話型デバッグ制御装置
JP3063297B2 (ja) 言語処理プログラム作成装置
JP3029355B2 (ja) 命令のシングルステップ実行方式
JPS60247752A (ja) シンボリツクデバツガにおける中断点設定方式
JPH07319730A (ja) テスト・デバッグ方法
JPH0431933A (ja) 原始プログラム解析装置
JPH0962512A (ja) 低級言語から高級言語への記述言語変換機能を有するプログラム変換装置及び方法
JPH02115951A (ja) 高級言語プログラム保守デバッグ方式
JPH0315950A (ja) プログラム実行経路探査装置
JPH02148331A (ja) 言語処理装置
JPH08286949A (ja) プログラム情報表示装置
JPH0235521A (ja) パッチイメージの生成方式
JPS63104150A (ja) プログラムデバツグ方式
JP2001067245A (ja) シミュレーション方法及びシミュレーション装置