JP2653880B2 - プログラム内容解析装置 - Google Patents

プログラム内容解析装置

Info

Publication number
JP2653880B2
JP2653880B2 JP1143849A JP14384989A JP2653880B2 JP 2653880 B2 JP2653880 B2 JP 2653880B2 JP 1143849 A JP1143849 A JP 1143849A JP 14384989 A JP14384989 A JP 14384989A JP 2653880 B2 JP2653880 B2 JP 2653880B2
Authority
JP
Japan
Prior art keywords
instruction
program
branch
operand
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1143849A
Other languages
English (en)
Other versions
JPH039441A (ja
Inventor
宏敏 斗納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP1143849A priority Critical patent/JP2653880B2/ja
Publication of JPH039441A publication Critical patent/JPH039441A/ja
Application granted granted Critical
Publication of JP2653880B2 publication Critical patent/JP2653880B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、マイクロコンピユータなどを動作するため
に用いられるプログラムの内容を解析する装置に関す
る。
従来の技術 マイクロコンピユータ用などに設計されたプログラム
の点検は、人手によって、プログラムの構造と、このプ
ログラムに基づく各種入出力装置の動作とを把握し、こ
れを仕様書の記載内容と照合している。また、シミユレ
ーシヨンあるいはエミユレーシヨンなどを行い、プログ
ラムの動作状態を確認することもある。しかしながらプ
ログラムは膨大なステツプ数に及ぶことがあり、その中
にはやはり膨大な分岐命令が含まれている。したがつて
人手によつてプログラムの構造を把握することは難し
い。またシミユレーシヨンなどでは、プログラム作動時
において必要とされる入力要求を全て充足させなければ
ならず、煩雑な手間を要している。
そこでプログラムの各命令を読取つて、プログラム全
体の処理の流れの構造を認識し、プログラム内容のチエ
ツクの基準となる仕様書などとの照合が容易な形態にプ
ログラム内容を解析するプログラム内容解析装置が実用
化されている。
一方、マイクロコンピユータを作動するに当つて、或
る命令のオペランドに、処理を分岐し、そのオペランド
を他の命令として使用するプログラム手法がある。以
下、そのような場合の一例について説明する。
たとえば第1表に示されるプログラムでは、アドレス
$F84B(「$」は16進表示であることを示す)以降の処
理を実行するに当つて、アキユームレータAの値をクリ
アするときとクリアしないときがある場合を示してい
る。つまりアドレス$F800から、命令BRAによつて処理
を分岐する場合には、まずアドレス$F84Aに分岐し、命
令CLRAによつてアキユームレータAの値をクリアし、ア
ドレス$F84B以降の処理を実行する。
また処理がアドレス$849に進んだ場合には、命令BRN
によつて、その直後の1バイト命令CLRAを飛び越す。し
たがつてアキユームレータAをクリアすることなく、ア
ドレス$842B以降の処理が実行される。
また、アキユームレータAの値を、たとえば$01に設
定するときと設定しないときとがある場合には、第2表
に示されるように前述した命令BRNの代わりに、命令BRA
が使用される。しかしながらこの命令BRAでは、機能語
であるオペランド$20の他の分岐先を指定するためのオ
ペランド(命令BRAのアドレスからの相対距離を表す)
を設定する必要がある。したがつて2バイトの命令STA
を飛び越して処理動作を実行するために2バイトの命令
を必要とする。このため、メモリの使用効率が悪化する
という問題がある。
そこで1バイト、すなわちオペコードだけから成る2
バイトの飛び越し命令を定義するプログラム手法が用い
られる。
この場合のプログラムは第3表に示されるように、疑
似命令FCBを使用し、アドレス$F849にオペコード$8E
を与えている。オペコード$8Eは、既に2バイトのオペ
ランドを伴つてインデツクスレジスタで指定されるアド
レス内容と、2バイトのオペランドで指定されるアドレ
ス内容とを比較する命令CPXとして定義されている。し
かしながら、この命令CPXは、レジスタには影響を与え
ず、フラグの値に影響を及ぼすだけである。通常、引続
く演算命令によつてフラグの値は書き換えられるので、
プログラムの処理に影響を与えることなく、この命令CP
Xを、2バイトのオペランド分だけ飛び越す飛び越し命
令として使用することができる。つまりオペコード$8E
は、オペコード$8Eに引続く2バイトのアドレスを分岐
先とする命令がある場合には、2バイトの飛び越し命令
として使用され、上記2バイトのアドレスが分岐先とな
つていない場合には、上記比較命令CPXとして使用され
ている。このようにしてマイクロコンピユータにおける
メモリの効率的な使用と、機械語プログラムの容易な理
解とを可能にするプログラムが実現されている。
発明が解決しようとする課題 たとえば第3表のアドレス$F849〜$F84Bにストアさ
れるデータは、$8E,$86,$01となる。このデータは、
たとえばアセンブラ言語で入力した場合に、ニーモニツ
クとしてCPXを入力し、オペランドとして$86,$01と入
力した場合と全く同じ内容となる。したがつて上記1種
類の機能語が2通りの命令として使用され得るプログラ
ムを、プログラム内容解析装置によつて解析する場合に
は、プログラム内容解析装置は、この内容を比較命令CP
Xだと判断し、プログラムの誤解析を招来するという問
題がある。
したがつて本発明の目的は、上記技術的課題を解決
し、1つの機能語が2つの命令として使用されている場
合にも、そのプログラムの内容を正確に解析することが
できるプログラム内容解析装置を提供することである。
課題を解決するための手段 本発明は、機能語のみ、または機能語とオペランドと
の組合わせから成る命令列であるプログラムの内容を解
析するプログラム内容解析装置において、 前記命令列の分岐命令を検出する分岐命令検出手段
と、 前記分岐命令検出手段により検出された分岐命令の分
岐先を検出する分岐先検出手段と、 分岐先検出手段の出力に応答し、前記機能語とオペラ
ンドとの組合わせの命令のオペランドが前記分岐先検出
手段により検出された分岐先であるときは、前記命令の
機能語が前記オペランドを飛び越して処理を行うための
飛び越し命令であると判断し、前記オペランドが分岐先
でないときは前記命令の機能語が本来の機能を表す命令
であると判断する手段とを含むことを特徴とするプログ
ラム内容解析装置である。
作 用 本発明に従うプログラム内容解析装置においては、機
能語のみ、または機能語とオペランドとの組合わせから
成る命令列であるプログラムの内容が解析される。
たとえば、機能語とオペランドとから成り、そのオペ
ランドとして任意の値が設定されても、プログラムにお
ける処理に影響を与えない命令がある場合には、そのオ
ペランドで、任意の命令を設定することができる。この
とき、そのオペランドの分岐先とする分岐命令があれ
ば、その任意の命令を実行させることができる。このよ
うな場合には、上記機能語とオペランドから成る命令
は、単に、そのオペランドを飛び越して処理を行わせる
飛び越し命令として使用されている。つまり、実際に
は、このような機能語に関連して1つの命令しか実行さ
れないけれども、2つの異なる命令の機能語として使用
され得る。
本発明に従えば、上記命令例は、記録手段から順次読
出されて分岐命令検出手段によつて検出される。また検
出された分岐命令毎に、分岐先検出手段によつて、その
分岐先が検出される。
上記機能語とオペランドから成る命令の少なくとも1
種類の機能語を解析するに当つては、そのオペランドが
前記分岐先となつているときには、そのオペランドを飛
び越して処理を行うための飛び越し命令であると判断
し、前記オペランドが分岐先となつていないときには、
機能語とオペランドとの組合せから成る命令であると判
断する。
したがつて或る機能語が2つの命令に関連して使用さ
れていても、誤解析を行うことなく正確にそのプログラ
ムの内容を解析することができる。
実施例 第1図は本発明の一実施例のプログラム内容解析装置
(以下、解析装置と称する)1の構成を示すブロツク図
である。第1図を参照して、解析装置1は、被解析プロ
グラムがシーケンシヤルな形式で記憶されている磁気テ
ープ記録/再生装置(以下、磁気テープ装置と称する)
2と、ランダムな記憶が行われる磁気デイスク装置3
と、たとえばランダムアクセスメモリ(RAM)などによ
つて実現される内部記憶装置4と、たとえばCRT(陰極
線管)装置や液晶表示装置などによつて実現される表示
装置5と、インパクト形または非インパクト形などの印
字装置6と、各種キースイツチ類などによつて実現され
るキー入力装置7と、これらによつて入力される情報を
処理し、またこのような情報の入力/出力動作を制御す
るマイクロプロセツサなどを含んで構成される処理装置
8とを含む。
仕様書の内容に従つて作成されたプログラムは、まず
シンタツクスエラーなどの基本的なバグを取除いた後、
磁気テープ装置2に記憶される。磁気テープ装置2の被
解析プログラムは、解析装置1の内部記憶装置4へ転送
され、後述するようなチエツク処理が行われる。その結
果は再び磁気テープ装置2へ記憶され、また磁気デイス
ク装置3へ記憶される。またこのような記憶処理ととも
に、表示装置5へ表示出力され、また印字装置6によつ
て印字出力される。
第2図は磁気テープ装置2や磁気デイスク装置3など
の記憶装置の記録状態を示す系統図である。処理装置8
にバス9などを介して接続された磁気テープ装置2の記
憶領域10は、前記被解析プログラムの実行対象となるた
とえばマイクロコンピユータに関するアーキテクチヤが
記憶されるアーキテクチヤ記憶領域10aや、この被解析
プログラムにより制御の対象となる入力/出力に用いら
れるアナログ信号をデジタル信号に変換する際の比較電
圧値など、このようなアナログ/デジタル変換器の諸元
などを記憶するA/D変換器諸元記憶領域10bや、本被解析
プログラムの実行対象となるマイクロコンピユータの有
する各端子の信号の出力状態と、この端子に接続される
各入力/出力装置の動作状態との関係の定義(たとえば
マイクロコンピユータの或るピンからハイレベルの信号
が導出されると、LED(発光ダイオードが点灯する、な
どの定義)が、記憶される定義記憶領域10cなどを含ん
で構成される。
第3図は第1図示の解析装置1の基本的動作を説明す
るフローチヤートであり、第4図は解析装置1の表示装
置5の表示例を示す図である。第1図〜第4図を参照し
て、解析装置1の基本的動作について説明する。解析装
置1の電源が投入されると第3図ステツプn1以降の処理
が開始され、表示装置5上に各種入力要求を表示する。
ステツプn2では、このような入力要求に対応して、解析
されるプログラムの実行対象となるマイクロコンピユー
タの名称を入力する。この様子は第4図(1)に示され
る。
続くステツプn3では、入力された名称のマイクロコン
ピユータのアーキテクチヤがアーキテクチヤ領域10aに
存在するかどうかを判断する。存在していればステツプ
n4で当該アーキテクチヤを呼出し、たとえば内部記憶4
に転送し、ステツプn5でアナログ/デジタル変換器の名
称を入力する。一方、前記ステツプn3の判断が否定であ
れば処理はステツプn6に移り、解析装置1は、入力され
た名称に対応するアーキテクチヤが記憶されていないこ
とを表示し、新規登録を要求する。この後、処理はステ
ツプn5へ移る。
ステツプn5のアナログ/デジタル変換器の名称入力の
様子は、第4図(1)に示される。続くステツプn7で
は、解析されるプログラムが動作対象とするマイクロコ
ンピユータに設定される各ポートの状態と外部状態との
関係を、第4図(2)に示すように入力する。たとえば
PORT17がハイレベルとなれば、スタートスイツチがオン
状態に切換わり、PORT16がハイレベルになるとサーモス
イツチがオン状態に切換わる。ステツプn8では、前記マ
イクロコンピユータの割込み端子の状態と、外部状態と
の関係の入力が、表示装置5上で要求される。またアナ
ログ/デジタル変換器チヤンネル用ポートについては、
キー入力装置7によつて所定の事項を入力し、第4図
(3)に示すように所定のデータ項目を入力して各ポー
トを定義する。
ステツプn9では、ステツプn7,n8の各種入力が正しく
実行されたかどうかを判断する。判断結果が否定であれ
ば処理はステツプn7に戻り、上記入力されたデータを訂
正する。判断結果が肯定であればステツプn10に移り、
たとえば磁気テープ装置2に記憶されている被解析プロ
グラムを内部記憶装置4に転送して読取る。ステツプn1
1では、後述するような被解析プログラムを解析し、ス
テツプn12で解析結果を出力して処理を終了する。
第5図は第3図のステツプn11のプログラムの解析処
理の内容を説明するフローチヤートである。第5図を併
せて参照して、解析装置1の操作について説明する。上
述したように本発明は、たとえばマイクロコンピユータ
用にたとえばアセンブラ言語によつて作成されたプログ
ラムの内容を解析する装置に関する。被解析プログラム
は、解析装置1の磁気テープ装置2に記憶されており、
第3図ステツプn10で説明したように、このようなプロ
グラムは磁気テープ装置2からたとえば内部記憶装置4
へ転送される。
まず第5図ステツプm0で、プログラムの実行に伴つて
変化し得るレジスタおよびフラグなどの情報が内部記憶
装置4に記憶される。次に、転送されたプログラムはス
テツプm1では、プログラムの流れ構造の解析が行われ
る。
本発明に従うプログラム内容解析装置は、人間の頭脳
による作業を介することなく、任意のプログラムリスト
からこのプログラムの分岐命令と、その分岐命令の分岐
先とを把握し、さらに上記解析すべきプログラムの処理
の流れの構造を自動的に把握することができる。またこ
れによつて後述するように、解析されるべきプログラム
のフローチヤートと類似の形態の出力を得ることができ
る。
第6図は、本発明に従う解析装置1が解析すべきプロ
グラムの一例を示す図である。このプログラムは、従来
の技術で説明した第3表に示されるプログラムと同一で
あり、以下、その処理動作について説明する。
まず矢符20に示されるように処理が進行してきた場合
には、アドレス$F800のオペコード$20が読出される。
オペコード$20のニーモニツクBRAは、引続いてストア
されている1バイトのオペランドで示されるデータに現
在のアドレス$F800と命令長2を加えたアドレス$F84A
への無条件分岐命令を表す。したがつて処理は矢符21で
示されるようにアドレス$F84Aに移る。アドレス$F84A
のオペコード$86のニーモニツクSTAは、引続いてスト
アされている1バイトのオペランドをアキユムレータA
に格納する命令を表す。したがつてアキユムレータA
は、$01に設定され、この後、矢符22に示されるよう
に、アドレス$F84C以降の処理が行われる。
また、矢符23で示されるように処理が進行してきた場
合には、アドレス$F849のオペコード$8Eが読出され
る。オペコード$8EのニーモニツクCPXは、引続いてス
トアされている2バイトのオペランドで示されるアドレ
ス$8601のデータとインデツクスレジスタの内容とを比
較する命令を表す。したがつて、この比較結果に基づい
て各フラグの値が設定され、この後、矢符24に示される
ように、アドレス$F8AC以降の処理が行われる。
しかしながら、上記オペコード$8Eは、このような使
用方法においては、上述した比較命令と解析されるべき
ではない。つまり、この命令によつて各フラグの値は設
定されるが、この命令の直後に各フラグの値を分岐条件
とする分岐命令が置かれていない限り、次の命令の実行
によつて各フラグの値は再設定され、上記比較命令はプ
ログラムの処理に何ら影響を与えない。したがつて、こ
のような場合には、オペコード$8Eは、引続いてストア
されている2バイトのオペランドを飛び越してアドレス
$F84Cに処理を移す飛び越し命令であると解析されるべ
きである。これによつて、上記オペコード$8Eを無意味
な比較命令に解析されないだけでなく、ニーモニツクCP
Xのオペランドを分岐先とするという誤解析を回避する
ことができる。本発明に従う解析装置1は、上述した場
合にも、正確なプログラムの解析を行うことができ、プ
ログラムの点検を行うにあたつて、その内容を理解する
のに容易かつ有用なフローチヤートと類似の形態の出力
を得ることができる。
第6図を参照して、このような流れの構造を把握する
処理を第7図のフローチヤートにおいて示す。第7図ス
テツプb1では命令行番号を示すパラメータkを「1」に
初期化し、ステツプb2で行番号kの命令の読取りを行
う。引続くステツプb3では読取られた行番号kの命令の
オペコードが、たとえば$8Eであるか否かが判断され
る。この判断は、たとえば第1表〜第3表に示されるよ
うな、各命令を構成するニーモニツクを読取ることによ
つて行われる。すなわち上述したように、所望のマイク
ロコンピユータのアーキテクチヤを呼出した段階で、解
析装置1の内部記憶装置4には、当該マイクロコンピユ
ータに用いられるアセンブラ言語のコマンドや、コマン
ドに関連するフラグなどのテーブルが別途記憶され、こ
れを参照することによつて各命令の種別を容易に判断で
きるからである。
上記ステツプb3の判断結果が肯定である場合には、ス
テツプb4で次の行番号k+1が分岐先となつているか否
かが判断される。つまり既に登録されている分岐先のう
ちで行番号k+1を示すものがあるかどうか検索され
る。この判断が肯定である場合にはオペコード$8Eは1
バイトで、後続する2バイトを飛び越す命令として使用
されていると判断され、ステツプb5でその実行内容が登
録される。この後、ステツプb12に移り、パラメータk
が+1インクリメントされ、前述したステツプb2に戻
り、同様の動作が行われる。
ステツプb4での判断結果が否定であれば、オペコード
$8Eは命令CPXの機能語であり、引続くアドレスにスト
アされている2バイトのデータはオペランドである判断
され、後述するステツプb10に移る。
ステツプb3での判断結果が否定であれば、ステツプb6
に移つて行番号kの命令が分岐命令であるか否かが判断
される。この判断結果が否定であればステツプb5に移つ
て、前述した動作が行われる。また判断結果が肯定であ
る場合には、ステツプb7に移る。
上述した処理動作では、その分岐命令より行番号の小
さい分岐先への分岐がある場合に、分岐先が登録されて
いないためにステツプb4において誤判断が成されること
がある。ステツプb7からステツプb9までの処理動作は、
このような誤判断を是正するための処理動作である。ス
テツプb7においては、行番号kの分岐命令の分岐先が検
出され、その分岐先の直前のデータが$8Eであるか否か
が判断される。判断結果が否定である場合には、後述す
るステツプb10での処理動作が行われる。また判断結果
が肯定である場合には、その判断が対象となつたオペコ
ード$8Eに対応し、既に登録されている実行内容が比較
命令から分岐命令へと書変えられる。さらにステツプb9
でそのオペコード$8Eに対応して、分岐先および分岐元
が登録される。
ステツプb9における処理動作が終了した場合、および
前述したステツプb4およびステツプb7での判断が否定の
場合には、ステツプb10に移つて行番号kの分岐命令の
実行内容が登録されるとともに、ステツプb11でその分
岐先mと分岐元kとが登録される。この後、前述したス
テツプb12に移つてkが+1インクリメントされ、前述
したステツプb2からの処理動作が行われる。なお最終行
までの処理を終えると、第5図ステツプm1の処理は終了
する。
次に第5図ステツプm2では、ステツプm1で得られた被
解析プログラムの流れ構造の認識に基づいて、該プログ
ラムをブロツクに区分する処理が行われる。すなわちプ
ログラムにおける分岐命令行あるいは分岐先命令行を区
分点とし、ブロツク化処理が行われる。つまり1ブロツ
クは分岐命令行または分岐先命令行で始まり、これらの
いずれかで終了し、かつその間にはこれらの分岐命令ま
たは分岐先命令行を含まないように選ばれる。
このようにして解析されるべきプログラムは、上述し
た複数のブロツクの結合として表現され、同一ブロツク
内のプログラムの異なる流れの種類もきわめて少数とな
る。これにより各ブロツク毎の内容解析を格段に容易に
行えるようになり、全プログラムの内容解析はブロツク
毎に得られた内容解析結果の結合として示される。
次にステツプm3では、分岐条件摘出処理が行われる。
すなわち各分岐命令にはそのアーキテクチヤに基づいて
分岐条件が設定されている。この分岐条件はたとえば無
条件であつたり、符号クラグNまたは零フラグZなどで
あつたりする。このステツプではさらに各ブロツク内に
おいて、そのような分岐条件に影響を与える命令などが
集約化され、摘出されるべき分岐条件は各ブロツクを処
理が通る条件として導出される。
ステツプm4では、書込み命令帯の入出力結合処理が行
われる。ここにいう書込み命令とはストア命令と、オペ
ランドの直接操作命令(たとえばオペランドの数値を+
1増加させるインクリメント命令「INC」など)等を指
す。このような命令の検出は、各命令を読取ることによ
つて直ちに実現される。さらに書込み命令帯の入出力結
合処理では、各ブロツク内において各命令が結合され
る。すなわちまずパラメータとされるアキユームレータ
レジスタなどが検出され、このパラメータを決定する最
新の命令をプログラムをさかのぼつて検索することによ
り、各命令は集約的にまとめあげられて表現される。
続いてステツプm5では、パイルの結合処理が行われ
る。ここにいうパイルとはプログラムリスト中における
オペランドの直接操作命令を含み、たとえば書込み命令
が実行されるための実行条件と、実行内容との結合表記
を指す。
以上の処理動作が終了すると、前述したように第3図
ステツプn12でその結果が出力されて、処理動作が終了
する。
このように本実施例においては、プログラムの内容を
解析するに当つて、$8Eが読出されたときに、それに引
続くオペランドが分岐先となつているか否かを判断する
ことによつて、$8Eが2バイト飛び越す飛び越し命令の
オペコードとして使用されているか、あるいは比較命令
のオペコードとして使用されたかを判断することができ
る。したがつて、上述したようなプログラム手法を用い
た場合にも誤解析を生じることなく、そのプログラムも
解析することができる。
本実施例においてはオペコード$8Eが2種類の命令に
関連して使用される場合について説明したけれども、他
のニーモニツクのオペコードを2種類の命令に関連して
使用されるようにしてもよいし、命令CPXのような比較
命令のオペコードに限定する必要もない。
発明の効果 以上のように本発明によれば、1つの機能語が2種類
の命令に関連して使用されていても、誤解析を行うこと
なく正確にそのプログラムの内容を解析することができ
る。
【図面の簡単な説明】
第1図は本発明の一実施例のプログラム内容解析装置1
の構成を示すブロツク図、第2図は解析装置1の記憶領
域10の構成を示すブロツク図、第3図はプログラム内容
解析装置1の基本的動作を示すフローチヤート、第4図
は表示装置5の表示例を示す図、第5図は解析装置のプ
ログラム内容解析処理手順を示すフローチヤート、第6
図は1つの機能語が2つの命令に関連して使用されるプ
ログラムを説明するための図、第7図は流れ構造の解析
処理手順を示すフローチヤートである。 1……プログラム内容解析装置、2……磁気テープ装
置、3……磁気デイスク装置、4……内部記憶装置、5
……表示装置、8……処理装置、10……記憶領域、10a
……アーキテクチヤ記憶領域

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】機能語のみ、または機能語とオペランドと
    の組合わせから成る命令列であるプログラムの内容を解
    析するプログラム内容解析装置において、 前記命令列の分岐命令を検出する分岐命令検出手段と、 前記分岐命令検出手段により検出された分岐命令の分岐
    先を検出する分岐先検出手段と、 分岐先検出手段の出力に応答し、前記機能語とオペラン
    ドとの組合わせの命令のオペランドが前記分岐先検出手
    段により検出された分岐先であるときは、前記命令の機
    能語が前記オペランドが飛び越して処理を行うための飛
    び越し命令であると判断し、前記オペランドが分岐先で
    ないときは前記命令の機能語が本来の機能を表す命令で
    あると判断する手段とを含むことを特徴とするプログラ
    ム内容解析装置。
JP1143849A 1989-06-06 1989-06-06 プログラム内容解析装置 Expired - Fee Related JP2653880B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1143849A JP2653880B2 (ja) 1989-06-06 1989-06-06 プログラム内容解析装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1143849A JP2653880B2 (ja) 1989-06-06 1989-06-06 プログラム内容解析装置

Publications (2)

Publication Number Publication Date
JPH039441A JPH039441A (ja) 1991-01-17
JP2653880B2 true JP2653880B2 (ja) 1997-09-17

Family

ID=15348390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1143849A Expired - Fee Related JP2653880B2 (ja) 1989-06-06 1989-06-06 プログラム内容解析装置

Country Status (1)

Country Link
JP (1) JP2653880B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007291722A (ja) * 2006-04-25 2007-11-08 Tostem Corp 階段

Also Published As

Publication number Publication date
JPH039441A (ja) 1991-01-17

Similar Documents

Publication Publication Date Title
US5926638A (en) Program debugging system for debugging a program having graphical user interface
US20030097613A1 (en) Software debugger, system-level debugger, debugging method, and debugging program
JP2003050715A (ja) コンパイラおよびデバッグ装置
US5987248A (en) Debugging information display device
JP2653880B2 (ja) プログラム内容解析装置
CN114594962A (zh) 机器码的反汇编系统、反汇编方法、计算机设备及存储介质
JPH0820973B2 (ja) プログラム内容解析装置
JPH0820969B2 (ja) プログラム内容解析装置
US7155709B2 (en) Displaying user readable information during linking
JP2616613B2 (ja) プログラマブルコントローラ
JP2000122895A (ja) スタックサイズ解析方法及びスタックサイズ解析装置
JP2548197B2 (ja) プログラム内容解析装置
JPH09288595A (ja) 演算処理装置
JPH04239338A (ja) マイクロプログラム網羅率測定方式
KR100264765B1 (ko) 제어기의 제어 알고리즘 변경 시스템 및 그 변경 방법
JPH10133866A (ja) 移行変換処理方法
JPH0820972B2 (ja) プログラム内容解析装置
JPH06236294A (ja) ソースプログラム・レベルでのデバッグ・モニタ制御方式
JP2719277B2 (ja) プログラム自動解析装置
JPH10301804A (ja) デバッグ方法およびデバッグプログラムを記録する記録媒体
JPH03282635A (ja) プリフェッチ型プロセッサのブレーク制御装置およびトレース制御装置
EP0244926A2 (en) Register and stack monitoring logic analyzer
JPH11265293A (ja) スクリプト処理装置
JPH0283634A (ja) プログラムデバッグ方式
KR970024717A (ko) 제어국 시스템의 명령어 분석방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees