JPH03256517A - 漏電ブレーカ - Google Patents
漏電ブレーカInfo
- Publication number
- JPH03256517A JPH03256517A JP5617490A JP5617490A JPH03256517A JP H03256517 A JPH03256517 A JP H03256517A JP 5617490 A JP5617490 A JP 5617490A JP 5617490 A JP5617490 A JP 5617490A JP H03256517 A JPH03256517 A JP H03256517A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- circuit
- capacitor
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 29
- 238000007599 discharging Methods 0.000 claims description 5
- 230000001629 suppression Effects 0.000 claims description 5
- 238000004804 winding Methods 0.000 claims 2
- 230000003321 amplification Effects 0.000 claims 1
- 238000003199 nucleic acid amplification method Methods 0.000 claims 1
- 230000007257 malfunction Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000035939 shock Effects 0.000 description 6
- 238000001514 detection method Methods 0.000 description 4
- 239000006096 absorbing agent Substances 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 210000004899 c-terminal region Anatomy 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Breakers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、第３図に示すように、高感度・高速型漏電ブ
レーカ１′の電源ｆｌ！１電路と大地間に発生する雷サ
ージ等の衝撃電圧により、漏電ブレーカ１′負荷２ｆｌ
ｌｌｌｉＥ路３と大地間に負荷機器保護のために接続さ
れたサージアブソーバ４を介して衝撃電流が大地に流れ
ることによる漏電検出器１の誤動作防止に関するもので
ある。
レーカ１′の電源ｆｌ！１電路と大地間に発生する雷サ
ージ等の衝撃電圧により、漏電ブレーカ１′負荷２ｆｌ
ｌｌｌｉＥ路３と大地間に負荷機器保護のために接続さ
れたサージアブソーバ４を介して衝撃電流が大地に流れ
ることによる漏電検出器１の誤動作防止に関するもので
ある。
従東 漏電ブレーカ１′は第４図、第５図に示すように
、負荷２側電路３を１次コイルとする零相変流器５の２
次コイル６出力は増幅器７に入力され、２次コイル６出
力のいずれか一方の半波波形が漏電検出レベル−Ｖｓを
超えた時に増幅器７から漏電発生信号ＳＡを出力させ、
該漏電発生信号ＳＡが定時間以上持続した場合に遮断信
号ＳＲを発生させると共に、遮断！１１２９の接点１０
をオフ作動させて負荷回路３を遮断している。
、負荷２側電路３を１次コイルとする零相変流器５の２
次コイル６出力は増幅器７に入力され、２次コイル６出
力のいずれか一方の半波波形が漏電検出レベル−Ｖｓを
超えた時に増幅器７から漏電発生信号ＳＡを出力させ、
該漏電発生信号ＳＡが定時間以上持続した場合に遮断信
号ＳＲを発生させると共に、遮断！１１２９の接点１０
をオフ作動させて負荷回路３を遮断している。
この場合において、第６図Ａに示すように、衝撃ａ流地
絡が発生すると、零相変流器５の２次コイル６から第６
図Ｂに示すように、衝撃電流による直接出力と衝撃ｔｌ
Ｌ流がオフになった時の逆起電圧による出力とから成る
波形の出力電圧−Ｖｚが発生し、該出力電圧−Ｖｚは増
幅器７の漏電検出レベル−Ｖｓを大幅に超えた状態で出
力時間もコンデンサＣで規定された感応時間より長く（
第６図Ｃ１第６図り参照）、従って、ラッチ回路８から
遮断信号ＳＢが発生して、漏電ブレーカ１′が不要動作
するという欠点があった。
絡が発生すると、零相変流器５の２次コイル６から第６
図Ｂに示すように、衝撃電流による直接出力と衝撃ｔｌ
Ｌ流がオフになった時の逆起電圧による出力とから成る
波形の出力電圧−Ｖｚが発生し、該出力電圧−Ｖｚは増
幅器７の漏電検出レベル−Ｖｓを大幅に超えた状態で出
力時間もコンデンサＣで規定された感応時間より長く（
第６図Ｃ１第６図り参照）、従って、ラッチ回路８から
遮断信号ＳＢが発生して、漏電ブレーカ１′が不要動作
するという欠点があった。
なお、衝撃電流が第６図Ａと逆方向に流れた場合には、
衝撃電流による直接出力とＳ＊電流がオフになった時の
逆起電圧による出力とから成る波形も第６図Ｅのように
第６図Ｂに示す波形の逆になり、増幅器７の検出レベル
−Ｖｓを超えた部分の出力時間は第６図Ｅに示すように
、コンデンサＣで設定された遅延時間より相当短く、従
って第６図Ｆに示すように、コンデンサＣ端子電圧が低
く、漏電ブレーカ１′は誤動作しない。
衝撃電流による直接出力とＳ＊電流がオフになった時の
逆起電圧による出力とから成る波形も第６図Ｅのように
第６図Ｂに示す波形の逆になり、増幅器７の検出レベル
−Ｖｓを超えた部分の出力時間は第６図Ｅに示すように
、コンデンサＣで設定された遅延時間より相当短く、従
って第６図Ｆに示すように、コンデンサＣ端子電圧が低
く、漏電ブレーカ１′は誤動作しない。
そこで本発明は、負荷回路の電路とアース間にサージア
ブソーバを接続した状態においても、衝撃電流発生時に
誤動作することのない高感度・高速型漏電ブレーカを提
供することを目的とする。
ブソーバを接続した状態においても、衝撃電流発生時に
誤動作することのない高感度・高速型漏電ブレーカを提
供することを目的とする。
本発明は漏電検出器の増幅器を負の増幅器７と正の増幅
器４０に分け、その出力に定電流回路７０と５０を各々
接続し、定電流回路７０にはコンデンサＣを接続し、定
電流回路５０にはコンデンサＣ１を接続して、そのコン
デンサＣ及びＣ１にはＡＮＤ回路９０のゲートを接続し
、該ＡＮＤ回路９０の出力にはラッチ回路８が接続され
て成り零相変流器５の出力電圧が振動波形（交流波形）
であることを判別して検出するようにしたことと、１次
電流工が無い時、又は規定値ｌ Ｖｓｌ以下の時は、コ
ンデンサＣ及びＣ１を充分放電することができる定電流
回路８０及び６ｏを具備した漏電ブレーカにある。
器４０に分け、その出力に定電流回路７０と５０を各々
接続し、定電流回路７０にはコンデンサＣを接続し、定
電流回路５０にはコンデンサＣ１を接続して、そのコン
デンサＣ及びＣ１にはＡＮＤ回路９０のゲートを接続し
、該ＡＮＤ回路９０の出力にはラッチ回路８が接続され
て成り零相変流器５の出力電圧が振動波形（交流波形）
であることを判別して検出するようにしたことと、１次
電流工が無い時、又は規定値ｌ Ｖｓｌ以下の時は、コ
ンデンサＣ及びＣ１を充分放電することができる定電流
回路８０及び６ｏを具備した漏電ブレーカにある。
このように構成されたｉｔブレーカにおいて衝撃地絡電
流が発生した場合、零相変流器の２次コイルからサージ
電流による直接出力は先ず正又は負に振れ、その後ＷＥ
Ｍ電流が消滅すると零相変流器の残留磁束の影響により
、負又は正に振れ、次第に出力電圧は減衰してゆく。
流が発生した場合、零相変流器の２次コイルからサージ
電流による直接出力は先ず正又は負に振れ、その後ＷＥ
Ｍ電流が消滅すると零相変流器の残留磁束の影響により
、負又は正に振れ、次第に出力電圧は減衰してゆく。
この場合、雷サージ等によるｒｒｚｓｔｒｔ流の発生Ｒ
間は、数μ５−１０数μｓＰｉ度であり、コンデンサＣ
Ｉ又はＣには充分充電されない、ところが、衝撃電流が
消滅した時点には、零相変流器の残留磁束の影響により
、負又は正に振れた出力は数ｍｓ〜１０数ｍｓに及ぶた
めコンデンサＣ又はＣＩに充分充電されるが、ＡＮＤ回
路９ｏのゲートにはＬレベルとＨレベルが人力され出力
はＬレベルを維持し続ける。ラッチ回路が駆動しない結
果、漏電ブレーカは誤動作しない。
間は、数μ５−１０数μｓＰｉ度であり、コンデンサＣ
Ｉ又はＣには充分充電されない、ところが、衝撃電流が
消滅した時点には、零相変流器の残留磁束の影響により
、負又は正に振れた出力は数ｍｓ〜１０数ｍｓに及ぶた
めコンデンサＣ又はＣＩに充分充電されるが、ＡＮＤ回
路９ｏのゲートにはＬレベルとＨレベルが人力され出力
はＬレベルを維持し続ける。ラッチ回路が駆動しない結
果、漏電ブレーカは誤動作しない。
その結果、本発明は高感度・高速形漏電グレー力に限ら
ず衝撃を流地絡及びサージ電流によって誤動作しない信
頼性の高い漏電ブレーカを簡単な回路でしかも容易に帰
ることができる。
ず衝撃を流地絡及びサージ電流によって誤動作しない信
頼性の高い漏電ブレーカを簡単な回路でしかも容易に帰
ることができる。
次ｔこ本発明の一実施例の構成を第１図に示し、その動
作状態図を第２図に示す。
作状態図を第２図に示す。
なお、従来回路と同一部分番ごついては同一符号を用い
る。
る。
負？Ｆｆ電路３にｉｓ地格電流が流れる電路３′を１次
コイルとする零相変流８５０２次コイル６の出力端子１
６．１７は該２次コイル６の出力電圧が漏電検出レベル
ＩＶｓｌを超えた時Ｇご漏！発生信号ＳＡ、ＳＡ’を出
力させる負の増ｌｌＷ器７と正の増幅器４０に接続され
、零相変流器５の２吹コイル６の出力端子１６．１７間
には感度段室用抵抗Ｒ１を接続すると共に、過電圧抑制
素子ＤＶ２が接続され、該２次コイル６の出力端子１７
には漏電検出器１の過電流抑制抵抗Ｒ２を介して増幅器
７及び４ｏに接続され、該増幅器７のΦ入力端子は該増
幅器４０のｅ入力端子に、該増幅器７のｅ入力端子は該
増幅器４０のｅ入力端子に各々接続され、該増幅器７の
Φ入力端子と該増幅器４ｏのｅ入力端子の接続部には、
基準電圧Ｉ Ｖｓｌを作るツェナーダイオードＤｚが設
けてあり、該増幅器７を負の増幅器とし、該増幅器４０
を正の増幅器とし、その入力端子間には過大入力電圧に
よる増幅器７及び４０の破壊を防止するための抑制素子
Ｄｖ１が接続され、負の増幅器７の出力端子には充電用
足を流回路７０と放電用定電流回路８０が接続され、そ
の定電流回路７０と８０の接続点にはコンデンサＣが、
他方正の増幅器４０の出力端子には充電用定電流回路５
０と放電用定電流回路６０が接続され、その定′ｉｔ流
回路５０と６０の接続点にはコンデンサＣ１が各々接続
され、コンデンサＣ及びｃｌはＡＮＤｒｉＪ路９０のゲ
ートに各々接続され、ＡＮＤ回路９０の出力はラッチ回
路８の入力に、ラッチ回路８の出力３０は第４図の遮断
袋Ｍ９に接続されている。
コイルとする零相変流８５０２次コイル６の出力端子１
６．１７は該２次コイル６の出力電圧が漏電検出レベル
ＩＶｓｌを超えた時Ｇご漏！発生信号ＳＡ、ＳＡ’を出
力させる負の増ｌｌＷ器７と正の増幅器４０に接続され
、零相変流器５の２吹コイル６の出力端子１６．１７間
には感度段室用抵抗Ｒ１を接続すると共に、過電圧抑制
素子ＤＶ２が接続され、該２次コイル６の出力端子１７
には漏電検出器１の過電流抑制抵抗Ｒ２を介して増幅器
７及び４ｏに接続され、該増幅器７のΦ入力端子は該増
幅器４０のｅ入力端子に、該増幅器７のｅ入力端子は該
増幅器４０のｅ入力端子に各々接続され、該増幅器７の
Φ入力端子と該増幅器４ｏのｅ入力端子の接続部には、
基準電圧Ｉ Ｖｓｌを作るツェナーダイオードＤｚが設
けてあり、該増幅器７を負の増幅器とし、該増幅器４０
を正の増幅器とし、その入力端子間には過大入力電圧に
よる増幅器７及び４０の破壊を防止するための抑制素子
Ｄｖ１が接続され、負の増幅器７の出力端子には充電用
足を流回路７０と放電用定電流回路８０が接続され、そ
の定電流回路７０と８０の接続点にはコンデンサＣが、
他方正の増幅器４０の出力端子には充電用定電流回路５
０と放電用定電流回路６０が接続され、その定′ｉｔ流
回路５０と６０の接続点にはコンデンサＣ１が各々接続
され、コンデンサＣ及びｃｌはＡＮＤｒｉＪ路９０のゲ
ートに各々接続され、ＡＮＤ回路９０の出力はラッチ回
路８の入力に、ラッチ回路８の出力３０は第４図の遮断
袋Ｍ９に接続されている。
次に本発明の実ＭＩＮの作用について説明する。
このように構成された漏電検出器ｌにおいて、衛ａｔ流
地格が発生すると第５図（ハ）のＡに示した出力電圧が
零相変流器５の２次コイル６の端子１６１７に発生し、
該出力電圧は過電圧抑制素子ＤＶ２． 過電流抑制抵
抗Ｒ２及び該増幅器７及び４０の破壊を防止する為の抑
制素子ＤＶＩを通して該増幅器７及び４０の入力端子に
印加する。該増幅器７及び４０は該出力電圧が正に振れ
た部分ａの基準電圧Ｖｓを超えた時間ｔ１で正の増幅器
４０が検出するが負の増幅器７は検出しない。該増幅器
４０はこの時間ｔ１間だけ充電用定電流回路５゜を駆動
し、ＳＡなる電流が流れているが、時間ｔ１が数μＳ〜
１０数μｓである為、第２図（ハ）のＢに示した通りコ
ンデンサＣ１には充分な電圧が蓄積されず、ＡＮＤ回路
９０のスレッシホールド電圧ｖｔｈには達せず電圧Ｖａ
にとどまりその後衝撃地絡電流が消滅すると、零相ｙ流
器５の出力は残留磁束の関係で反転して第２図（ハ）Ａ
のｂのようになる。この時点でｔ２で該増幅器４０の出
力信号が無くなり充電用定電流回路５０は停止する。該
定電流回路５０が停止すると放電用定電流回路６０が該
コンデンサＣ１に蓄積された電圧Ｖａを放電してしまう
。次に、該零相変流器５の出力が反転して負に振れた部
分すの基準電圧−Ｖｓを超えた時間ｔ３においては第２
図（ハ）のＣに示した通り正の増幅器４０が検出ｔ゛ず
負の増幅器７が検出する。
地格が発生すると第５図（ハ）のＡに示した出力電圧が
零相変流器５の２次コイル６の端子１６１７に発生し、
該出力電圧は過電圧抑制素子ＤＶ２． 過電流抑制抵
抗Ｒ２及び該増幅器７及び４０の破壊を防止する為の抑
制素子ＤＶＩを通して該増幅器７及び４０の入力端子に
印加する。該増幅器７及び４０は該出力電圧が正に振れ
た部分ａの基準電圧Ｖｓを超えた時間ｔ１で正の増幅器
４０が検出するが負の増幅器７は検出しない。該増幅器
４０はこの時間ｔ１間だけ充電用定電流回路５゜を駆動
し、ＳＡなる電流が流れているが、時間ｔ１が数μＳ〜
１０数μｓである為、第２図（ハ）のＢに示した通りコ
ンデンサＣ１には充分な電圧が蓄積されず、ＡＮＤ回路
９０のスレッシホールド電圧ｖｔｈには達せず電圧Ｖａ
にとどまりその後衝撃地絡電流が消滅すると、零相ｙ流
器５の出力は残留磁束の関係で反転して第２図（ハ）Ａ
のｂのようになる。この時点でｔ２で該増幅器４０の出
力信号が無くなり充電用定電流回路５０は停止する。該
定電流回路５０が停止すると放電用定電流回路６０が該
コンデンサＣ１に蓄積された電圧Ｖａを放電してしまう
。次に、該零相変流器５の出力が反転して負に振れた部
分すの基準電圧−Ｖｓを超えた時間ｔ３においては第２
図（ハ）のＣに示した通り正の増幅器４０が検出ｔ゛ず
負の増幅器７が検出する。
該増幅器７はこの時間ｔ３間だけ充電用定電流回路７０
を駆動し、ＳＡ’なる電流が流れ、この時間ｔ３が数ｔ
ａＳ〜１０数ｍｓである為、コンデンサＣは充分に充電
され充電電圧Ｖｃに達して安定した状態が時間ｔ４まで
続く、この電圧ＶｃはＡＮＤ回路９０のスレッシホール
ド電圧ｖｔｈを超えており、Ｈレベルとして受けつける
。
を駆動し、ＳＡ’なる電流が流れ、この時間ｔ３が数ｔ
ａＳ〜１０数ｍｓである為、コンデンサＣは充分に充電
され充電電圧Ｖｃに達して安定した状態が時間ｔ４まで
続く、この電圧ＶｃはＡＮＤ回路９０のスレッシホール
ド電圧ｖｔｈを超えており、Ｈレベルとして受けつける
。
ところが、コンデンサＣ１は、ＡＮＤ回路９０のスレッ
シホールド電圧ｖｔｈ以下である為Ｌレベルとして受け
つけ、ＡＮＤ回路９０の出力は第２図（ハ）のＤに示し
た通りＬレベルを維持し続け、ラッチ回路８を駆動せず
、漏電検出器１の出力は第２図（ハ）のＥに示した通り
信号を出力しないから漏電ブレーカ１′は誤動作しない
。時間ｔ４以後においては、該増幅器７の出力信号が無
くなり該充電用定電流回路７０は停止し、放電用定電流
回路８０が該コンデンサＣに蓄積された電圧ＶＣを放電
し、元の状態に復帰する。尚、雷サージ等の衝撃電流の
極性が逆の場合は、第２図（ハ）のＢとＣが入れ替わっ
た形となるものの前記と同様な状況となり誤動作はしな
い。
シホールド電圧ｖｔｈ以下である為Ｌレベルとして受け
つけ、ＡＮＤ回路９０の出力は第２図（ハ）のＤに示し
た通りＬレベルを維持し続け、ラッチ回路８を駆動せず
、漏電検出器１の出力は第２図（ハ）のＥに示した通り
信号を出力しないから漏電ブレーカ１′は誤動作しない
。時間ｔ４以後においては、該増幅器７の出力信号が無
くなり該充電用定電流回路７０は停止し、放電用定電流
回路８０が該コンデンサＣに蓄積された電圧ＶＣを放電
し、元の状態に復帰する。尚、雷サージ等の衝撃電流の
極性が逆の場合は、第２図（ハ）のＢとＣが入れ替わっ
た形となるものの前記と同様な状況となり誤動作はしな
い。
次に半波の漏電地絡電流が流れた場合は、第２図（イ）
に示した通り動作はしないが交流の漏電地絡電流が流れ
た場合は第２図（ロ）に示した通り確実に検出動作をす
る。
に示した通り動作はしないが交流の漏電地絡電流が流れ
た場合は第２図（ロ）に示した通り確実に検出動作をす
る。
第１図は本発明の一実施例の電気回路構成図、第２図は
その動作特性を示す状態図、 第３図は本発明と従来実ＩＩ１．例に共通するサージア
ブソーバ接続状態を示す電気回路図、第４図は従来実施
例の電気回路構成−図、第５図と第６図は従来実施例の
動作特性を示す波形図である。 １′・・・・漏電ブレーカ、 １ ・・・・漏電検出器、 ３ ・・・・負荷電路、 ５ ・・・・零相変流器、 ７ ・・・・ ８ ・・・・ ４０ ・・・・ ５０ ・・・・ ６０ ・・・・ ７０ ・・・・ ８０ ・・・・ ９０ ・・・・ Ｃ・・・・ Ｃ１・・・・ 負の増幅器、 ラッチ回路、 正の増幅器、 充電用定電流回路、 放電用定電流回路、 充電用定電流回路、 放電用定電流回路、 ＡＮＤ回路、 コンデンサ、 コンデンサ。
その動作特性を示す状態図、 第３図は本発明と従来実ＩＩ１．例に共通するサージア
ブソーバ接続状態を示す電気回路図、第４図は従来実施
例の電気回路構成−図、第５図と第６図は従来実施例の
動作特性を示す波形図である。 １′・・・・漏電ブレーカ、 １ ・・・・漏電検出器、 ３ ・・・・負荷電路、 ５ ・・・・零相変流器、 ７ ・・・・ ８ ・・・・ ４０ ・・・・ ５０ ・・・・ ６０ ・・・・ ７０ ・・・・ ８０ ・・・・ ９０ ・・・・ Ｃ・・・・ Ｃ１・・・・ 負の増幅器、 ラッチ回路、 正の増幅器、 充電用定電流回路、 放電用定電流回路、 充電用定電流回路、 放電用定電流回路、 ＡＮＤ回路、 コンデンサ、 コンデンサ。
Claims (4)
- （１）零相変流器の２次巻線に過入力抑制素子と第１の
抵抗（Ｒ１）とを並列接続し、第２の抵抗（Ｒ２）を該
零相変流器の２次巻線の一端（１７）に直列接続し、該
第２の抵抗（Ｒ２）の他端と該零相変流器の他端（１６
）を漏電検出器に接続して成る漏電しや断器において、 該漏電検出器の入力部に増幅器の破壊防止用バリスタ（
ＤＶ１）を有し、該増幅器を負の増幅器（７）と正の増
幅器（４０）に分け、その出力に定電流回路７０と５０
を各々接続し、一方の定電流回路７０には、コンデンサ
Ｃを接続し他方の定電流回路５０にはコンデンサＣ１を
接続してそのコンデンサＣ及びＣ１にＡＮＤ回路（９０
）のゲートを接続し、ＡＮＤ回路（９０）の出力にはラ
ッチ回路（８）が接続されて成り、零相変流器（５）の
出力電圧が無い又は規定値（Ｖｓ）以下の時はコンデン
サＣ及びＣ１を放電する定電流回路８０及び６０から成
る漏電ブレーカ。 - （２）特許請求の範囲第（１）項において、外付コンデ
ンサ（Ｃ１、及びＣ）を充電する時間ｔｘと放電する時
間ｔｙの関係が少なくとも、２ｔｘ≦ｔｙである特許請
求の範囲第（１）項記載の漏電ブレーカ。 - （３）特許請求の範囲（１）項において、増幅器４０と
７の増幅率がほぼ等しいことを特徴とする特許請求の範
囲第（１）項記載の漏電ブレーカ。 - （４）特許請求の範囲第（１）項において、増幅器４０
及び７の入力端子は増幅器４０の■入力端子と増幅器７
の■入力端子が増幅器４０の■入力端子と増幅器７の■
入力端子が各々接続して成り、いずれか一方の入力端子
に基準電圧が印加してなることを特徴とする特許請求の
範囲（１）項記載の漏電ブレーカ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5617490A JPH03256517A (ja) | 1990-03-06 | 1990-03-06 | 漏電ブレーカ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5617490A JPH03256517A (ja) | 1990-03-06 | 1990-03-06 | 漏電ブレーカ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03256517A true JPH03256517A (ja) | 1991-11-15 |
Family
ID=13019740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5617490A Pending JPH03256517A (ja) | 1990-03-06 | 1990-03-06 | 漏電ブレーカ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03256517A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2207246A1 (en) * | 2007-10-30 | 2010-07-14 | Daikin Industries, Ltd. | Earth leakage detection circuit |
| JP2010272523A (ja) * | 2009-05-21 | 2010-12-02 | Ls Industrial Systems Co Ltd | 回路遮断器用異常電流検出回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5944921A (ja) * | 1982-09-02 | 1984-03-13 | 株式会社富士電機総合研究所 | 漏電検出回路 |
| JPS59220015A (ja) * | 1983-05-25 | 1984-12-11 | 三菱電機株式会社 | 漏電検出装置 |
| JPH01243816A (ja) * | 1988-03-23 | 1989-09-28 | Kawamura Denki Sangyo Kk | 漏電ブレーカ |
-
1990
- 1990-03-06 JP JP5617490A patent/JPH03256517A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5944921A (ja) * | 1982-09-02 | 1984-03-13 | 株式会社富士電機総合研究所 | 漏電検出回路 |
| JPS59220015A (ja) * | 1983-05-25 | 1984-12-11 | 三菱電機株式会社 | 漏電検出装置 |
| JPH01243816A (ja) * | 1988-03-23 | 1989-09-28 | Kawamura Denki Sangyo Kk | 漏電ブレーカ |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2207246A1 (en) * | 2007-10-30 | 2010-07-14 | Daikin Industries, Ltd. | Earth leakage detection circuit |
| EP2207246A4 (en) * | 2007-10-30 | 2013-12-18 | Daikin Ind Ltd | EARTH LEAK DETECTION CIRCUIT |
| JP2010272523A (ja) * | 2009-05-21 | 2010-12-02 | Ls Industrial Systems Co Ltd | 回路遮断器用異常電流検出回路 |
| CN101924342A (zh) * | 2009-05-21 | 2010-12-22 | Ls产电株式会社 | 用于断路器的异常电流检测电路 |
| US8432649B2 (en) | 2009-05-21 | 2013-04-30 | Ls Industrial Systems Co., Ltd. | Abnormal current detecting circuit for circuit breaker |
| EP2254216A3 (en) * | 2009-05-21 | 2015-06-03 | LS Industrial Systems Co., Ltd | Abnormal current detecting circuit for circuit breaker |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100299014B1 (ko) | 광대역노이즈면역성을갖는접지고장회로차단기 | |
| US4216515A (en) | Ground fault interrupter | |
| US5654857A (en) | Ground fault circuit interrupt system including auxiliary surge suppression ability | |
| US5969921A (en) | Ground fault electrical switching apparatus for coordinating tripping with a downstream ground fault switch | |
| GB2258095A (en) | Residual current device | |
| US4321644A (en) | Power line transient limiter | |
| CZ42298A3 (cs) | Oddělovací zařízení pro svodič přepětí | |
| US9748760B2 (en) | Device for detecting a fault in an AC supply | |
| US4860146A (en) | Differential current protection circuit breaker | |
| US4255773A (en) | Ground fault interruptor | |
| US4288830A (en) | Overvoltage protector | |
| JP2000102158A (ja) | 漏電遮断器 | |
| US11095108B2 (en) | Point of use protective wiring device | |
| JP2004227809A (ja) | 漏電遮断器の漏電検出回路 | |
| JP3112310B2 (ja) | 漏電保護システムと漏電遮断器 | |
| JPH03256517A (ja) | 漏電ブレーカ | |
| CN111856325A (zh) | 一种带隔离及自检功能的电动汽车充电桩漏电检测电路 | |
| WO2022057792A1 (zh) | 保护电路 | |
| JP2710622B2 (ja) | 漏電ブレーカ | |
| US4243982A (en) | Current monitor | |
| JP2915956B2 (ja) | 漏電検出装置 | |
| JP2874780B2 (ja) | 電流検出装置 | |
| GB2251741A (en) | Rapid response ground fault circuit interrupter | |
| GB2533932A (en) | Residual current devices | |
| JPH04200229A (ja) | 地絡検出装置 |