JPH03256397A - セラミック配線基板、および、その製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、部分搭載や接続が容易なように改良したセラ
ミック基板、および、その製造方法に関するものである
。

〔従来の技術〕

セラミック配線基板は、小型化に好適であり、かつ信頼
性が高いという長所を有しているため、電子計算機９通
信機、家電製品などに賞月され、ＩＣチップ、ＬＣＩチ
ップなどの半導体部品を搭載するために用いられている
。

セラミック配線基板の中でも、グリーンシート法による
湿式セラミック配線基板が配線の高密度化に有利である
ためよく用いられる。湿式セラミック配線基板の製造方
法は以下の様である。

すなわち、原料粉末を有機樹脂で結合したセラミック生
シート（グリーンシート）を作製した後このグリーンシ
ートに孔加工を施し、続いて導体ペーストを用いて配線
パターンを形成し、多層印刷または積層により多層配線
を行い、続いて焼成することによって作製される。

第４図はセラミック配線基板の従来例を示す断面図であ
って、配線基板１内には内層配線導体２が多数配列され
ている。これら多数の内層配線導体について、説明の便
宜上、その一部に図面参照番号２ａ、　２ｂ、　２ｃ、
　２ｄを付した。

これらの内層配線部材にＩ／Ｏピン４ａ、　４ｂ、　４
ｃ、　４ｄを接続するため、前記内層配線導体２ａ、　
２ｂ、　２ｃ、　２ｄのそれぞれに導通せしめて表面配
線導体７ａ、　７ｂ、　７ｃ。

７ｄが設けられている。そしてこれら表面配線導体のそ
れぞれに対し、銀ロウ３によって工／○ビン４ａ、　４
ｂ、　４ｃ、　４ｄが接続されテいる。

配線基板１の、前記Ｉ１０ピン接続側と反対の面には、
同様にして表面配線導体８ａ、　８ｂ、　８ｃ、　８ｄ
が設けられてＬＳＩチップ６ａのリード（図示省略）が
ハンダ５によって接合されている。ＬＳＩチップ６ｂも
同様にして接続されている。

〔発明が解決しようとする課題〕

日経マイクロデバイス・１９８９年６月号で述べられて
いるように、配線基板の配線密度が高度になるとともに
配線基板が大型化する傾向にあり、今後ますます寸法精
度の向上が要求される。

ところが、セラミック基板は焼結の際に１０〜２０％の
収縮を生じる。この収縮率を厳密に管理することは現在
の技術では不可能であり、目下のところ収縮を零にでき
る見込みは無い。また、収縮率を厳密に一定ならしめる
ことも不可能である。

しかし、日経エレクトロニクス１９８５年６月１７日号
で述べられているように、配線基板に取り付けられるＩ
／Ｏピンの位置精度や、搭載される半導体部品の位置精
度に関する要求も高度になってきている。

第４図に示したようなセラミック配線基板を製造する場
合について考えてみるとき、４本のＩ／Ｏピン４ａ〜４
ｄの設置間隔を寸法１にしようとすると、４個の表面配
線導体２ａ〜４ｄの設置間隔を、焼成後の状態のおいて
寸法１となるように製作しなければならない。

従って、セラミック基板の収縮率をαとすればセラミッ
ク生シートの段階では表面配線導体７ａ〜７ｄの間隔寸
法をｌ／αにしておかねばなら゛ない。

ところが、前述のごとく収縮率αが大きいバラツキを示
すので、表面配線導体７ａ〜７ｄとＩ１０ピン４ａ〜４
ｄとの対応関係がずれてしまう。

第２図（ｂ）は、予定していたよりもセラミック基板の
収縮率が小さかった場合を示している。この場合、Ｉ１
０ピン４ａの根本が表面配線導体７ａに正対せず、表面
配線導体７ｂに跨がっている。

その反対に、収縮率が予定よりも大きい場合は第３図（
ｂ）の如くになり、　■／○ビン４ｂの根本が表面配線
導体７ｂ、　７ａに跨がる。

本発明は上述の事情に鑑みて為されたもので、セラミッ
ク基板の焼成時の収縮率にバラツキが有っても、Ｉ１０
ピンや半導体部品を高精度に配置して接続し得るセラミ
ック配線基板、および、その製造方法を提供することを
目的とする。

〔課題を解決するための手段〕

上記の目的を達成するため、本発明に係るセラミック配
線基板は、 その表面に、複数の内層配線導体に連通する表側導体層
が設けられており、かつ、 上記表面導体層は、前記複数の内層配線導体とそれぞれ
に導通している部分を相互に切り離すように切断されて
表面配線導体が形成されていることを特徴とする。

また、本発明のセラミック配線基板製造方法は、配線基
板面に導電性の表層を設けて焼威し、上記導電性の表層
に切目を入れて分割して表面配線導体を形成することを
特徴とする。

〔作用〕

上記の構成よりなるセラミック配線基板は、焼成の後に
、即ち焼成による収縮が終った後に表面導体層を切断さ
れているので、収縮率のバラツキと関係なく寸法精度の
高い表面配線導体が形成されている。

また、前述の方法によれば、焼成の後に表面導体層を分
割して表面配線導体を形成するので、収縮率のバラツキ
の影響を受けることなく寸法精度の高い表面配線導体を
構成することができる。

〔実施例〕

一実施例１ 次に、本発明に係る方法を適用して、本発明に係るアル
ミナセラミック配線基板を製造した１実施例について説
明する。

粒子径が数μｍ以下のアルミナ微粉末９０ｗｔ％および
焼結助剤としてコージェライト組成の微粉末１０ｗｔ％
、有機バインダとしてポリビニルブチラールおよび樹脂
の可塑剤を上記セラミック粉末１００ｇに対してそれぞ
れ８ｇ、　４ｇ、さらに溶剤としてトリクロルエチレン
、テトラクロルエチレン、ブチルアルコールから成るア
ゼオドロープをセラミック粉末１００ｇ当り４５ｇ加え
合わせボールミルにて十分混合し、セラミック粉末が均
一に分散したスラリーを作る。続いて、撹拌しながら低
圧で脱気し、スラリー内の気泡を除去した後、このスラ
リーをドクタープレイド型キャスティング装置を用いて
薄板化し、厚さ０．２５ｍ＋のグリーンシートを作製し
た。

このようにして作製したグリーンシートを外形切断して
所定の寸法とする。さらに、上下間の配線の導通をとる
ための貫通孔を、超硬製のピンを有する打抜金型を用い
て加工する。

次に、配線パターン成形用のタングステンペーストの作
成法について説明する。

平均粒径が１〜２μｍのタングステン微粉末を８．０　
ｇ　、有機バインダとしてエチルセルローズ、ポリビニ
ルブチラールを３ｇ、有機溶剤としてジエチレングリコ
ールを１７ｇ加え合せ、らいかい機および３本ロールで
混練した後、ブチルカルピトールアセテートを加えて粘
度調整をする。

続いて、スクリーン印刷法で、前記タングステンペース
トを用い、前記貫通孔加工を施したグリーンシートの貫
通孔にペーストを充填するとともに、グリーンシート上
に配線パターンを形成する。

このようにして、表面および内層の配線パターン、裏面
のベタパターンの表面導体層を形成する。

ここで、裏面のベタパターンには、焼成後２皿ピッチと
なるような縦横１００　Ｘ　１００個のＩ１０ピンと接
続すべき貫通孔がつながっている。

次に、上記配線パターンを形成したグリーンシートを積
み重ね、温度：１００℃、圧カニ　１００ｋｇ／ａｄで
加熱圧着して積層する。積層工程を終えたグリーンシー
ト積層体は、モリブデンを発熱体とする箱型電気炉を用
い、窒素、水素、水蒸気の混合ガス雰囲気中で１６００
℃まで昇温され、セラミック配線基板となる。この状態
における断面図を第１図（ａ）に示す。７はベタパター
ンの表面導体層である。

続いて、焼成工程を終えたセラミック配線基板の寸法を
測定し、Ｉ１０ピンの十分な接続の信頼性が得られるよ
うに、裏面のベタパターンの表面導体層を分割する。

に、分割のための切れ目を入れるべき位置について、第
２図（ａ）について説明する。　この説明図は、セラミ
ック基板１の焼成による収縮率が期待していたよりも小
さかった場合を示している。即ち、４本のＩ／Ｏピン４
ａ〜４ｄの間隔寸法に比して、４個の内層配線導体２ａ
〜２ｄの間隔寸法が過大になっている。

このような場合に従来技術によって表面配線導体を構成
すると　同第２図（ｂ）のような不具合を生じることは
既に述べたごとくである。

本実施例においては前述のごとくベタパターンの表面導
体層を、第２図（ａ）に示した面Ｓ１に沿って切り離す
。上記の仮想の面Ｓ８は、２つのＩ／Ｏピン４ａ、　４
ｂのほぼ中央に設定する。

これにより、図示Ａ、Ｂ、２点が切り離される。

ただし、上記の点Ａは、内層配線導体２ａとＩ／Ｏピン
４ａと導通個所である。また点Ｂは内層配線導体２ｂと
■／○ビン４ｂとの導通個所である。

２つの’Ｉ／Ｏピン４ａ、　４ｂ間の最小間隙寸法に比
して、　２つの内層配線導体２ａ、　２ｂ間の最小間隙
寸法が大きいので、上記のように設定した仮想の面Ｓ１
は内層配線導体２ａ、　２ｂと重ならない。

上記のように設定した面Ｓ１に沿って、ベタパターンと
して形成された表面導体層７（第１図（ａ）参照）を切
断する手段としては、レーザ、ＥＢ、グラインダ、サン
ドブラスト、又はエツチングを適用し得る。本例におい
てはＣＯ２レーザを用い、セラミック基材にダメージを
与えないように加工作業条件を設定して切断した。

この状態における断面図を第１図（ｂ）に示す。

同図（ａ）に示した表面導体層７が分割されて、表面配
線導体７ａ’　、　７ｂ’　、　７ｃ’　、　７ｄ’が
形成されている。

二のようにして構成した、Ｉ／Ｏピンとの接続部分であ
る表面配線導体７ａ’〜７ｂ’に、無電解めっきでＮｉ
をつける。Ｎｉめっきを施したセラミック配線基板を、
窒素と水素の混合ガス雰囲気中、８００℃で熱処理を行
い、タングステンとＮｉを拡散接合する。続いて、熱処
理が終ったセラミック配線基板に、置換Ａｕめっきを行
った後に、銀ロウ３を用い、窒素、水素雰囲気中でニバ
ール製Ｉ１０ピンを接続した。

比較例− 前出の実施例と異なる点は、印刷で形成する裏面のパタ
ーンが、ベタパターンではなく、焼成後に２＊＋ａピツ
チとなる直径１．８ｕ＋の円が１００　Ｘ　１００個並
んだパターンとしてレーザでの分割が無い点で、その他
は前述の実施例と同様である。

このようにして、前記実施例と上記比較例について、Ｉ
１０ピンを高い信頼性で接続可能な、許容されるセラミ
ック配線基板の寸法精度は、上記比較例では±０．４５
％であったのに対し、前記実施例１では±０．９％であ
った。

第１図（ａ）に示した表面導体層８も、前記と同様にし
て分割し、表面配線導体８ａ　　〜８ｄ’を構成する。

これらの表面配線導体は第４図に示したのと同様に、ハ
ンダ５によって半導体部品（例えばＬＳＩチップ６ａ、
６ｂ）を接続する。

前掲の第３図は、セラミック基板１の収縮率が期待値よ
りも大き過ぎた場合を示したものであった。

これに比して、収縮率が過少であった場合を第３図に示
す。

収縮率過少の場合、従来技術においては同図（ｂ）に示
すような不具合を生じることは既述の如くである。

これに対し、本発明を適用すると第３図（ａ）の如くに
なり、不具合を解消できる。

一実施例２ セラミックの材質を実施例１のアルミナ質からムライト
質に変えた場合について述べる。

セラミック粉末として、粒子径が数μｍ以下のムライト
微粉末７０ｗｔ％、焼結助剤として、アルミナ−シリカ
−マグネシア系セラミック基威の微粉末を混合したもの
３０ｗｔ％を用い、その他は実施例１と同様にセラミッ
ク配線基板を作製した後、Ｉ１０ピンとの接続試験を行
った。その結果、実施例１と同様に、許容されるセラミ
ック配線基板の寸法精度は０．９％であった。

実施例３ セラミック配線基板の表面のチップ接続部をベタパター
ンとして、焼成後にレーザ分割する場合について述べる
。

実施例１と同様の方法にて、配線基板作製後、パターン
のレーザ分割、Ｎｉめつき、熱処理、Ａｕめっきを行い
、続いてＮ２中でＬＳＩチップをハンダ接続した。

チップとの接続パターンは、０．２ｎピツチで直径０．
１５ｍｍの円が３０　Ｘ　３０個並んだパターンとした
。

チップとの接続試験を行ったところ、許容されるセラミ
ック配線基板の寸法精度は±１．６％であった。一方、
焼成時に上記パターンとなるようにしたセラミック配線
基板での許容寸法精度は、±０．８％であった。

〔発明の効果〕

以上説明したように、本発明に係るセラミック配線基板
は、セラミック基材部分を焼成する際の収縮率にバラツ
キが有っても、Ｉ１０ピンや半導体部品を高精度に配置
して接続することができる。

また、本発明の方法によれば、上記の発明に係るセラミ
ック配線基板を容易に製造することができる。

【図面の簡単な説明】

第１図は本発明に係るセラミック配線基板の製造方法を
説明するための断面図であって、同図（ａ）は表面導体
層を切断する前の状態を描いてあり、同図（ｂ）は切断
した後の状態を描いである。 第２図はセラミック基板の収縮率が過少であった場合を
説明するための断面図であって、同図（ａ）は本発明方
法を適用したときの状態を描いてあり、同図（ｂ）は従
来技術によったときの状態を描いである。 第３図はセラミック基板の収縮率が過大であった場合を
説明するための断面図であって、同図（ａ）は本発明方
法を適用したときの状態を描いてあり、同図（ｂ）は従
来技術によったときの状態を描いである。 第４図はセラミック配線基板の一般的な構成を説明する
ための断面図である。 １・・・・・・・・・配線基板 ２．２ａ〜２ｄ・・・内層配線導体 ３・・・・・・・・・銀ロウ　　　４ａ〜４ｄ・・・・
・・Ｉ／Ｏピン５・・・・・・・・・ハンダ ６ａ、６ｂ・・・半導体部品の一例としてのＬＳＩチッ
プ７・・・・・・・・・表面導体層 ７ａ〜７ｄ、　７ａ　　〜７ｄ’・・・表面配線導体８
・・・・・・・・・表面導体層 ８ａ〜８ｄ、　８ａ’〜８ｄ’・・・表面配線導体Ｓ１
　・・・・・・表面導体層の切断位置を説明するための
仮想の面

Claims (10)

【特許請求の範囲】
1. １．セラミック配線基板において、 その表面に、複数の内層配線導体に連通する表面導体層
   が設けられており、かつ、 上記表面導体層は、前記複数の内層配線導体とそれぞれ
   に導通している部分を相互に切り離すように切断されて
   表面配線導体が形成されていることを特徴とするセラミ
   ック配線基板。
2. ２．前記の表面配線導体は、Ｉ／Ｏピン及び、又は半導
   体部品に接続されていることを特徴とする、請求項１に
   記載のセラミック配線基板。
3. ３．前記のセラミック配線基板はアルミナ質配線基板で
   あることを特徴とする、請求項１又は請求項２に記載の
   セラミック配線基板。
4. ４．前記のセラミック配線基板はムライト質配線基板で
   あることを特徴とする、請求項１又は請求項２に記載の
   セラミック配線基板。
5. ５．セラミック配線基板を製造する方法において、配線
   基板面に導電性の表層を設けて焼成し、上記導電性の表
   層に切目を入れて分割して表面配線導体を形成すること
   を特徴とする、セラミック配線基板の製造方法。
6. ６．前記表面配線導体にＩ／Ｏピンをロウ付けすること
   を特徴とする、請求項５に記載したセラミック配線基板
   の製造方法。
7. ７．前記表面配線導体に半導体部品のリードをハンダ付
   けすることを特徴とする、請求項５に記載したセラミッ
   ク配線基板の製造方法。
8. ８．前記の分割を、レーザによつて行うことを特徴とす
   る、請求項５に記載したセラミック配線基板の製造方法
   。
9. ９．前記の分割を、研削手段によつて行うことを特徴と
   する、請求項５に記載したセラミック配線基板の製造方
   法。
10. １０．前記の分割を、エッチング手法によって行なうこ
    とを特徴とする、請求項５に記載したセラミック配線基
    板の製造方法。