JPH03254534A - 加入者線信号多重分離方式 - Google Patents
加入者線信号多重分離方式Info
- Publication number
- JPH03254534A JPH03254534A JP5333790A JP5333790A JPH03254534A JP H03254534 A JPH03254534 A JP H03254534A JP 5333790 A JP5333790 A JP 5333790A JP 5333790 A JP5333790 A JP 5333790A JP H03254534 A JPH03254534 A JP H03254534A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- selection
- selector
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001629 suppression Effects 0.000 abstract description 5
- 101100421142 Mus musculus Selenon gene Proteins 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 8
- 238000000926 separation method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 230000005764 inhibitory process Effects 0.000 description 2
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 1
- 241000272201 Columbiformes Species 0.000 description 1
- 235000004348 Perilla frutescens Nutrition 0.000 description 1
- 244000124853 Perilla frutescens Species 0.000 description 1
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Interface Circuits In Exchanges (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔目次〕
概要
産業上の利用分野
従来の技術(第5図〜第7図〉
発明が解決しようとする課題
f!題を解決するための手段(第1図)作用
実施例(第2図〜第4図〉
発明の効果
〔概要〕
加入者線信号多重分離方式に関し、
多重回路と分離回路のシフトレジスタを共用化すること
により、回路規模の削減ができるようにすることを目的
とし、 加入者線信号の多重及び分離を行う加入者線信号多重分
離方式において、複数のシフトレジスタと、各シフトレ
ジスタの出力、及び複数の被多重信号の内、最後に多重
される信号を除く、他の1つの信号を入力し、いずれか
一方を選択する複数の選択回路と、被分離信号、及び上
記最後に多重される被多重信号を人力していずれ一方を
選択し、その出力を最前段のシフトレジスタに入力する
セレクタとを設け、複数のシフトレジスタを、加入者線
信号の多重及び分離で共用することにより、各シフトレ
ジスタの出力と、上記被分離信号から分離された信号を
取り出し、最後段の選択回路から多重された信号が取り
出せるように構成する。
により、回路規模の削減ができるようにすることを目的
とし、 加入者線信号の多重及び分離を行う加入者線信号多重分
離方式において、複数のシフトレジスタと、各シフトレ
ジスタの出力、及び複数の被多重信号の内、最後に多重
される信号を除く、他の1つの信号を入力し、いずれか
一方を選択する複数の選択回路と、被分離信号、及び上
記最後に多重される被多重信号を人力していずれ一方を
選択し、その出力を最前段のシフトレジスタに入力する
セレクタとを設け、複数のシフトレジスタを、加入者線
信号の多重及び分離で共用することにより、各シフトレ
ジスタの出力と、上記被分離信号から分離された信号を
取り出し、最後段の選択回路から多重された信号が取り
出せるように構成する。
本発明は加入者線信号多重分離方式に関し、更に詳しく
いえば、加入者線信号を多重及び分離するのに用いられ
、特に、回路規模を小さくした加入者線信号多重分離方
式に関する。
いえば、加入者線信号を多重及び分離するのに用いられ
、特に、回路規模を小さくした加入者線信号多重分離方
式に関する。
第5図〜第7図は、従来の加入者線信号多重分離方式を
示した図であり、第5図は多重回路、第6図は分離回路
、第7図はタイムチャートである。
示した図であり、第5図は多重回路、第6図は分離回路
、第7図はタイムチャートである。
図中、1〜4.5〜9はANDゲート、及び11〜14
はシフトレジスタ(SR)、10は出力抑止回路、15
〜18は選択回路(SEL)を示す。
はシフトレジスタ(SR)、10は出力抑止回路、15
〜18は選択回路(SEL)を示す。
また、R−DTは被分離信号、INHは禁止信号、R−
1〜R−5は分離された信号、5−DTは多重化された
信号、S−1〜S−5は被多重信号を示す。
1〜R−5は分離された信号、5−DTは多重化された
信号、S−1〜S−5は被多重信号を示す。
従来、加入者線信号の多重、及び分離を行うには、多重
回路(第5図)と分離回路〈第6図)とが、それぞれ独
立した回路構成となっていた。
回路(第5図)と分離回路〈第6図)とが、それぞれ独
立した回路構成となっていた。
多重回路は、第5図のように、4個のシフトレジスタ(
SR)11〜14と、4個の選択回路(SEL)15〜
I8で構成されている。また、シフトレジスタ11〜1
4と選択回路15〜18は、それぞれ交互に配置され、
各選択回路15〜I8では、前段のシフトレジスタの出
力と、被多重信号S−1〜S−5の内の1つの信号とを
入力して選択動作を行い、その出力を、次段のシフトレ
ジスタに送る。
SR)11〜14と、4個の選択回路(SEL)15〜
I8で構成されている。また、シフトレジスタ11〜1
4と選択回路15〜18は、それぞれ交互に配置され、
各選択回路15〜I8では、前段のシフトレジスタの出
力と、被多重信号S−1〜S−5の内の1つの信号とを
入力して選択動作を行い、その出力を、次段のシフトレ
ジスタに送る。
そして、最後段の選択回路18の出力から多重化された
信号5−DTを得るようになっている。
信号5−DTを得るようになっている。
また、第6図に示した分離回路は、4個のシフトレジス
タ(SR)1〜4と、出力抑止回路10で構成されてい
る。前記出力抑止回路10は、5個のANDゲート5〜
9で構成され、分離された信号R−1〜R−5の中の無
効なタイムスロットを抑止する為の回路である。
タ(SR)1〜4と、出力抑止回路10で構成されてい
る。前記出力抑止回路10は、5個のANDゲート5〜
9で構成され、分離された信号R−1〜R−5の中の無
効なタイムスロットを抑止する為の回路である。
この回路には、液分M信号R−DTが入力し、この入力
信号と、各シフトレジスタ1〜4の出力とを、それぞれ
出力抑止回路10に導き、分離された信号R−1〜R−
5を得る。
信号と、各シフトレジスタ1〜4の出力とを、それぞれ
出力抑止回路10に導き、分離された信号R−1〜R−
5を得る。
なお、上記シフトレジスタと、選択回路の数は、被多重
信号の数や、分離された信号の数より1個少ない数とな
っており、上記従来例の数に限られるものではない。
信号の数や、分離された信号の数より1個少ない数とな
っており、上記従来例の数に限られるものではない。
次に、上記従来例の動作の概要を第7図のタイムチャー
トに基づいて説明する。
トに基づいて説明する。
多重回路では、選択回路15〜18により、有効なタイ
ムスロットを選択し、被多重信号S−1〜S−5を多重
し、多重化された信号5−DTを得る。
ムスロットを選択し、被多重信号S−1〜S−5を多重
し、多重化された信号5−DTを得る。
フレームパルスFPに同期して、シフトレジスタ11に
被多重信号S−5が入力すると、この信号は、シフトさ
れ、続いて、S−4が選択される。
被多重信号S−5が入力すると、この信号は、シフトさ
れ、続いて、S−4が選択される。
その後、シフトレジスタによるシフト動作を繰り返しな
がら被多重信号S−3、S−2、S−1を順次選択し、
選択回路18の出力から多重された信号5−DTを得る
。
がら被多重信号S−3、S−2、S−1を順次選択し、
選択回路18の出力から多重された信号5−DTを得る
。
また、分離回路では、シフトレジスタlの人力に被分離
信号R−DTが入力する。この人カ信号は、上記の回路
構成の場合、R−1−R−5の多重化された信号となっ
ており、この信号を、各シフトレジスタ1〜4でそれぞ
れシフト動作する。
信号R−DTが入力する。この人カ信号は、上記の回路
構成の場合、R−1−R−5の多重化された信号となっ
ており、この信号を、各シフトレジスタ1〜4でそれぞ
れシフト動作する。
このようにすると、第7図に示したように、シフトレジ
スタlの人力、及びシフトレジスタ1〜4の各出力から
、それぞれ分離された信号R−5〜R−1を得る。
スタlの人力、及びシフトレジスタ1〜4の各出力から
、それぞれ分離された信号R−5〜R−1を得る。
ただし、禁止信号INHがローレベルの「0」ならば、
ANDゲート5−9は閉じ出力R−5〜R−1は無い。
ANDゲート5−9は閉じ出力R−5〜R−1は無い。
なお上記の説明で、R−1〜R−5、及びS−1〜S−
5は、それぞれ第7図ではR1〜R5、及び31−35
となっている。
5は、それぞれ第7図ではR1〜R5、及び31−35
となっている。
〔発明が解決しようとするtia)
上記のような従来のものにおいては次のような欠点があ
った。
った。
即ち、従来の加入者線信号多重分離方式では、多重回路
と分離回路とが独立した別々の回路で構成されている。
と分離回路とが独立した別々の回路で構成されている。
また、多重回路や分離回路は、回路規模の大きなシフト
レジスタ(例えば1つのシフトレジスタが192ビツト
構戒)が使用されている。
レジスタ(例えば1つのシフトレジスタが192ビツト
構戒)が使用されている。
このため、全体としても回路規模が大きくなっていた。
本発明は、このような従来の欠点を解消し、多重回路と
分離回路のシフトレジスタを共用化することにより、回
路規模の削減ができるようにすることを目的とする。
分離回路のシフトレジスタを共用化することにより、回
路規模の削減ができるようにすることを目的とする。
第1図は本発明の原理図であり、図中、第5図及び第6
図と同符号は同一のものを示す。また、19はセレクタ
、SR1〜SRnはシフトレジスタ、5EL1〜SEL
nは選択回路、R−1〜R−nは分離された信号、S−
1〜S−nは被多重信号を示す。
図と同符号は同一のものを示す。また、19はセレクタ
、SR1〜SRnはシフトレジスタ、5EL1〜SEL
nは選択回路、R−1〜R−nは分離された信号、S−
1〜S−nは被多重信号を示す。
本発明は、上記の目的を達成するため、加入者線信号の
多重及び分離を行う加入者線信号多重分離方式において
、 入力信号をシフトする複数のシフトレジスタSR1〜S
Rnと、前記シフトレジスタSRt〜SRnの出力、及
び被多重信号51=S−nの内、最後に多重される信号
S−nを除く、他の1つの信号を人力し、いずれか一方
を選択する複数の選択回路5EL1〜SELnと、被分
離信号R−DT、及び上記最後に多重される被多重信号
S−nを入力して、いずれか一方を選択し、その出力を
最前段のシフトレジスタSRIに人力するセレクタ19
とを設け、 上記複数のシフトレジスタ5Rt−3Rnを、加入者線
信号の多重及び分離で共用することにより、上記シフト
レジスタSR1〜SRnの出力と、上記被分離信号R−
DTから分離された信号R−1〜R−nを取り出し、上
記最後段の選択回路5ELnから多重された信号5−D
Tが取り出せるようにしたものである。
多重及び分離を行う加入者線信号多重分離方式において
、 入力信号をシフトする複数のシフトレジスタSR1〜S
Rnと、前記シフトレジスタSRt〜SRnの出力、及
び被多重信号51=S−nの内、最後に多重される信号
S−nを除く、他の1つの信号を人力し、いずれか一方
を選択する複数の選択回路5EL1〜SELnと、被分
離信号R−DT、及び上記最後に多重される被多重信号
S−nを入力して、いずれか一方を選択し、その出力を
最前段のシフトレジスタSRIに人力するセレクタ19
とを設け、 上記複数のシフトレジスタ5Rt−3Rnを、加入者線
信号の多重及び分離で共用することにより、上記シフト
レジスタSR1〜SRnの出力と、上記被分離信号R−
DTから分離された信号R−1〜R−nを取り出し、上
記最後段の選択回路5ELnから多重された信号5−D
Tが取り出せるようにしたものである。
本発明は上記のように構成したので、次のような作用が
ある。
ある。
各選択回路SEL 1〜SELnには、それぞれ選択信
号が入力しており、選択制御がなされると共に、セレク
タ19も、予め設定した多重及び分離のフォーマントに
従って発生するセレクト信号により制御される。
号が入力しており、選択制御がなされると共に、セレク
タ19も、予め設定した多重及び分離のフォーマントに
従って発生するセレクト信号により制御される。
加入者線信号の多重時には、選択回路SEL t〜5E
Ln及びセレクタ19は、被多重信号81〜S−nを選
択し、上記第5図に示した従来の多重回路と同様な作用
により、最後段の選択回路5ELnの出力から多重され
た信号5−DTを得る。
Ln及びセレクタ19は、被多重信号81〜S−nを選
択し、上記第5図に示した従来の多重回路と同様な作用
により、最後段の選択回路5ELnの出力から多重され
た信号5−DTを得る。
また、加入者線信号の分離時には、各選択回路5ELs
−3ELnと、セレクタ19は上記と逆の選択動作をす
る。即ち、セレクタ19は、被分離信号R−DTを選択
し、選択回路5ELt〜5ELnは各シフトレジスタS
Rr〜SRnの出力を選択する。
−3ELnと、セレクタ19は上記と逆の選択動作をす
る。即ち、セレクタ19は、被分離信号R−DTを選択
し、選択回路5ELt〜5ELnは各シフトレジスタS
Rr〜SRnの出力を選択する。
この選択動作により、第6図に示した分離回路と同じ構
成になり、出力抑止回路10の出力に分離された信号R
−1〜R−nを得る。
成になり、出力抑止回路10の出力に分離された信号R
−1〜R−nを得る。
このようにして、シフトレジスタSR1〜SRnの共用
化が可能となり、回路規模が小さくできる。
化が可能となり、回路規模が小さくできる。
以下、本発明の実施例を図面に基づいて説明する。
第2図は、本発明の1実施例のブロック図、第3図は前
記実施例におけるセレクタのブロック図である。図中、
第1図、第5図、及び第6図と同符号は同一のものを示
し、20はセレクタ部、21はセレクト信号発生部、2
2は多重分離フォーマット設定部、CLKはクロ・ツク
を示す。
記実施例におけるセレクタのブロック図である。図中、
第1図、第5図、及び第6図と同符号は同一のものを示
し、20はセレクタ部、21はセレクト信号発生部、2
2は多重分離フォーマット設定部、CLKはクロ・ツク
を示す。
この実施例では、第5図に示した信号多重用のシフトレ
ジスタと、第6図に示した信号分離用のシフトレジスタ
とを共用化することにより、多重回路と分離回路とを一
体化したものである。
ジスタと、第6図に示した信号分離用のシフトレジスタ
とを共用化することにより、多重回路と分離回路とを一
体化したものである。
このようなシフトレジスタの共用化をするためGこ、最
前段のシフトレジスタSRIの入力側に、セレクタ19
を設け、このセレクタ19には、被分離信号R−DTと
、多重化された時、最後に多重化される被多重信号S−
5を人力するものである。
前段のシフトレジスタSRIの入力側に、セレクタ19
を設け、このセレクタ19には、被分離信号R−DTと
、多重化された時、最後に多重化される被多重信号S−
5を人力するものである。
また、上記セレクタ19には、第3図に示したように、
多重分離フォーマント設定部22と、この出力に基づい
てセレクト信号を発生さセるセレクト信号発生部21と
、セレクタ部20とを設ける。
多重分離フォーマント設定部22と、この出力に基づい
てセレクト信号を発生さセるセレクト信号発生部21と
、セレクタ部20とを設ける。
多重分離フォーマット設定部22は、クロックCLKと
、設定スイッチ(図示省略〉等からの設定信号を人力し
、信号の多重または分離のフォーマットを設定するもの
である。セレクタ部20は、前記フォーマットに基づき
発生するセレクト信号により選択動作を行い、被分離信
号R−DTと被多重信号S−5の1つを選択して出力す
る。
、設定スイッチ(図示省略〉等からの設定信号を人力し
、信号の多重または分離のフォーマットを設定するもの
である。セレクタ部20は、前記フォーマットに基づき
発生するセレクト信号により選択動作を行い、被分離信
号R−DTと被多重信号S−5の1つを選択して出力す
る。
第4図は、上記実施例のタイムチャートであり、以下こ
の図を参照しながら上記実施例の動作を説明する。
の図を参照しながら上記実施例の動作を説明する。
加入者線信号の多重及び分離を行う際には、予め、設定
スイッチ等により、多重分離フォーマント設定部22に
フォーマットの設定を行う。セレクタ部20は、前記設
定されたフォーマントに従って選択動作を行い、入力信
号のいずれか一方を出力する。
スイッチ等により、多重分離フォーマント設定部22に
フォーマットの設定を行う。セレクタ部20は、前記設
定されたフォーマントに従って選択動作を行い、入力信
号のいずれか一方を出力する。
このセレクタ19の選択動作により、信号の多重と分離
とが第5図及び第6図に示した従来例と同様にして実行
され第4図に示したようなタイミングで多重された信号
IDTと、分離された信号R−1〜R−nを得る。
とが第5図及び第6図に示した従来例と同様にして実行
され第4図に示したようなタイミングで多重された信号
IDTと、分離された信号R−1〜R−nを得る。
この場合、禁止信号INHが、ローレベルの「0」なら
ば分離された信号は得られず、ハイレヘルの「1」なら
ば分離された信号R−1〜R−nが得られる。
ば分離された信号は得られず、ハイレヘルの「1」なら
ば分離された信号R−1〜R−nが得られる。
以上説明したように、本発明によれば次のような効果が
ある。
ある。
即ち、従来、加入者線信号の多重回路と、分離回路は、
互いに独立した回路となっていたが、本発明では、シフ
トレジスタを共用化して多重回路と分離回路とを一体化
しているため、回路規模の削減ができる。
互いに独立した回路となっていたが、本発明では、シフ
トレジスタを共用化して多重回路と分離回路とを一体化
しているため、回路規模の削減ができる。
第1図は本発明の原理図、
第2図は本発明の1実施例のブロック図、第3図は上記
実施例のセレクタのブロック図、第4図は上記実施例の
タイムチャート、第5図は従来の多重回路、 第6図は従来の分離回路、 第7図は上記従来例のタイムチャートを示した図である
。 SR+〜5Rn−シフトレジスタ SEL s〜5ELn・・−選択回路 19−・・セレクタ S−1〜S−n・・−被多重信号 R−1〜R−n−分離された信号 R−DT・−・被分離信号 S −D T−多重された信号 )″ 鳩 q 1 東 噂 <5−Dr) 実施例のタイムナヤート 第4図
実施例のセレクタのブロック図、第4図は上記実施例の
タイムチャート、第5図は従来の多重回路、 第6図は従来の分離回路、 第7図は上記従来例のタイムチャートを示した図である
。 SR+〜5Rn−シフトレジスタ SEL s〜5ELn・・−選択回路 19−・・セレクタ S−1〜S−n・・−被多重信号 R−1〜R−n−分離された信号 R−DT・−・被分離信号 S −D T−多重された信号 )″ 鳩 q 1 東 噂 <5−Dr) 実施例のタイムナヤート 第4図
Claims (1)
- 【特許請求の範囲】 加入者線信号の多重及び分離を行う加入者線信号多重分
離方式において、 入力信号をシフトする複数のシフトレジスタ(SR_1
〜SRn)と、 前記各シフトレジスタ(SR_1〜SRn)の出力、及
び複数の被多重信号(S−1〜S−n)の内、最後に多
重される信号(S−n)を除く、他の1つの信号を入力
し、いずれか一方を選択する複数の選択回路(SEL_
1〜SELn)と、被分離信号(R−DT)、及び上記
最後に多重される被多重信号(S−n)を入力していず
れか一方を選択し、その出力を最前段のシフトレジスタ
(SR_1)に入力するセレクタ(19)とを設け、 上記複数のシフトレジスタ(SR_1〜SRn)を、加
入者線信号の多重及び分離で共用することにより、 上記各シフトレジスタ(SR_1〜SRn)の出力と、
上記被分離信号(R−DT)から分離された信号(R−
1〜R−n)を取り出し、 上記最後段の選択回路(SELn)から多重された信号
(S−DT)が取り出せるようにしたことを 特徴とする加入者線信号多重分離方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5333790A JPH03254534A (ja) | 1990-03-05 | 1990-03-05 | 加入者線信号多重分離方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5333790A JPH03254534A (ja) | 1990-03-05 | 1990-03-05 | 加入者線信号多重分離方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03254534A true JPH03254534A (ja) | 1991-11-13 |
Family
ID=12939939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5333790A Pending JPH03254534A (ja) | 1990-03-05 | 1990-03-05 | 加入者線信号多重分離方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03254534A (ja) |
-
1990
- 1990-03-05 JP JP5333790A patent/JPH03254534A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4107469A (en) | Multiplex/demultiplex apparatus | |
CA2118548A1 (en) | Circuit and method for alignment of digital information packets | |
GB1494339A (en) | Digital multiplexing system | |
US4829518A (en) | Multiplexing apparatus having BSI-code processing and bit interleave functions | |
JPH03254534A (ja) | 加入者線信号多重分離方式 | |
KR960009536B1 (en) | Apparatus for arranging frame phase | |
US4939722A (en) | Time division multiplexer having data rate and number of channels flexibility | |
KR850006816A (ko) | 영상신호 지연회로 | |
JPH0568013A (ja) | デジタル信号多重通信システム | |
JP2590923B2 (ja) | 多重化pcm信号中継装置 | |
JPS6125340A (ja) | 速度変換回路 | |
JP2581240B2 (ja) | 多重化装置 | |
JPS59104841A (ja) | 多重通信システム | |
US4032720A (en) | Integrated demultiplexing circuit with continuously variable outputs | |
JPH04129341A (ja) | 多重信号選択分離回路 | |
JPS615641A (ja) | フレ−ム同期制御方式 | |
JPH08288922A (ja) | データ多重回路 | |
JP3005997B2 (ja) | 同期多重方式 | |
KR0158769B1 (ko) | 화면다중분할기 | |
JPH04114527A (ja) | 時分割多重分離回路 | |
JPS561638A (en) | Isolating system for multiple signal | |
SU660003A1 (ru) | Формирователь позывных радиома ка | |
JPS62239699A (ja) | 高速ハイウエイスイツチ回路 | |
JPS63262930A (ja) | ディジタル信号の多重化装置 | |
JPS5995743A (ja) | 異速度デ−タ多重分離方法 |