JPH0325411Y2 - - Google Patents

Info

Publication number
JPH0325411Y2
JPH0325411Y2 JP4156585U JP4156585U JPH0325411Y2 JP H0325411 Y2 JPH0325411 Y2 JP H0325411Y2 JP 4156585 U JP4156585 U JP 4156585U JP 4156585 U JP4156585 U JP 4156585U JP H0325411 Y2 JPH0325411 Y2 JP H0325411Y2
Authority
JP
Japan
Prior art keywords
integrated circuit
hybrid integrated
case
flange
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP4156585U
Other languages
English (en)
Other versions
JPS61158954U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP4156585U priority Critical patent/JPH0325411Y2/ja
Publication of JPS61158954U publication Critical patent/JPS61158954U/ja
Application granted granted Critical
Publication of JPH0325411Y2 publication Critical patent/JPH0325411Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【考案の詳細な説明】 (産業上の利用分野) この考案は、混成集積回路装置に関するもので
ある。
(従来の技術) 従来の混成集積回路装置の一例を第3図に示
す。この図において、1は基板で、一平面上に導
体パターン2が形成され、この導体パターン2中
には各種電子部品3を搭載するための搭載部品パ
ツド4が前記電子部品3の電極5に対応して、さ
らにリード6を取付けるためのリード取付け用パ
ツド7が各リード6に対応して設けられており、
また図示しない抵抗体が設けられている場合もあ
る。そして、このような基板1の前記搭載部品パ
ツド4に電子部品3を半田付けし、またリード取
付け用パツド7にリード6を半田付けすることに
より、全体で混成集積回路部8が構成されてお
り、この回路部8を、リード6の外部端子接続部
を残してコーテイング材9で覆い、さらに耐湿材
10で覆うことにより混成集積回路装置が構成さ
れる。
ここで、コーテイング材9によるコーテイング
は、回路部8に対する外部からのストレスや衝撃
を緩和するとともに、電子部品3のむき出し電極
5を腐食などの化学作用から保護するために施さ
れるもので、コーテイング材9としては、種々の
形状を有する電子部品3のすみずみまで行き渡
り、電極5などとの密着に優れ、かつ熱応力など
を吸収する弾性力を有する物質が要求されること
から、シリコンゴムやシリコン樹脂などの、通常
の状態では液体や粘性の高い流体であり、空気に
触れたり加熱されることにより硬化して弾性力の
ある物質に変化するものが用いられる。このよう
な物質のコーテイング材9はハケやデイツピング
で塗布される。そして、このコーテイング材9が
硬化した後、耐湿性に優れるエポキシなどの耐湿
材10が同様に塗布されている。
第4図および第5図は、第3図と異なるコーテ
イング方法、つまり、ケースを用いたコーテイン
グ方法を採用した従来の他の混成集積回路装置を
示し、第4図は斜視図、第5図は断面図である。
この混成集積回路装置は、一方を開放させた箱状
のケース11内に、第3図と同様の混成集積回路
部8を、電子部品3を内側にして収容した後、前
記ケース11内に第3図と同様のコーテイング材
9を充填硬化させて構成されており、回路部8は
コーテイング材9およびケース11で覆われる。
このような、ケースを用いた混成集積回路装置
は、第3図に示した装置に比べて手間がかからず
量産性に優れ、耐衝撃性や耐化学変化にも強い。
(考案が解決しようとする問題点) ところで、上記のような混成集積回路装置は、
高密度で数多くの電子部品3や抵抗体が搭載され
るため、リード6を外部端子であるパツケージの
スルーホールに挿入して回路動作させた場合、高
熱を発生する。それなのに、電子部品3のなかに
は温度特性の非常に厳しい部品があり、冷却を充
分に行わないと、故障や短寿命の原因となる。
そこで、放熱が非常に重要な問題となり、い
ま、回路部8がむき出しの場合は、直接外気に充
分放熱することが可能であるが、コーテイング材
9によるコーテイングをした場合は、例えそのコ
ーテイング材9として比較的熱伝導の良いシリコ
ンなどを使つたとしても、その熱伝導率が金属や
セラミツクに比べて非常に小さな熱伝導率である
ため、ほとんど外気への放熱は期待できない。現
状では、発熱体からの熱は、基板1よりリード6
を通して外部端子のパツケージのスルーホールへ
放熱するのが精一杯である。しかし、リード6を
通しての放熱量というのは、細いリード6を通し
ての放熱であり、おのずと限界があつた。
そこで、現状の混成集積回路装置では、搭載部
品の実装密度を制限したり、フアンなどを設けて
強制空冷を行つていた。
このように、従来では、混成集積回路部に外部
衝撃や化学作用などから保護する役目をなすよう
コーテイングした場合、混成集積回路装置は放熱
をリードから外部端子であるパツケージのスルー
ホールへ行う以外になかつたため、充分な冷却を
得られず軽薄短小の妨げとなつていたり、フアン
などを設け強制空冷をする必要があるためコスト
が高くなつたり、信頼性の低下となつたりしてい
た。
この考案は上記の点に鑑みなされたもので、そ
の目的は、ケースを用いたコーテイング方法を採
用した混成集積回路装置において、放熱に関する
問題を解決することにある。
(問題点を解決するための手段) この考案では、ケースを用いたコーテイング方
法を採用する混成集積回路装置において、ケース
を熱伝導の大きな材質により作成するとともに、
そのケースの側面内壁に、半田付け可能な鍔部を
設け、一方、混成集積回路部の基板の端部平面部
には導体を設け、この導体を設けた基板の端部を
前記鍔部上に支持した状態で、前記導体を鍔部に
半田付けする。
(作用) このように構成すると、混成集積回路部の基板
上の電子部品や抵抗体からの熱は、前記基板より
直接あるいは半田付け部を通して鍔部さらにはケ
ースに伝えられ、このケースで放熱される。
(実施例) 以下この考案の実施例を図面を参照して説明す
る。
第1図はこの考案の第1の実施例の混成集積回
路装置を示す断面図、第2図はその装置中、ケー
スと混成集積回路部を取出して示す分解斜視図で
ある。これらの図に示すように、ケース21は一
方を開放させた直方体箱状をしており、熱伝導の
大きい材質(銅、アルミなど)でできており、前
記開放側と反対側の平板部の外側にはフイン22
が一体に設けられている。また、両端の側面内壁
には、鍔部23が設けられており、この鍔部23
は、半田付け不能な材質からできている場合は、
半田付けが可能となるように表面処理が施れてい
る。一方、24は混成集積回路部で、セラミツク
あるいはベリリアなどからなる基板25、電子部
品26およびリード27などを有して従来と同様
に構成れている。また、この混成集積回路部24
においては、電子部品26を搭載した基板25の
一表面と反対側の基板表面に、基板25の両端に
おいて導体部28が形成されている。このような
混成集積回路部24は、前記電子部品26を内側
にしてケース21内に収容され、基板25の両端
が前記ケース21の鍔部23上に支持される。そ
して、その状態において、基板25の両端に設け
た導体部28が鍔部23に半田付けされており、
第1図において29はその場合の半田である。そ
して、その半田付け後、ケース21内にコーテイ
ング材30が充填されている。
このように構成された装置においては、混成集
積回路部24の基板25上の電子部品26や抵抗
体からの熱は、前記基板25より直接あるいは半
田付け部を通して鍔部23さらにはケース21に
伝えられ、このケース21およびそのケース21
に設けられたフイン22の大なる効熱効果を有す
る箇所にて放熱される。
第6図はこの考案の第2の実施例の断面図であ
る。この第2の実施例では、混成集積回路部24
の基板25上に、熱伝導率の良い銅などの材料で
できた放熱板31を重ね、この放熱板31の端部
を、混成集積回路部24の基板25端部の導体部
28とともにケース21の鍔部23に半田付けす
る。このようにすれば、混成集積回路部24の放
熱効果が更に向上する。
なお、以上の実施例では、混成集積回路部24
の基板25の一表面(ケース21の鍔部23と反
対側の表面)に導体部28が設けられることにな
るが、基板25の反対表面(鍔部23側の表面)
に導体部28を設けてもよい。その時は、基板2
5とケース21の鍔部23との間にシート半田や
半田ペーストを介在させておいて、その後、半田
ゴテやレーザなどで加熱溶融して半田付けする。
また、基板25の両面に導体部28を設けること
も可能である。
また、第1の実施例において、混成集積回路部
24の電子部品26は、基板25両面に搭載され
る場合もある。
(考案の効果) 以上詳細に説明したように、この考案の混成集
積回路装置によれば、混成集積回路部の基板を、
直接、放熱性に優れるケースと半田付けしたこと
により、混成集積回路部の電子部品や抗体からの
熱をケースに伝えて放熱できるようになり、その
結果、従来のリードを通して外部端子であるパツ
ケージのスルーホールに放熱させる場合に比較し
て何倍もの放熱効果を得ることができるようにな
り、コーテイングされていても充分な冷却が行え
るようになる。そして、それゆえ、搭載部品の実
装密度を高めることが可能となり、この考案の装
置を使用した機器などの小型化を可能とするとと
もに、2つや3つなどの混成集積回路装置に分け
て部品を搭載することをやめてコストの低減が図
れ、さらに混成集積回路装置ごとをそれぞれ外部
端子のパツケージのスルーホール間で接続してい
たのを無くすことができるため、インピーダンス
などの要因による電気的特性に対しても向上が図
れる。また、従来は、大きな発熱体を搭載した場
合はフアンなどによる強制空冷を行う必要があつ
たが、この考案の装置によれば、コストが安くフ
アンなどの取換えの必要のない自然空冷で充分冷
却が可能となり、信頼性の高い混成集積回路装置
とすることができる。
【図面の簡単な説明】
第1図および第2図はこの考案の混成集積回路
装置の第1の実施例を示し、第1図は断面図、第
2図は要部の分解斜視図、第3図は従来の混成集
積回路装置の一例を示す斜視図、第4図および第
5図は従来の混成集積回路装置の他の例を示し、
第4図は斜視図、第5図は断面図、第6図はこの
考案の第2の実施例を示す断面図である。 21……ケース、23……鍔部、24……混成
集積回路部、25……基板、28……導体部、2
9……半田、30……コーテイング材。

Claims (1)

    【実用新案登録請求の範囲】
  1. ケース内に混成集積回路部を収容し、そのケー
    ス内にコーテイング材を充填する混成集積回路装
    置において、ケースを熱伝導の大きな材質により
    作成するとともに、そのケースの側面内壁に、半
    田付け可能な鍔部を設け、一方、混成集積回路部
    の基板の端部平面部には導体を設け、この導体を
    設けた基板の端部を前記鍔部上に支持した状態
    で、前記導体を鍔部に半田付けしたことを特徴と
    する混成集積回路装置。
JP4156585U 1985-03-25 1985-03-25 Expired JPH0325411Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4156585U JPH0325411Y2 (ja) 1985-03-25 1985-03-25

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4156585U JPH0325411Y2 (ja) 1985-03-25 1985-03-25

Publications (2)

Publication Number Publication Date
JPS61158954U JPS61158954U (ja) 1986-10-02
JPH0325411Y2 true JPH0325411Y2 (ja) 1991-06-03

Family

ID=30551512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4156585U Expired JPH0325411Y2 (ja) 1985-03-25 1985-03-25

Country Status (1)

Country Link
JP (1) JPH0325411Y2 (ja)

Also Published As

Publication number Publication date
JPS61158954U (ja) 1986-10-02

Similar Documents

Publication Publication Date Title
KR100418148B1 (ko) 2개이상의케이싱부분으로형성되는제어장치
JP4159861B2 (ja) プリント回路基板の放熱構造の製造方法
EP0004148A1 (en) Electrical connector for use in mounting an electronic device on a substrate
KR19990062581A (ko) 전자회로조립을 위한 전자회로장치 및 방법
US4387413A (en) Semiconductor apparatus with integral heat sink tab
US6449158B1 (en) Method and apparatus for securing an electronic power device to a heat spreader
JP4106125B2 (ja) 制御装置
JP3169578B2 (ja) 電子部品用基板
JPH0325411Y2 (ja)
JP2001257306A (ja) 混成集積回路装置及びその製造方法
JPH11163564A (ja) 電子機器及び電子機器の製造方法
JPH05327249A (ja) 電子回路モジュール及びその製造方法
JPH0569887U (ja) コネクタおよびコネクタ一体型回路装置ならびにコネクタ一体型回路付き筐体
JPH10178243A (ja) 放熱板付きプリント回路基板およびその製造方法
JPH0263146A (ja) プリント板に装着する発熱部品の放熱構造
JP2828553B2 (ja) 半導体装置
JP3667130B2 (ja) 配線基板モジュール
JP3549230B2 (ja) 回路構成体とその製造方法
JPH1098127A (ja) 表面実装用半導体パッケージ
JPH06196838A (ja) 部品搭載済み基板
JP2572739Y2 (ja) 電力型面実装電子部品
JPS58210686A (ja) 電子回路装置
JPH10229001A (ja) 表面実装型固定抵抗器
JPH10125833A (ja) Bga型パッケージ実装基板及びbga型パッケージ実装方法
JPS6112683Y2 (ja)