JPH03252742A - マルチタスクｏｓのタスク間データ送受信方式 - Google Patents
マルチタスクｏｓのタスク間データ送受信方式Info
- Publication number
- JPH03252742A JPH03252742A JP5098290A JP5098290A JPH03252742A JP H03252742 A JPH03252742 A JP H03252742A JP 5098290 A JP5098290 A JP 5098290A JP 5098290 A JP5098290 A JP 5098290A JP H03252742 A JPH03252742 A JP H03252742A
- Authority
- JP
- Japan
- Prior art keywords
- memory block
- memory
- task
- queue
- blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 22
- 238000012544 monitoring process Methods 0.000 claims abstract description 21
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野Ｊ
本発明はメモリ上に一つの格納場所を指定しその中に、
番地の連続したメモリ領域であるメモリブロックを識別
するための識別子を格納し、さらにそのメモリブロック
内に別のメモリブロックを識別するための識別子を格納
する、ということを繰返し、最後のメモリブロック内に
はそのメモリブロックが最後であることを識別するため
の識別子を格納するという方法により複数のメモリブロ
ックを順序づけるというメモリブロック接続方式を用い
、タスクからの要求により要求タスクが指定したメモリ
ブロックを前記メモリブロック列に追加するメモリブロ
ック送信手段と、タスクからの要求により前記メモリブ
ロック列からメモリブロックを一つとりだし要求タスク
に伝えるメモリブロック受信手段により前記メモリブロ
ック列を待ち行列とみなして実現する、マルチタスクＯ
３のタスク間データ送受信方式に関する。
番地の連続したメモリ領域であるメモリブロックを識別
するための識別子を格納し、さらにそのメモリブロック
内に別のメモリブロックを識別するための識別子を格納
する、ということを繰返し、最後のメモリブロック内に
はそのメモリブロックが最後であることを識別するため
の識別子を格納するという方法により複数のメモリブロ
ックを順序づけるというメモリブロック接続方式を用い
、タスクからの要求により要求タスクが指定したメモリ
ブロックを前記メモリブロック列に追加するメモリブロ
ック送信手段と、タスクからの要求により前記メモリブ
ロック列からメモリブロックを一つとりだし要求タスク
に伝えるメモリブロック受信手段により前記メモリブロ
ック列を待ち行列とみなして実現する、マルチタスクＯ
３のタスク間データ送受信方式に関する。
［従来の技術］
第３図はこの種のマルチタスクＯ３のタスク間データ送
受信方式の従来例におけるメモリブロックの接続方式を
示す図である。
受信方式の従来例におけるメモリブロックの接続方式を
示す図である。
メモリ上に一つの格納場所Ｍ。を指定する。この格納場
所は、先頭のメモリブロックを示すためのもので通常「
ヘッド」と呼ばれる。このへ・ンドＭ、には、先頭のメ
モリブロックＭ、を識別するための識別子が格納される
。通常はこの識別子としてメモリブロックＭ１の先頭ア
ドレスが使われる事が多い、メモリブロックＭ、内には
、つぎのメモリブロックＭ２を識別する為の識別子が格
納される。この場合も識別子としては、メモリブロック
Ｍ２の先頭アドレスが格納される事が多い。この様なメ
モリブロック間の接続を繰返し、最後のメモリブロック
Ｍｎには、メモリブロックＭ、が最後であることを示す
識別子が格納される。この識別子は、使用するＣＰＵの
アーキテクチャ及び各メモリブロックの全メモリ空間内
での配置により異なるが、通常は、アドレス空間の先頭
番地か最終番地が用いられる。
所は、先頭のメモリブロックを示すためのもので通常「
ヘッド」と呼ばれる。このへ・ンドＭ、には、先頭のメ
モリブロックＭ、を識別するための識別子が格納される
。通常はこの識別子としてメモリブロックＭ１の先頭ア
ドレスが使われる事が多い、メモリブロックＭ、内には
、つぎのメモリブロックＭ２を識別する為の識別子が格
納される。この場合も識別子としては、メモリブロック
Ｍ２の先頭アドレスが格納される事が多い。この様なメ
モリブロック間の接続を繰返し、最後のメモリブロック
Ｍｎには、メモリブロックＭ、が最後であることを示す
識別子が格納される。この識別子は、使用するＣＰＵの
アーキテクチャ及び各メモリブロックの全メモリ空間内
での配置により異なるが、通常は、アドレス空間の先頭
番地か最終番地が用いられる。
第４図は第３図のメモリブロックの接続方式により待ち
行列をどのように実現するかを示す図である。
行列をどのように実現するかを示す図である。
待ち行列の実現には、メモリブロックの送信手段と受信
手段が必要であるが、メモリブロック送信手段では、新
たなメモリブロックを現在のメモリブロック列に追加す
る。ある時点でのメモリブロック列３１に対して、新た
なメモリブロックＭ、をメモリブロック列３１の末尾に
追加した場合が、メモリブロック列３２である。又、メ
モリブロック列３１に対して、メモリブロックＭＹをメ
モリブロック列３１の中間に追加した場合が、メモリブ
ロック列３３である。メモリブロックの受信機能では、
メモリブロック列からメモリブロックを取り出す０通常
はメモリブロック列の先頭から取り出されることが多い
、メモリブロック列３１の先頭からメモリブロックＭ、
を取り出した場合が、メモリブロック列３４である。
手段が必要であるが、メモリブロック送信手段では、新
たなメモリブロックを現在のメモリブロック列に追加す
る。ある時点でのメモリブロック列３１に対して、新た
なメモリブロックＭ、をメモリブロック列３１の末尾に
追加した場合が、メモリブロック列３２である。又、メ
モリブロック列３１に対して、メモリブロックＭＹをメ
モリブロック列３１の中間に追加した場合が、メモリブ
ロック列３３である。メモリブロックの受信機能では、
メモリブロック列からメモリブロックを取り出す０通常
はメモリブロック列の先頭から取り出されることが多い
、メモリブロック列３１の先頭からメモリブロックＭ、
を取り出した場合が、メモリブロック列３４である。
〔発明が解決しようとする課題］
上述した従来のマルチタスクＯＳのタスク間データ送受
信方式は、待ち行列上のメモリブロック数に制限がなく
、メモリブロックの受信平均速度より送信平均速度が速
い場合は、待ち行列上に無制限にメモリブロックが繋が
れることになり、メモリブロック用のメモリ空間を使い
つくしてしまう。通常この様なメモリは、メモリブール
として他の用途にも使用されるものであり、一つの待ち
行列の行列要素数の増大が他の処理の実行を阻害する欠
点がある。また、通常、メモリブロックの送信タスクに
とって待ち行列上の一定数以上のデータ送信処理は、事
実上無駄処理であることが多く、その時間を利用して他
の処理を行なわせた方が効率がいい。さらに、待ち行列
上のメモリブロック数の制御を、メモリブロックの送信
タスクと受信タスクの間で行なうことも可能ではあるが
、非同期に動作するタスク間でのこの様な制御は、非常
に繁雑になる欠点もある。
信方式は、待ち行列上のメモリブロック数に制限がなく
、メモリブロックの受信平均速度より送信平均速度が速
い場合は、待ち行列上に無制限にメモリブロックが繋が
れることになり、メモリブロック用のメモリ空間を使い
つくしてしまう。通常この様なメモリは、メモリブール
として他の用途にも使用されるものであり、一つの待ち
行列の行列要素数の増大が他の処理の実行を阻害する欠
点がある。また、通常、メモリブロックの送信タスクに
とって待ち行列上の一定数以上のデータ送信処理は、事
実上無駄処理であることが多く、その時間を利用して他
の処理を行なわせた方が効率がいい。さらに、待ち行列
上のメモリブロック数の制御を、メモリブロックの送信
タスクと受信タスクの間で行なうことも可能ではあるが
、非同期に動作するタスク間でのこの様な制御は、非常
に繁雑になる欠点もある。
本発明は上記欠点に鑑み、他の処理の実行を阻害するこ
となく、待ち行列上のメモリブロック数を一定数以下に
保つことのできるマルチタスクＯＳのタスク間データ送
受信方式を提供することを目的とする。
となく、待ち行列上のメモリブロック数を一定数以下に
保つことのできるマルチタスクＯＳのタスク間データ送
受信方式を提供することを目的とする。
〔課題を解決するための十段］
本発明のマルチタスクＯＳのタスク間データ送受信方式
は。
は。
メモリブロックの送信時に、待ち行列上のメモノブロッ
ク数が一定値をこえるかどうかを判定し、越える場合は
そのメモリブロック送信要求タスクをメモリブロック数
減少待ち状態にし、待ち状態になったタスクを記憶し、
さらに送信要求タスクを待ち状態にしたかどうかを出力
するメモリブロック数増加監視手段と、 メモリブロック受信時に、待ち行列上のメモリブロック
数が一定値未満になったかどうかを判定し、一定値未満
でかつ前記メモリブロック数減少待ち状態のタスクがあ
れば、そのタスクの待ち状態を解除し、待ち行列に追加
待ちになっていたメモリブロックを待ち行列上に追加す
るメモリブロック数減少監視手段とを有する。
ク数が一定値をこえるかどうかを判定し、越える場合は
そのメモリブロック送信要求タスクをメモリブロック数
減少待ち状態にし、待ち状態になったタスクを記憶し、
さらに送信要求タスクを待ち状態にしたかどうかを出力
するメモリブロック数増加監視手段と、 メモリブロック受信時に、待ち行列上のメモリブロック
数が一定値未満になったかどうかを判定し、一定値未満
でかつ前記メモリブロック数減少待ち状態のタスクがあ
れば、そのタスクの待ち状態を解除し、待ち行列に追加
待ちになっていたメモリブロックを待ち行列上に追加す
るメモリブロック数減少監視手段とを有する。
［作用］
メモリブロック数増加監視手段とメモリブロック数減少
監視手段とにより、待ち行列上のメモリブロック数を一
定数以下に制限し、一定数を超える場合は、待ち状態に
させ、空きができてから待ち状態を解除して待ち行列に
加える。
監視手段とにより、待ち行列上のメモリブロック数を一
定数以下に制限し、一定数を超える場合は、待ち状態に
させ、空きができてから待ち状態を解除して待ち行列に
加える。
［実施例］
次に１本発明の実施例について図面を参照して説明する
。
。
第１図、第２図は本発明のマルチタスクＯＳのタスク間
データ送受信方式の一実施例のそれぞれメモリブロック
数増加監視手段とメモリブロック数減少監視手段の動作
を示すフローチャートである。
データ送受信方式の一実施例のそれぞれメモリブロック
数増加監視手段とメモリブロック数減少監視手段の動作
を示すフローチャートである。
本実施例は従来のマルチタスクＯＳのタスク間データ送
受信方式にメモリブロック数増加監視手段とメモリブロ
ック数減少監視手段とを付加したものである。
受信方式にメモリブロック数増加監視手段とメモリブロ
ック数減少監視手段とを付加したものである。
メモリブロック数増加監視手段は、タスクよりメモリブ
ロック送信要求がくると、待ち行列上の現在のメモリブ
ロック数を検査し、その値があらかじめ指定されたメモ
リブロック数の上限値り以上か小さいかを判定する（ス
テップ１１）、上限値り以上である場合は、送信処理要
求タスクをメモリブロック数減少待ち状態にしくステッ
プ１２）、メモリブロック数減少待ちタスクとして記憶
しくステップ１３）、タスクを待ち状態にしたことを出
力する（ステップ１４）、ステップ１１で待ち行列の長
さが上限値しより小さいときは、タスクを待ち状態にし
なかったことを出力する（ステップ１５）、メモリブロ
ック数増加監視手段の出力から要求タスクを待ち状態に
したか判定しくステップ２１）、待ち状態にした場合は
送信を終了し、待ち状態にしていない場合はメモリブロ
ックを待ち行列に追加しくステップ２２）、送信を終了
する。
ロック送信要求がくると、待ち行列上の現在のメモリブ
ロック数を検査し、その値があらかじめ指定されたメモ
リブロック数の上限値り以上か小さいかを判定する（ス
テップ１１）、上限値り以上である場合は、送信処理要
求タスクをメモリブロック数減少待ち状態にしくステッ
プ１２）、メモリブロック数減少待ちタスクとして記憶
しくステップ１３）、タスクを待ち状態にしたことを出
力する（ステップ１４）、ステップ１１で待ち行列の長
さが上限値しより小さいときは、タスクを待ち状態にし
なかったことを出力する（ステップ１５）、メモリブロ
ック数増加監視手段の出力から要求タスクを待ち状態に
したか判定しくステップ２１）、待ち状態にした場合は
送信を終了し、待ち状態にしていない場合はメモリブロ
ックを待ち行列に追加しくステップ２２）、送信を終了
する。
メモリブロック数減少監視手段は、待ち行列から１メモ
リブロツクが取り出された旨の通知を受信要求タスクが
受信する（ステップ３１）と、メモリブロック数減少監
視手段は、まず、待ち行列上のメモリブロック数が上限
値り未満であり且つメモリブロック数減少待ちタスクが
あるかどうかを検査する（ステップ４１）、この検査で
、メモノブロック数が上限値り未満であり且つメモリブ
ロック数減少待ちタスクがあると判定された場合は、そ
の待ちタスクの待ち状態を解除しくステップ４２）、追
加待ちになっていたメモリブロックを待ち行列に追加し
くステップ４３）、そのタスクが要求していたメモリブ
ロックの送信要求を処理する。
リブロツクが取り出された旨の通知を受信要求タスクが
受信する（ステップ３１）と、メモリブロック数減少監
視手段は、まず、待ち行列上のメモリブロック数が上限
値り未満であり且つメモリブロック数減少待ちタスクが
あるかどうかを検査する（ステップ４１）、この検査で
、メモノブロック数が上限値り未満であり且つメモリブ
ロック数減少待ちタスクがあると判定された場合は、そ
の待ちタスクの待ち状態を解除しくステップ４２）、追
加待ちになっていたメモリブロックを待ち行列に追加し
くステップ４３）、そのタスクが要求していたメモリブ
ロックの送信要求を処理する。
［発明の効果１
以上説明したように本発明は、メモリブロック数増加監
視手段とメモリブロック数減少監視手段とが協働して、
待ち行列上のメモリブロック数を一定数以下に制限する
ことにより、タスクに負担をかけることなく待ち行列上
のメモリブロック数を一定数以下に保つことができ、メ
モリとＣＰＵの無駄な使用を抑えることができる効果が
ある。
視手段とメモリブロック数減少監視手段とが協働して、
待ち行列上のメモリブロック数を一定数以下に制限する
ことにより、タスクに負担をかけることなく待ち行列上
のメモリブロック数を一定数以下に保つことができ、メ
モリとＣＰＵの無駄な使用を抑えることができる効果が
ある。
第１図、第２図は本発明のマルチタスクＯ３のタスク間
データ送受信方式の一実施例のそれぞれメモリブロック
数増加監視手段とメモリブロック数減少監視手段の動作
を示すフローチャート、第３図は従来例のメモリブロッ
ク接続方式を示す図、第４図は第３図の接続方式により
待ち行列をどのように実現するかを示す図である。 １１．１２．〜，４３−・・・・・ステップ。
データ送受信方式の一実施例のそれぞれメモリブロック
数増加監視手段とメモリブロック数減少監視手段の動作
を示すフローチャート、第３図は従来例のメモリブロッ
ク接続方式を示す図、第４図は第３図の接続方式により
待ち行列をどのように実現するかを示す図である。 １１．１２．〜，４３−・・・・・ステップ。
Claims (1)
- 【特許請求の範囲】 １、メモリ上に一つの格納場所を指定し、その中に番地
の連続したメモリ領域であるメモリブロックを識別する
ための識別子を格納し、さらにそのメモリブロック内に
次のメモリブロックを識別するための識別子を格納する
、ということを繰返し、最後のメモリブロック内にはそ
のメモリブロックが最後であることを識別するための識
別子を格納するという方法により複数のメモリブロック
を順序づけるというメモリブロック接続方式を用い、タ
スクからの要求により要求タスクが指定したメモリブロ
ックを前記メモリブロック列に追加するメモリブロック
送信手段と、タスクからの要求により前記メモリブロッ
ク列からメモリブロックを一つとりだし要求タスクに伝
えるメモリブロック受信手段により前記メモリブロック
列を待ち行列とみなして実現する、マルチタスクＯＳの
タスク間データ送受信方式において、 メモリブロックの送信時に、待ち行列上のメモリブロッ
ク数が一定値をこえるかどうかを判定し、越える場合は
そのメモリブロック送信要求タスクをメモリブロック数
減少待ち状態にし、待ち状態になったタスクを記憶し、
さらに送信要求タスクを待ち状態にしたかどうかを出力
するメモリブロック数増加監視手段と、 メモリブロック受信時に、待ち行列上のメモリブロック
数が一定値未満になったかどうかを判定し、一定値未満
でかつ前記メモリブロック数減少待ち状態のタスクがあ
れば、そのタスクの待ち状態を解除し、待ち行列に追加
待ちになっていたメモリブロックを待ち行列上に追加す
るメモリブロック数減少監視手段とを有することを特徴
とする、マルチタスクＯＳのタスク間データ送受信方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5098290A JPH03252742A (ja) | 1990-03-01 | 1990-03-01 | マルチタスクｏｓのタスク間データ送受信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5098290A JPH03252742A (ja) | 1990-03-01 | 1990-03-01 | マルチタスクｏｓのタスク間データ送受信方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03252742A true JPH03252742A (ja) | 1991-11-12 |
Family
ID=12874009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5098290A Pending JPH03252742A (ja) | 1990-03-01 | 1990-03-01 | マルチタスクｏｓのタスク間データ送受信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03252742A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4492778B2 (ja) * | 2001-08-30 | 2010-06-30 | 豊和工業株式会社 | モニタリングシステムにおける通信システム |
-
1990
- 1990-03-01 JP JP5098290A patent/JPH03252742A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4492778B2 (ja) * | 2001-08-30 | 2010-06-30 | 豊和工業株式会社 | モニタリングシステムにおける通信システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11226820B2 (en) | Data transfer bus communication using single request to perform command and return data to destination indicated in context to allow thread context switch | |
| JPH0520263A (ja) | データ転送制御装置 | |
| US6567908B1 (en) | Method of and apparatus for processing information, and providing medium | |
| JPH03252742A (ja) | マルチタスクｏｓのタスク間データ送受信方式 | |
| JP2792866B2 (ja) | バッファプール事前拡張装置 | |
| JP3639317B2 (ja) | データ転送制御装置 | |
| JPS59188749A (ja) | デ−タ転送制御方式 | |
| JPS6120154A (ja) | メモリアクセス制御装置 | |
| JPH05173933A (ja) | ダイレクトメモリアクセス転送方式 | |
| JPH03248255A (ja) | データ転送方法およびシステム | |
| JP2595697B2 (ja) | メッセージ処理システム | |
| JPH07111711B2 (ja) | 処理終了割込制御システム | |
| JPS59146346A (ja) | プロセス間通信方式 | |
| JPH0520253A (ja) | データ処理装置 | |
| JPH0685154B2 (ja) | 中間バッファ制御方式 | |
| JP2624519B2 (ja) | 計算機システムにおける入出力装置の起動処理方法 | |
| JP2589006B2 (ja) | 情報処理装置 | |
| JPS61290548A (ja) | 記憶装置の領域管理方式 | |
| JPS6364151A (ja) | メツセ−ジ出力方式 | |
| JPH05244217A (ja) | 通信制御方式 | |
| JPH0311436A (ja) | 記憶アクセス制御装置 | |
| JPH02123453A (ja) | ネットワーク・システムのデータ転送方式 | |
| JPS63184840A (ja) | 多重ホストシステムのジヨブ多重度管理方式 | |
| JPS59111563A (ja) | マルチプロセツサの制御方式 | |
| JPS6151256A (ja) | 受信デ−タ転送制御方式 |