JPH03252236A - データ通信端末装置 - Google Patents
データ通信端末装置Info
- Publication number
- JPH03252236A JPH03252236A JP4997690A JP4997690A JPH03252236A JP H03252236 A JPH03252236 A JP H03252236A JP 4997690 A JP4997690 A JP 4997690A JP 4997690 A JP4997690 A JP 4997690A JP H03252236 A JPH03252236 A JP H03252236A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- communication terminal
- data
- synchronization pattern
- data communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 9
- 230000015654 memory Effects 0.000 claims description 27
- 238000000926 separation method Methods 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＩＳＤＮ基本インタフェースのデータ通信端
末装置に利用する。特に、６４ＫＢＰ３２本を１２８Ｋ
ＢＰＳ １本として使用できるデータ通信端末装置に
関する。
末装置に利用する。特に、６４ＫＢＰ３２本を１２８Ｋ
ＢＰＳ １本として使用できるデータ通信端末装置に
関する。
本発明は、チャネルタイプＢの２回線が遅延差のある経
路を経由して接続されたＩＳＤＮ基本インタフェースを
有するデータ通信端末装置において、 ２回線が遅延差を解消して同期をとることにより、 ２回線を１回線として取り扱うことができるようにした
ものである。
路を経由して接続されたＩＳＤＮ基本インタフェースを
有するデータ通信端末装置において、 ２回線が遅延差を解消して同期をとることにより、 ２回線を１回線として取り扱うことができるようにした
ものである。
現在、ＩＳＤＮネツトワークでの基本加入者に対する通
信サービスでは、６４ＫＢＰＳを１回線または２回線を
同時に使用できる。６４ＫＢＰ５１回線を音声用とし、
他の６４ＫＢＰ３１回線を画像情報の通信用とする利用
が可能である。
信サービスでは、６４ＫＢＰＳを１回線または２回線を
同時に使用できる。６４ＫＢＰ５１回線を音声用とし、
他の６４ＫＢＰ３１回線を画像情報の通信用とする利用
が可能である。
このような、ＩＳＤＮネツトワークでの通信サービスで
は、６４ＫＢＰＳのディジタル伝送路を２本使用して１
２８ＫＢＰＳの速度で送信側端末から受信側端末へディ
ジタルデータを送ろうとする場合に、６４ＫＢＰＳ２本
の間の電気通信回線の経路の差異により遅延差が生じて
１２８ＫＢＰ３ １回線の伝送路としては使用できない
。また、６４ＫＢＰ３２回線を３２ＫＢＰＳをＡＤＰＣ
Ｍによる音声用とし、９６ＫＢＰＳを画像用とする利用
もできない欠点があった。
は、６４ＫＢＰＳのディジタル伝送路を２本使用して１
２８ＫＢＰＳの速度で送信側端末から受信側端末へディ
ジタルデータを送ろうとする場合に、６４ＫＢＰＳ２本
の間の電気通信回線の経路の差異により遅延差が生じて
１２８ＫＢＰ３ １回線の伝送路としては使用できない
。また、６４ＫＢＰ３２回線を３２ＫＢＰＳをＡＤＰＣ
Ｍによる音声用とし、９６ＫＢＰＳを画像用とする利用
もできない欠点があった。
本発明は、このような欠点を除去するもので、遅延差の
ある経路を経由した２本の回線を同時に利用できる手段
を有するデータ通信端末装置を提供することを目的とす
る。
ある経路を経由した２本の回線を同時に利用できる手段
を有するデータ通信端末装置を提供することを目的とす
る。
本発明は、チャネルタイプＢの第一チャネルおよび第二
チャネルを介して情報の送受を行うＩＳＤＮ基本インタ
フェースを有するデータ通信端末装置において、受信側
の出力部は、第一チャネルを経由するデータを一時格納
する第一ノくラフアメモリと、第二チャネルを経由する
データを一時格納する第二バッファメモリと、上記第一
バッファメモリおよび上記第二バッファメモリの読み出
しを開始するまでの時間を個別に変更する第一調整手段
とを備えたことを特徴とする。
チャネルを介して情報の送受を行うＩＳＤＮ基本インタ
フェースを有するデータ通信端末装置において、受信側
の出力部は、第一チャネルを経由するデータを一時格納
する第一ノくラフアメモリと、第二チャネルを経由する
データを一時格納する第二バッファメモリと、上記第一
バッファメモリおよび上記第二バッファメモリの読み出
しを開始するまでの時間を個別に変更する第一調整手段
とを備えたことを特徴とする。
また、送信側の入力部は、同期用パターンを発生するパ
ターン発生回路と、この同期用パターンと入力データと
を切り替える切替回路とを備え、受信側の出力部は、同
期用パターンを分離するノくターン分離回路と、第一チ
ャネルおよび第一チャネルの各々から分離した同期用パ
ターンの一致を検出する比較回路と、この比較回路の検
出結果が不一致を示すときに上記第一バッファメモリお
よび上記第二バッファメモリのいずれか一方のバッファ
メモリの読み出しを開始するまでの時間を変更する第二
調整手段とを備えることが望ましい。
ターン発生回路と、この同期用パターンと入力データと
を切り替える切替回路とを備え、受信側の出力部は、同
期用パターンを分離するノくターン分離回路と、第一チ
ャネルおよび第一チャネルの各々から分離した同期用パ
ターンの一致を検出する比較回路と、この比較回路の検
出結果が不一致を示すときに上記第一バッファメモリお
よび上記第二バッファメモリのいずれか一方のバッファ
メモリの読み出しを開始するまでの時間を変更する第二
調整手段とを備えることが望ましい。
さらに、受信側の出力部は、第一チャネルと第二チャネ
ルとの間の遅延差が補正されて同期状態にあることを示
す信号をこの受信側の入力部の同期用パターンに多重し
て相手側端末に通知する通知手段と、送信側のデータ通
信端末装置での遅延差補正が完了して同期状態にあるこ
とを検出し、同期用パターンから入力データに切り替え
る指令を上記切替回路に与える切替指令手段とを備える
ことが望ましい。
ルとの間の遅延差が補正されて同期状態にあることを示
す信号をこの受信側の入力部の同期用パターンに多重し
て相手側端末に通知する通知手段と、送信側のデータ通
信端末装置での遅延差補正が完了して同期状態にあるこ
とを検出し、同期用パターンから入力データに切り替え
る指令を上記切替回路に与える切替指令手段とを備える
ことが望ましい。
第一チャネルおよび第二チャネルを経由して到来する同
期パターンデータを二つのバッファメモリに一時記憶す
る。この同期パターンの位相差に相当の差を有する続出
タイミングをバッファメモリに対して設定する。この設
定の終了を相手装置に通知すると、この相手装置から第
一チャネルおよび第二チャネルを経由してデータが送出
される。
期パターンデータを二つのバッファメモリに一時記憶す
る。この同期パターンの位相差に相当の差を有する続出
タイミングをバッファメモリに対して設定する。この設
定の終了を相手装置に通知すると、この相手装置から第
一チャネルおよび第二チャネルを経由してデータが送出
される。
これにより、二つのバアメモリから読み出されたデータ
はチャネルの遅延差が吸収された同期状態になる。
はチャネルの遅延差が吸収された同期状態になる。
〔実施例〕
以下、本発明の一実施例について図面を参照して説明す
る。図はこの実施例のブロック構成図である。
る。図はこの実施例のブロック構成図である。
この実施例は、図に示すように、チャネルタイプＢの第
一チャネルであるＢ１チャネルおよび第二チャネルであ
るＢ２チャネルを介して情報の送受を行うＩＳＤＮ基本
インタフェースである制御８１２および２２を有し、受
信側の出力部１０ （出力部２０でもよいが、説明の都
合で出力部１０とする）は、第一チャネルを経由するデ
ータを一時格納する第一バッファメモリであるバッファ
メモリ１００１と、第二チャネルを経由するデータを一
時格納する第二バッファメモリであるバッファメモリ１
００２と、上記第一バッファメモリおよび上記第二バッ
ファメモリの読み出しを開始するまでの時間を個別に変
更する第一調整手段とを備え、また、送信側の入力部２
１（入力部１１でもよいが、説明の都合で入力部２１と
する）は、同期用パターンを発生するパターン発生回路
である同期用パターン発生回路２０１５と、この同期用
パターンと入力データとを切り替える切替回路２０１２
．２０１３とを備え、受信側の出力部１０は、同期用パ
ターンを分離する分離回路１ｏ０３．１００４と、第一
チャネルおよび第一チャネルの各々から分離した同期用
パターンの一致を検出する比較回路１００５と、この比
較回路１００５の検出結果が不一致を示すときに上記第
一バッファメモリおよび上記第二バッファメモリのいず
れか一方のバッファメモリの読み出しを開始するまでの
時間を変更する第二調整手段とを備え、さらに、受信側
の出力部１０は、第一チャネルと第二チャネルとの間の
遅延差が補正されて同期状態にあることを示す信号をこ
の受信側の入力部１１（入力部２１でもよいが、説明の
都合で入力部１１とする）の同期用パターンに多重して
送信側の出力部２０（出力部１０でもよいが、説明の都
合で出力部２０とする）に通知する通知手段と、送信側
のデータ通信端末装置での遅延差補正が完了して同期状
態にあることを検出し、同期用パターンから入力データ
に切り替える指令を切替回路１０１２．１０１３に与え
る切替指令手段とを備える。
一チャネルであるＢ１チャネルおよび第二チャネルであ
るＢ２チャネルを介して情報の送受を行うＩＳＤＮ基本
インタフェースである制御８１２および２２を有し、受
信側の出力部１０ （出力部２０でもよいが、説明の都
合で出力部１０とする）は、第一チャネルを経由するデ
ータを一時格納する第一バッファメモリであるバッファ
メモリ１００１と、第二チャネルを経由するデータを一
時格納する第二バッファメモリであるバッファメモリ１
００２と、上記第一バッファメモリおよび上記第二バッ
ファメモリの読み出しを開始するまでの時間を個別に変
更する第一調整手段とを備え、また、送信側の入力部２
１（入力部１１でもよいが、説明の都合で入力部２１と
する）は、同期用パターンを発生するパターン発生回路
である同期用パターン発生回路２０１５と、この同期用
パターンと入力データとを切り替える切替回路２０１２
．２０１３とを備え、受信側の出力部１０は、同期用パ
ターンを分離する分離回路１ｏ０３．１００４と、第一
チャネルおよび第一チャネルの各々から分離した同期用
パターンの一致を検出する比較回路１００５と、この比
較回路１００５の検出結果が不一致を示すときに上記第
一バッファメモリおよび上記第二バッファメモリのいず
れか一方のバッファメモリの読み出しを開始するまでの
時間を変更する第二調整手段とを備え、さらに、受信側
の出力部１０は、第一チャネルと第二チャネルとの間の
遅延差が補正されて同期状態にあることを示す信号をこ
の受信側の入力部１１（入力部２１でもよいが、説明の
都合で入力部１１とする）の同期用パターンに多重して
送信側の出力部２０（出力部１０でもよいが、説明の都
合で出力部２０とする）に通知する通知手段と、送信側
のデータ通信端末装置での遅延差補正が完了して同期状
態にあることを検出し、同期用パターンから入力データ
に切り替える指令を切替回路１０１２．１０１３に与え
る切替指令手段とを備える。
次に、ｒｓＤＮネットワークでの発側データ通信端末と
着側データ通信端末との接続がＤチャネル信号によって
行われ、両端末が８１チヤネル（６４にＢＰＳ）と８２
チヤネル（６４ＫＢＰＳ）とによってエンド対エンド（
Ｅｎｄ−ｔｏ−ｅｎｄ）で接続された状態になった時点
以降の動作を説明する。
着側データ通信端末との接続がＤチャネル信号によって
行われ、両端末が８１チヤネル（６４にＢＰＳ）と８２
チヤネル（６４ＫＢＰＳ）とによってエンド対エンド（
Ｅｎｄ−ｔｏ−ｅｎｄ）で接続された状態になった時点
以降の動作を説明する。
Ｂ１チャネルと８２チヤネルとがＩＳＤＮネツトワーク
で接続された状態では、Ｂ１チャネルと８２チヤネルと
の間の電気通信回線の経路差などにより必ずしも順序性
が保存されてなく、一方のデータ通信端末の入力部１１
の１２８ＫＢＰＳの入力データが他方のデータ通信端末
の出力部２０の１２８ＫＢＰＳに正しく出力されない。
で接続された状態では、Ｂ１チャネルと８２チヤネルと
の間の電気通信回線の経路差などにより必ずしも順序性
が保存されてなく、一方のデータ通信端末の入力部１１
の１２８ＫＢＰＳの入力データが他方のデータ通信端末
の出力部２０の１２８ＫＢＰＳに正しく出力されない。
また、入力Ｒ２１の１２８ＫＢＰＳの入力データについ
ても出力部１０に正しく出力されない。データ通信端末
の出力部１０（２０）では、接続された直後では状態保
持回路１００９ （２００９）は非同期の状態に初期設
定される。非同期の状態では状態保持回路１００９ （
２００９）の出力は切替回路１０１２．１０１３（２０
１２，２０１３）を多重回路１０１４（２０１４＞側に
設定しており、入力部１１（２１）からＩＳＤＮネツト
ワークに出力されるデータＳＢＩ、ＳＢ２は多重回路１
０１４（２０１４＞の出力データになる。多重回路１０
１４（２０１４）の入力端には同期用パターン発生回路
１０１５ （２０１５）と比較回路１００５ （２００
５）のＡ＝Ｂ出力とが接続されており、多重化されて切
替回路１０１３ （２０１３）に入力される。
ても出力部１０に正しく出力されない。データ通信端末
の出力部１０（２０）では、接続された直後では状態保
持回路１００９ （２００９）は非同期の状態に初期設
定される。非同期の状態では状態保持回路１００９ （
２００９）の出力は切替回路１０１２．１０１３（２０
１２，２０１３）を多重回路１０１４（２０１４＞側に
設定しており、入力部１１（２１）からＩＳＤＮネツト
ワークに出力されるデータＳＢＩ、ＳＢ２は多重回路１
０１４（２０１４＞の出力データになる。多重回路１０
１４（２０１４）の入力端には同期用パターン発生回路
１０１５ （２０１５）と比較回路１００５ （２００
５）のＡ＝Ｂ出力とが接続されており、多重化されて切
替回路１０１３ （２０１３）に入力される。
同期用パターン発生回路１０１５ （２０１５）からは
順次増加していく数値が発生されているとする。（また
は、ランダム数値が発生されているとする〉そしてこの
数値はＢ１チャネルと８２チヤネルとに同時に同じ値が
設定されてｒｓＤＮネットワークに出力される。しかし
、この数値がＩＳＤＮネツトワークを介して端末の出力
部に到達したときは、Ｂ１チャネルとＢ２チャネルとの
遅延差によりＢ１チャネル上と８２チヤネル上とにある
同期用パターンの数値は異なっているものとする。この
データ通信端末の出力部２０ （１０）に到達したＢ１
チャネルと３２チヤネルとのデータはバッファメモリ２
００１．２００２（１００１，１００２） に順次書込
まれる。バッファメモリ２００１．２００２（１００１
，１００２）からの読み出しは周期パルス発生回路２０
１１ （１０１１）から出力される周期パルス信号に同
期して行われ、書込まれた順に読み出しが行われる。バ
ッファメモリ２０旧、２００２（１００１，１００２）
の出力は多重分離回路２０１０ （１０１０）に入力さ
れるのと並行して分離回路２００３．２００４ （１０
０３，１００４）に入力され、同期用パターンと相手側
端末の同期状態値に分離される。同期用パターンは比較
回路２００５ （１００５）に入力され、比較回路２０
０５ （１００５）はＢ１チャネル上の同期パターン値
とＢ２チャネル上の同期パターン値とを比較し、その結
果をＡ＞ＢＳＡ＜ＢまたはＡ＝Ｂに出力する。
順次増加していく数値が発生されているとする。（また
は、ランダム数値が発生されているとする〉そしてこの
数値はＢ１チャネルと８２チヤネルとに同時に同じ値が
設定されてｒｓＤＮネットワークに出力される。しかし
、この数値がＩＳＤＮネツトワークを介して端末の出力
部に到達したときは、Ｂ１チャネルとＢ２チャネルとの
遅延差によりＢ１チャネル上と８２チヤネル上とにある
同期用パターンの数値は異なっているものとする。この
データ通信端末の出力部２０ （１０）に到達したＢ１
チャネルと３２チヤネルとのデータはバッファメモリ２
００１．２００２（１００１，１００２） に順次書込
まれる。バッファメモリ２００１．２００２（１００１
，１００２）からの読み出しは周期パルス発生回路２０
１１ （１０１１）から出力される周期パルス信号に同
期して行われ、書込まれた順に読み出しが行われる。バ
ッファメモリ２０旧、２００２（１００１，１００２）
の出力は多重分離回路２０１０ （１０１０）に入力さ
れるのと並行して分離回路２００３．２００４ （１０
０３，１００４）に入力され、同期用パターンと相手側
端末の同期状態値に分離される。同期用パターンは比較
回路２００５ （１００５）に入力され、比較回路２０
０５ （１００５）はＢ１チャネル上の同期パターン値
とＢ２チャネル上の同期パターン値とを比較し、その結
果をＡ＞ＢＳＡ＜ＢまたはＡ＝Ｂに出力する。
前述したように８１チヤネルと３２チヤネルとの遅延差
によりＢ１チャネル上の同期パターンと３２チヤネル上
の同期パターンとの値が異なる場合には、Ａ＜Ｂの場合
はパルス発生回路２００６ （１００６）からパルスが
１個出力され、バッファメモＩＪ２００１（１００１）
の読み出しパルスを１回多くすることによりバッファメ
モＩＪ ２００２ （１００２）に比べ書込んでから読
み出すまでの時間を１回分早くする。一方、Ａ〉Ｂの場
合はパルス発生回路２００６ （１００６）からパルス
が１個出力され、バッファメモ！Ｊ ２００２ （１０
０２）の読み出しパルスを１回多くすることによりバッ
ファメモＩＪ ２００１（１００１）に比べ書込んでか
ら読み出すまでの時間を１回分早くする。このような動
作をＡ＝Ｂになるまでくり返して行う。これはバッファ
メモリ１００Ｎ２００１．）とバッファメモリ１００２
（２００２）の内部で書込みから読み出しの差により
遅延差をもたせ、ＩＳＤＮネツトワークでのＢ１チャネ
ルと８２チヤネルとの遅延差を補償し、全体としてＢ１
チャネルと３２チヤネルの間で遅延差が零になるように
動作する。自端末のＡ＝Ｂの情報は多重回路２０１４
（１０１４）で同期パターンと多重され、Ｂ１チャネ
ルおよびＢ２チャネル上に送出されて相手端末に受信さ
れ、分離回路１００３．１００４ （２００３，２００
４）で分離され、自端末のＡ＝Ｂと論理積をとって信号
遅延回路１００８ （２００８）に入力される。信号遅
延回路１００８ （２００８）では自端末のＡ＝Ｂおよ
び相手端末のＡ＝Ｂの状態が一定時間以上継続すること
を確認した後に、状態保持回路１００９ （２００９）
を起動して同期の状態に設定する。同期の状態では、状
態保持回路１００９ （２００９）の出力は切替回路１
０１２．１０１３（２０１２，２０１３）を多重回路１
０１４ （２０１４）側から多重分離回路１０１６ （
２０１６＞側へ切替設定される。この後に、データ通信
端末の入力部１１の１２８ＫＢＰＳ入カデータは正しく
相手端末の出力部２０の１２８ＫＢＰＳとして出力され
る。同様に、データ通信端末の入力部２１の１２８ＫＢ
ＰＳ入力データは正しく相手端末の出力部１０の１２８
ＫＢＰＳとして出力される。
によりＢ１チャネル上の同期パターンと３２チヤネル上
の同期パターンとの値が異なる場合には、Ａ＜Ｂの場合
はパルス発生回路２００６ （１００６）からパルスが
１個出力され、バッファメモＩＪ２００１（１００１）
の読み出しパルスを１回多くすることによりバッファメ
モＩＪ ２００２ （１００２）に比べ書込んでから読
み出すまでの時間を１回分早くする。一方、Ａ〉Ｂの場
合はパルス発生回路２００６ （１００６）からパルス
が１個出力され、バッファメモ！Ｊ ２００２ （１０
０２）の読み出しパルスを１回多くすることによりバッ
ファメモＩＪ ２００１（１００１）に比べ書込んでか
ら読み出すまでの時間を１回分早くする。このような動
作をＡ＝Ｂになるまでくり返して行う。これはバッファ
メモリ１００Ｎ２００１．）とバッファメモリ１００２
（２００２）の内部で書込みから読み出しの差により
遅延差をもたせ、ＩＳＤＮネツトワークでのＢ１チャネ
ルと８２チヤネルとの遅延差を補償し、全体としてＢ１
チャネルと３２チヤネルの間で遅延差が零になるように
動作する。自端末のＡ＝Ｂの情報は多重回路２０１４
（１０１４）で同期パターンと多重され、Ｂ１チャネ
ルおよびＢ２チャネル上に送出されて相手端末に受信さ
れ、分離回路１００３．１００４ （２００３，２００
４）で分離され、自端末のＡ＝Ｂと論理積をとって信号
遅延回路１００８ （２００８）に入力される。信号遅
延回路１００８ （２００８）では自端末のＡ＝Ｂおよ
び相手端末のＡ＝Ｂの状態が一定時間以上継続すること
を確認した後に、状態保持回路１００９ （２００９）
を起動して同期の状態に設定する。同期の状態では、状
態保持回路１００９ （２００９）の出力は切替回路１
０１２．１０１３（２０１２，２０１３）を多重回路１
０１４ （２０１４）側から多重分離回路１０１６ （
２０１６＞側へ切替設定される。この後に、データ通信
端末の入力部１１の１２８ＫＢＰＳ入カデータは正しく
相手端末の出力部２０の１２８ＫＢＰＳとして出力され
る。同様に、データ通信端末の入力部２１の１２８ＫＢ
ＰＳ入力データは正しく相手端末の出力部１０の１２８
ＫＢＰＳとして出力される。
この実施例では、入力部ｌＮ２１）にある多重分離回路
１０１６（２０１６）は１２８ＫＢＰＳの入力データを
６４ＫＢＰＳ２本に分離するが１２８ＫＢＰＳの入力デ
ータは例えば３２ＫＢＰＳを９６ＫＢＰＳのデータ入力
としても本発明を実施することができる。また、出力部
１０ （２０）にある多重分離回路１０１０ （２０１
０）は６４ＫＢＰ３２本の入力データを１２８ＫＢＰＳ
に多重して出力し、出力された１２８ＫＢＰＳの出力デ
ータは例えば３２ＫＢＰＳと９６ＫＢＰＳに分離しても
本発明を実施することができる。
１０１６（２０１６）は１２８ＫＢＰＳの入力データを
６４ＫＢＰＳ２本に分離するが１２８ＫＢＰＳの入力デ
ータは例えば３２ＫＢＰＳを９６ＫＢＰＳのデータ入力
としても本発明を実施することができる。また、出力部
１０ （２０）にある多重分離回路１０１０ （２０１
０）は６４ＫＢＰ３２本の入力データを１２８ＫＢＰＳ
に多重して出力し、出力された１２８ＫＢＰＳの出力デ
ータは例えば３２ＫＢＰＳと９６ＫＢＰＳに分離しても
本発明を実施することができる。
本発明は、以上説明したように、６４ＫＢＰＳの回線２
本間の同期をとることにより、ＩＳＤＮネツトワークの
６４ＫＢＰＳの回線２本を１２８ＫＢＰＳの回線１本と
して使用でき、また３２ＫＢＰＳと９６ＫＢＰＳなどの
ような使い方もできる効果がある。
本間の同期をとることにより、ＩＳＤＮネツトワークの
６４ＫＢＰＳの回線２本を１２８ＫＢＰＳの回線１本と
して使用でき、また３２ＫＢＰＳと９６ＫＢＰＳなどの
ような使い方もできる効果がある。
図は本発明実施例の構成を示すブロック構成図。
１Ｏ１２０・・・出力部、１１．２１・・・入力部、１
２．２２・・・制御部、１００１．１００２．２００１
．２００２・・・バッファメモリ、１００３．１００４
．２００３．２００４・・・分離回路、１００５．２０
０５・・・比較回路、１００６．１００７．２００６．
２００７・・・パルス発生回路、１００８．２００８・
・・信号遅延回路、１００９．２００９・・・状態保持
回路、１０１０．１０１６．２０１０．２０１６・・・
多重分離回路、１０１１．２０１１・・・周期パルス発
生回路、１０１２．１０１３．２０１２．２０１３・・
・切替回路、１０１４．２０１４・・・多重回路、１０
１５．２０１５・・・同期用パターン発生回路、ＯＲ・
・・論理和回路、ＡＮＤ・・・論理積回路。
２．２２・・・制御部、１００１．１００２．２００１
．２００２・・・バッファメモリ、１００３．１００４
．２００３．２００４・・・分離回路、１００５．２０
０５・・・比較回路、１００６．１００７．２００６．
２００７・・・パルス発生回路、１００８．２００８・
・・信号遅延回路、１００９．２００９・・・状態保持
回路、１０１０．１０１６．２０１０．２０１６・・・
多重分離回路、１０１１．２０１１・・・周期パルス発
生回路、１０１２．１０１３．２０１２．２０１３・・
・切替回路、１０１４．２０１４・・・多重回路、１０
１５．２０１５・・・同期用パターン発生回路、ＯＲ・
・・論理和回路、ＡＮＤ・・・論理積回路。
Claims (1)
- 【特許請求の範囲】 １、チャネルタイプＢの第一チャネルおよび第二チャネ
ルを介して情報の送受を行うＩＳＤＮ基本インタフェー
スを有するデータ通信端末装置において、 受信側の出力部は、第一チャネルを経由するデータを一
時格納する第一バッファメモリと、第二チャネルを経由
するデータを一時格納する第二バッファメモリと、上記
第一バッファメモリおよび上記第二バッファメモリの読
み出しを開始するまでの時間を個別に変更する第一調整
手段とを備えたことを特徴とするデータ通信端末装置。 ２、送信側の入力部は、同期用パターンを発生するパタ
ーン発生回路と、この同期用パターンと入力データとを
切り替える切替回路とを備え、受信側の出力部は、同期
用パターンを分離するパターン分離回路と、第一チャネ
ルおよび第一チャネルの各々から分離した同期用パター
ンの一致を検出する比較回路と、この比較回路の検出結
果が不一致を示すときに上記第一バッファメモリおよび
上記第二バッファメモリのいずれか一方のバッファメモ
リの読み出しを開始するまでの時間を変更する第二調整
手段とを備えた請求項１に記載のデータ通信端末装置。 ３、受信側の出力部は、第一チャネルと第二チャネルと
の間の遅延差が補正されて同期状態にあることを示す信
号をこの受信側の入力部の同期用パターンに多重して相
手側端末に通知する通知手段と、送信側のデータ通信端
末装置での遅延差補正が完了して同期状態にあることを
検出し、同期用パターンから入力データに切り替える指
令を上記切替回路に与える切替指令手段とを備えた請求
項２に記載のデータ通信端末装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4997690A JPH03252236A (ja) | 1990-02-28 | 1990-02-28 | データ通信端末装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4997690A JPH03252236A (ja) | 1990-02-28 | 1990-02-28 | データ通信端末装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03252236A true JPH03252236A (ja) | 1991-11-11 |
Family
ID=12846048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4997690A Pending JPH03252236A (ja) | 1990-02-28 | 1990-02-28 | データ通信端末装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03252236A (ja) |
-
1990
- 1990-02-28 JP JP4997690A patent/JPH03252236A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3514823B2 (ja) | テレコミュニケーションネットワーク、そのメインステーション及びサブステーション | |
| JPS61501543A (ja) | 広帯域ディジタル伝送方法および装置 | |
| JPS62189895A (ja) | 狭帯域チヤネルを持つ通信網を通じて広帯域通信施設を確立するための方法と装置 | |
| US5621722A (en) | Method and circuit arrangement for disturbance-free redirection of a message cell stream onto an alternate route | |
| US5654815A (en) | Synchronization method as well as synchronizing units, terminal and exchange therefor | |
| US6625176B1 (en) | Method and apparatus for adjustment of time delays in synchronous clocked bus systems | |
| CN1210641A (zh) | 虚拟时间环路 | |
| JP3131863B2 (ja) | データ速度変換装置 | |
| JPH03252236A (ja) | データ通信端末装置 | |
| JPH01132243A (ja) | Ｉｓｄｎループネツトワークシステム | |
| JP3158758B2 (ja) | 端末アダプタ装置とデータ伝送方法 | |
| US5579313A (en) | Method of multiplexing speech signal and control signal in ISDN B-channels for an exchange system | |
| KR0176632B1 (ko) | 기준동기를 이용한 동기통합형 화상회의 제어장치 | |
| JPH0662398A (ja) | 画像通信端末装置 | |
| JPH04207733A (ja) | 固定長パケット多重化装置 | |
| JP2871904B2 (ja) | オクテット多重化装置 | |
| JPH02266631A (ja) | Ｉｓｄｎベーシックアクセス端末 | |
| JP2630117B2 (ja) | Ｉｓｄｎインタフェース回路 | |
| JP3330675B2 (ja) | 通信装置及び音声・画像通信装置 | |
| JP2540186B2 (ja) | Ｉｓｄｎインタ―フェ―スの回線試験装置 | |
| JP3248461B2 (ja) | 多回線バルク伝送方式および装置 | |
| JP2713297B2 (ja) | Ｉｓｄｎネットワークシステム | |
| JPS6376534A (ja) | デイジタル音声の通話保持方式 | |
| JPH01195738A (ja) | 画像情報伝送方式 | |
| JPH06125343A (ja) | バルク転送装置 |