JPH03251890A - 非線形フィードバック・シフトレジスタ装置 - Google Patents
非線形フィードバック・シフトレジスタ装置Info
- Publication number
- JPH03251890A JPH03251890A JP2047297A JP4729790A JPH03251890A JP H03251890 A JPH03251890 A JP H03251890A JP 2047297 A JP2047297 A JP 2047297A JP 4729790 A JP4729790 A JP 4729790A JP H03251890 A JPH03251890 A JP H03251890A
- Authority
- JP
- Japan
- Prior art keywords
- nonlinear
- processing circuit
- shift register
- feedback shift
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、例えば暗号通信等において、擬似ランダム
信号の生成に用いられる非線形フィードバック・シフト
レジスタ装置に関する。
信号の生成に用いられる非線形フィードバック・シフト
レジスタ装置に関する。
（従来の技術）
従来の非線形フィードバック・シフトレジスタ装置は、
基本的に第４図に示すように構成される。第４図におい
て、１１〜１ｎは１ビツト遅延回路で、これらは直列に
接続されてｎ段のシフトレジスタを構成する。各段の遅
延回路出力はそれぞれ乗算器２１〜２ｎによってそれぞ
れ係数ｈ１〜ｈｎがかけられ、加算器３によって加算さ
れて入力端にフィードバックされる。このような線形フ
ィードバック・シフトレジスタにおける各段の遅延回路
出力は乗算器４１〜４ｎによってそれぞれ係数８１〜Ｓ
ｎがかけられて非線形処理回路５に入力され、特定の演
算Ｆを施されて出力される。
基本的に第４図に示すように構成される。第４図におい
て、１１〜１ｎは１ビツト遅延回路で、これらは直列に
接続されてｎ段のシフトレジスタを構成する。各段の遅
延回路出力はそれぞれ乗算器２１〜２ｎによってそれぞ
れ係数ｈ１〜ｈｎがかけられ、加算器３によって加算さ
れて入力端にフィードバックされる。このような線形フ
ィードバック・シフトレジスタにおける各段の遅延回路
出力は乗算器４１〜４ｎによってそれぞれ係数８１〜Ｓ
ｎがかけられて非線形処理回路５に入力され、特定の演
算Ｆを施されて出力される。
尚、ｈ１〜ｈｎはＭ系列を構成するように０または１の
値をとる係数であり、８１〜Ｓｎは非線形処理回路５へ
の人力構成を決める０または１の値をとる固定の係数で
ある。すなわち、係数ｈ１〜ｈｎ、Ｓｌ〜Ｓｎはスイッ
チ機能を果たし、０のとき遮断、１のとき接続を意味す
る。
値をとる係数であり、８１〜Ｓｎは非線形処理回路５へ
の人力構成を決める０または１の値をとる固定の係数で
ある。すなわち、係数ｈ１〜ｈｎ、Ｓｌ〜Ｓｎはスイッ
チ機能を果たし、０のとき遮断、１のとき接続を意味す
る。
第５図に非線形フィードバック・シフトレジスタ装置の
簡単な構成を示して説明する。第５図において、線形フ
ィードバック・シフトレジスタの係数ｈ１〜ｈｎは任意
の値（Ｏまたは１）を出り、Ｍ系列を構成する。係数８
１〜Ｓｎは ５ｋ−８Ω−１、Ｓ ｉ−Ｑ （ｉ ＃に、Ω）とし、
非線形処理回路５にはＡＮＤ回路を用い（すなわちＦ−
ＡＮＤ） 、ここで乗算を行うものとする。この装置で
は、ｎ段の線形フィードバック・シフトレジスタのに段
と９段の出力を取り出してＡＮＤ演算を施した結果が出
力となる。
簡単な構成を示して説明する。第５図において、線形フ
ィードバック・シフトレジスタの係数ｈ１〜ｈｎは任意
の値（Ｏまたは１）を出り、Ｍ系列を構成する。係数８
１〜Ｓｎは ５ｋ−８Ω−１、Ｓ ｉ−Ｑ （ｉ ＃に、Ω）とし、
非線形処理回路５にはＡＮＤ回路を用い（すなわちＦ−
ＡＮＤ） 、ここで乗算を行うものとする。この装置で
は、ｎ段の線形フィードバック・シフトレジスタのに段
と９段の出力を取り出してＡＮＤ演算を施した結果が出
力となる。
ところで、上記のような従来の非線形フィードバック・
シフトレジスタ装置では、上述したように非線形処理回
路の処理Ｆ及び当該処理回路への入力をそれぞれ一意的
に決めて固定している。このため、このような装置を暗
号通信に用いると、非線形演算が常に同じになるため、
安全上問題がある。
シフトレジスタ装置では、上述したように非線形処理回
路の処理Ｆ及び当該処理回路への入力をそれぞれ一意的
に決めて固定している。このため、このような装置を暗
号通信に用いると、非線形演算が常に同じになるため、
安全上問題がある。
（発明が解決しようとする課題）
以上のべたように従来の非線形フィードバック・シフト
レジスタでは、非線形処理及び当該処理回路への入力を
それぞれ一意的に決めて固定しているため、暗号通信に
用いると、非線形演算が常に同じになって安全性に欠け
る。
レジスタでは、非線形処理及び当該処理回路への入力を
それぞれ一意的に決めて固定しているため、暗号通信に
用いると、非線形演算が常に同じになって安全性に欠け
る。
この発明は上記の課題を解決するためになされたもので
、非線形演算を任意に変化させることができ、暗号通信
に用いて安全性の高い性能を得ることのできる非線形フ
ィードバック・シフトレジスタ装置を提供することを目
的とする。
、非線形演算を任意に変化させることができ、暗号通信
に用いて安全性の高い性能を得ることのできる非線形フ
ィードバック・シフトレジスタ装置を提供することを目
的とする。
［発明の構成コ
（課題を解決するための手段）
上記目的を達成するためにこの発明に係る非線形フィー
ドバック・シフトレジスタ装置は、擬似ランダム信号を
生成する複数段の線形フィードバック・シフトレジスタ
と、このレジスタの任意の段の出力を入力して非線形の
演算を実行する非線形処理回路と、この非線形処理回路
に入力する前記レジスタの出力段を外部からのランダム
信号に応じて変化させる制御手段を具備することを第１
の特徴とし、 擬似ランダム信号を生成する複数段の線形フィードバッ
ク・シフトレジスタと、このレジスタの任意の段の出力
を入力して非線形の演算を実行する非線形処理回路と、
この非線形処理回路の演算を外部からのランダム信号に
応じて変化させる制御手段を具備することを第２の特徴
とし、擬似ランダム信号を生成する複数段の線形フィー
ドバック・シフトレジスタと、このレジスタの任意の段
の出力を入力して非線形の演算を実行する非線形処理回
路と、この非線形処理回路に入力する前記レジスタの出
力段及び前記非線形処理回路の演算を外部からのランダ
ム信号に応じて変化させる制御手段を具備することを第
３の特徴とする。
ドバック・シフトレジスタ装置は、擬似ランダム信号を
生成する複数段の線形フィードバック・シフトレジスタ
と、このレジスタの任意の段の出力を入力して非線形の
演算を実行する非線形処理回路と、この非線形処理回路
に入力する前記レジスタの出力段を外部からのランダム
信号に応じて変化させる制御手段を具備することを第１
の特徴とし、 擬似ランダム信号を生成する複数段の線形フィードバッ
ク・シフトレジスタと、このレジスタの任意の段の出力
を入力して非線形の演算を実行する非線形処理回路と、
この非線形処理回路の演算を外部からのランダム信号に
応じて変化させる制御手段を具備することを第２の特徴
とし、擬似ランダム信号を生成する複数段の線形フィー
ドバック・シフトレジスタと、このレジスタの任意の段
の出力を入力して非線形の演算を実行する非線形処理回
路と、この非線形処理回路に入力する前記レジスタの出
力段及び前記非線形処理回路の演算を外部からのランダ
ム信号に応じて変化させる制御手段を具備することを第
３の特徴とする。
（作用）
上記第１の特徴とする構成では、外部からのランダム信
号に応じて順次非線形処理回路の入力が変化する。第２
の特徴とする構成では、外部からのランダム信号に応じ
て順次非線形処理回路の演算が変化する。第３の特徴と
する構成では、外部からのランダム信号に応じて順次非
線形処理回路の入力が変化すると共にその演算も変化す
る。
号に応じて順次非線形処理回路の入力が変化する。第２
の特徴とする構成では、外部からのランダム信号に応じ
て順次非線形処理回路の演算が変化する。第３の特徴と
する構成では、外部からのランダム信号に応じて順次非
線形処理回路の入力が変化すると共にその演算も変化す
る。
（実施例）
以下、第１図乃至第３図を参照してこの発明の詳細な説
明する。
明する。
第１図は第４図に示した装置にこの発明を適用した場合
の構成を示すものである。第１図において、第４図と同
一部分には同一符号を付してその説明を省略する。まず
、この装置に外部からランダム信号を与え、これを制御
回路６に入力する。
の構成を示すものである。第１図において、第４図と同
一部分には同一符号を付してその説明を省略する。まず
、この装置に外部からランダム信号を与え、これを制御
回路６に入力する。
この制御回路６はランダム信号を受けて、その値に応じ
て乗算器４１〜４ｎの係数Ｓ１〜Ｓｎの６値を変化させ
、同時に演算Ｆを他の演算に変化させるものである。
て乗算器４１〜４ｎの係数Ｓ１〜Ｓｎの６値を変化させ
、同時に演算Ｆを他の演算に変化させるものである。
ここで、外部ランダム信号としてリアルタイムクロック
を用いた場合を例にとって説明すると、このリアルタイ
ムクロックの分及び秒の組み合わせは、６０Ｘ６０−３
６００通り存在する。よって、外部ランダム信号として
用いた場合の可能な入カバターンは３６００通りとなる
。そこで、このリアルタイムクロックを制御回路６に入
力し、クロック変化に応じて乗算器４１〜４ｎの係数８
１〜Ｓｎの６値及び演算Ｆを変化させれば、次々に非線
形処理が変化する。したがって、この装置を暗号通信に
用いれば非線形処理が一定でなく、時事刻々と変化する
ので安全性の極めて高い暗号作成か可能となる。
を用いた場合を例にとって説明すると、このリアルタイ
ムクロックの分及び秒の組み合わせは、６０Ｘ６０−３
６００通り存在する。よって、外部ランダム信号として
用いた場合の可能な入カバターンは３６００通りとなる
。そこで、このリアルタイムクロックを制御回路６に入
力し、クロック変化に応じて乗算器４１〜４ｎの係数８
１〜Ｓｎの６値及び演算Ｆを変化させれば、次々に非線
形処理が変化する。したがって、この装置を暗号通信に
用いれば非線形処理が一定でなく、時事刻々と変化する
ので安全性の極めて高い暗号作成か可能となる。
尚、上記実施例において、乗算器４１〜４ｎの係数Ｓ１
〜Ｓｎの制御と、非線形処理回路５の演算Ｆの制御を、
それぞれ単独で行うようにしてもよい。第２図に乗算器
４１〜４ｎの係数Ｓ１〜Ｓｎのみを制御し、非線形処理
回路５の演算ＦをＡＮＤ演算に固定した場合の構成を示
す。また、第３図に第２図に示す装置の具体的な構成を
示す。
〜Ｓｎの制御と、非線形処理回路５の演算Ｆの制御を、
それぞれ単独で行うようにしてもよい。第２図に乗算器
４１〜４ｎの係数Ｓ１〜Ｓｎのみを制御し、非線形処理
回路５の演算ＦをＡＮＤ演算に固定した場合の構成を示
す。また、第３図に第２図に示す装置の具体的な構成を
示す。
第３図において、線形フィードバック・シフトレジスタ
の乗算器２１〜２ｎはスイッチ素子によって実現され、
ｈ１〜ｈｎの６値に応じて、１ならばオン、０ならばオ
フに設定され、これによってＭ系列の出力に固定される
。一方、乗算器４１〜４ｎもスイッチ素子によって実現
されるが、これらのスイッチ素子４１〜４ｎは制御回路
６の制御出力によってスイッチング制御される。制御回
路６は予め外部ランダム信号の入カバターンに対応する
各スイッチ素子４１〜４ｎの切換制御データが記憶され
たＲＯＭ６３を備える。例えば、外部ランダム信号がリ
アルタイムクロックの場合、３６００通りのデータがＲ
ＯＭ６Ｂに記憶しておく。外部ランダム信号、すなわち
リアルタイムクロックが制御回路６に入力されると、こ
のクロック信号はます入力部６１によって特定の信号形
式に置き換えられ、アドレス制御部６２てアドレス信号
に変換されてＲＯＭ６３に供給され、これによって対応
する制御データが読み出される。この制御データは出力
部６４によってｎビットにパラレル化され、個々にスイ
ッチ素子４１〜４ｎに送られる。各スイッチ素子４１〜
４ｎはそれぞれ入力データが１のときはオン、０のとき
はオフとなり、対応する段の１ビツト遅延回路出カを非
線形処理回路５を構成するＡＮＤ回路に供給するように
なる。リアルタイムクロックは１秒毎に変化し、そのパ
ターンは前述したように３６００通りあるため、ＲＯＭ
６３から出力される制御データもこれに応じて変化し、
これによってスイッチ素子４１〜４ｎの接続状態が３６
００通り変化する。
の乗算器２１〜２ｎはスイッチ素子によって実現され、
ｈ１〜ｈｎの６値に応じて、１ならばオン、０ならばオ
フに設定され、これによってＭ系列の出力に固定される
。一方、乗算器４１〜４ｎもスイッチ素子によって実現
されるが、これらのスイッチ素子４１〜４ｎは制御回路
６の制御出力によってスイッチング制御される。制御回
路６は予め外部ランダム信号の入カバターンに対応する
各スイッチ素子４１〜４ｎの切換制御データが記憶され
たＲＯＭ６３を備える。例えば、外部ランダム信号がリ
アルタイムクロックの場合、３６００通りのデータがＲ
ＯＭ６Ｂに記憶しておく。外部ランダム信号、すなわち
リアルタイムクロックが制御回路６に入力されると、こ
のクロック信号はます入力部６１によって特定の信号形
式に置き換えられ、アドレス制御部６２てアドレス信号
に変換されてＲＯＭ６３に供給され、これによって対応
する制御データが読み出される。この制御データは出力
部６４によってｎビットにパラレル化され、個々にスイ
ッチ素子４１〜４ｎに送られる。各スイッチ素子４１〜
４ｎはそれぞれ入力データが１のときはオン、０のとき
はオフとなり、対応する段の１ビツト遅延回路出カを非
線形処理回路５を構成するＡＮＤ回路に供給するように
なる。リアルタイムクロックは１秒毎に変化し、そのパ
ターンは前述したように３６００通りあるため、ＲＯＭ
６３から出力される制御データもこれに応じて変化し、
これによってスイッチ素子４１〜４ｎの接続状態が３６
００通り変化する。
したがって、順次ＡＮＤ回路５への入力段を切換え、こ
れによって非線形処理を順次変換させることができる。
れによって非線形処理を順次変換させることができる。
尚、外部ランダム信号としてはリアルタイムクロックに
限らず、ランダムに変化するいかなる信号であってもよ
いことはもちろんであり、ＲＯＭ６３に記憶する制御デ
ータは特定のスイッチ素子または非線形処理回路の演算
についてのみ切換え制御を行うものであってもよいこと
はいうものでもない。
限らず、ランダムに変化するいかなる信号であってもよ
いことはもちろんであり、ＲＯＭ６３に記憶する制御デ
ータは特定のスイッチ素子または非線形処理回路の演算
についてのみ切換え制御を行うものであってもよいこと
はいうものでもない。
［発明の効果〕
以上のようにこの発明によれば、非線形演算を任意に変
化させることができ、暗号通信に用いて安全性の高い性
能を得ることのできる非線形フィードバック・シフトレ
ジスタ装置を提供することができる。
化させることができ、暗号通信に用いて安全性の高い性
能を得ることのできる非線形フィードバック・シフトレ
ジスタ装置を提供することができる。
第１図はこの発明に係る非線形フィードバック・シフト
レジスタ装置の一実施例を示すブロック回路図、第２図
は同実施例の簡単な構成例を示すブロック回路図、第３
図は第２図の装置の具体的な構成を示すブロック回路図
、第４図は従来の非線形フィードバック・シフトレジス
タ装置の基本的な構成を示すブロック回路図、第５図は
第４図の装置の簡単な構成例を示すブロック回路図であ
る。 １１〜１ｎ・・・１ビツト遅延回路、２１〜２ｎ・・・
乗算器、ｈ１〜ｈｎ、Ｓｌ−Ｓｎ・・・係数、３・・、
加算器、４１〜４ｎ・・乗算器、５・・・非線形処理回
路、６・・・制御回路、６１・・・入力部、６２・・・
アドレス制御部、６３・・・ＲＯＭ、６４・・・出力部
。
レジスタ装置の一実施例を示すブロック回路図、第２図
は同実施例の簡単な構成例を示すブロック回路図、第３
図は第２図の装置の具体的な構成を示すブロック回路図
、第４図は従来の非線形フィードバック・シフトレジス
タ装置の基本的な構成を示すブロック回路図、第５図は
第４図の装置の簡単な構成例を示すブロック回路図であ
る。 １１〜１ｎ・・・１ビツト遅延回路、２１〜２ｎ・・・
乗算器、ｈ１〜ｈｎ、Ｓｌ−Ｓｎ・・・係数、３・・、
加算器、４１〜４ｎ・・乗算器、５・・・非線形処理回
路、６・・・制御回路、６１・・・入力部、６２・・・
アドレス制御部、６３・・・ＲＯＭ、６４・・・出力部
。
Claims (6)
- （１）擬似ランダム信号を生成する複数段の線形フィー
ドバック・シフトレジスタと、このレジスタの任意の段
の出力を入力して非線形の演算を実行する非線形処理回
路と、この非線形処理回路に入力する前記レジスタの出
力段を外部からのランダム信号に応じて変化させる制御
手段を具備する非線形フィードバック・シフトレジスタ
装置。 - （２）前記制御手段は前記非線形処理回路に入力する前
記レジスタの出力段を選択する複数の制御データが予め
記憶される記憶部と、前記ランダム信号に応じて前記記
憶部から制御データを読出す読出し制御部とを備え、読
出した制御データによって前記非線形処理回路に入力す
る前記レジスタの出力段を順次選択することを特徴とす
る請求項（１）記載の非線形フィードバック・シフトレ
ジスタ装置。 - （３）擬似ランダム信号を生成する複数段の線形フィー
ドバック・シフトレジスタと、このレジスタの任意の段
の出力を入力して非線形の演算を実行する非線形処理回
路と、この非線形処理回路の演算を外部からのランダム
信号に応じて変化させる制御手段を具備する非線形フィ
ードバック・シフトレジスタ装置。 - （４）前記制御手段は前記非線形処理回路の演算を特定
する複数の制御データが予め記憶される記憶部と、前記
ランダム信号に応じて前記記憶部から制御データを読出
す読出し制御部とを備え、読出した制御データによって
前記非線形処理回路の演算を順次特定することを特徴と
する請求項（２）記載の非線形フィードバック・シフト
レジスタ装置。 - （５）擬似ランダム信号を生成する複数段の線形フィー
ドバック・シフトレジスタと、このレジスタの任意の段
の出力を入力して非線形の演算を実行する非線形処理回
路と、この非線形処理回路に入力する前記レジスタの出
力段及び前記非線形処理回路の演算を外部からのランダ
ム信号に応じて変化させる制御手段を具備する非線形フ
ィードバック・シフトレジスタ装置。 - （６）前記制御手段は前記非線形処理回路に入力する前
記レジスタの出力段を選択すると共に前記非線形処理回
路の演算を特定する複数の制御データが予め記憶される
記憶部と、前記ランダム信号に応じて前記記憶部から制
御データを読出す読出し制御部とを備え、読出した制御
データによって前記非線形処理回路に入力する前記レジ
スタの出力段を順次選択すると共に前記非線形処理回路
の演算を順次特定することを特徴とする請求項（５）記
載の非線形フィードバック・シフトレジスタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2047297A JPH03251890A (ja) | 1990-03-01 | 1990-03-01 | 非線形フィードバック・シフトレジスタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2047297A JPH03251890A (ja) | 1990-03-01 | 1990-03-01 | 非線形フィードバック・シフトレジスタ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03251890A true JPH03251890A (ja) | 1991-11-11 |
Family
ID=12771349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2047297A Pending JPH03251890A (ja) | 1990-03-01 | 1990-03-01 | 非線形フィードバック・シフトレジスタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03251890A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006100801A1 (ja) * | 2005-03-23 | 2006-09-28 | Kddi Corporation | キーストリーム暗号化装置および方法ならびにプログラム |
| GB2582900A (en) * | 2019-03-18 | 2020-10-14 | Pqshield Ltd | Cryptography using a cryptographic state |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58145980A (ja) * | 1982-02-24 | 1983-08-31 | 今井 貞三 | 組合せ暗号発生装置 |
| JPS61246787A (ja) * | 1985-03-27 | 1986-11-04 | 富士通株式会社 | 乱数混合処理方式 |
| JPS62200388A (ja) * | 1986-02-28 | 1987-09-04 | 株式会社東芝 | スクランブラー装置 |
| JPH0243594A (ja) * | 1988-08-03 | 1990-02-14 | Matsushita Electric Ind Co Ltd | 二元擬似乱数発生器 |
-
1990
- 1990-03-01 JP JP2047297A patent/JPH03251890A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58145980A (ja) * | 1982-02-24 | 1983-08-31 | 今井 貞三 | 組合せ暗号発生装置 |
| JPS61246787A (ja) * | 1985-03-27 | 1986-11-04 | 富士通株式会社 | 乱数混合処理方式 |
| JPS62200388A (ja) * | 1986-02-28 | 1987-09-04 | 株式会社東芝 | スクランブラー装置 |
| JPH0243594A (ja) * | 1988-08-03 | 1990-02-14 | Matsushita Electric Ind Co Ltd | 二元擬似乱数発生器 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006100801A1 (ja) * | 2005-03-23 | 2006-09-28 | Kddi Corporation | キーストリーム暗号化装置および方法ならびにプログラム |
| US8654972B2 (en) | 2005-03-23 | 2014-02-18 | Kddi Corporation | Keystream encryption device, method, and program |
| GB2582900A (en) * | 2019-03-18 | 2020-10-14 | Pqshield Ltd | Cryptography using a cryptographic state |
| GB2596763B (en) * | 2019-03-18 | 2023-02-15 | Pqshield Ltd | Cryptography using a cryptographic state |
| US11822901B2 (en) | 2019-03-18 | 2023-11-21 | Pqshield Ltd. | Cryptography using a cryptographic state |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3477584B2 (ja) | ロジックシステム | |
| KR930018412A (ko) | 케이오스적신호발생장치 및 그 방법 그리고 케이오스디바이스 | |
| US5596516A (en) | Code sequence generator | |
| JPH11265276A (ja) | Ｍ系列の位相シフト係数算出方式 | |
| US6735239B1 (en) | Sequence generator | |
| JPH03251890A (ja) | 非線形フィードバック・シフトレジスタ装置 | |
| KR20020065017A (ko) | 시분할 방식의 행렬연산기 | |
| EP0878932B1 (en) | Circuit and method for arbitrarily shifting M-sequence | |
| US5594677A (en) | Method and apparatus for filtering high resolution digital signals | |
| Jansen et al. | Cascade jump controlled sequence generator and Pomaranch stream cipher | |
| JPH11224183A (ja) | 擬似乱数発生装置 | |
| AU741394B2 (en) | Quasi-orthogonal code mask generating device in mobile communication system | |
| JP2000134134A (ja) | ディジタルマッチトフィルタ | |
| SU1124430A1 (ru) | Цифровой нерекурсивный фильтр | |
| JPH0438170B2 (ja) | ||
| JPH0419572B2 (ja) | ||
| JP4152124B2 (ja) | フィードバックシフトレジスタ回路 | |
| GB2155669A (en) | Galois field multipliers | |
| JP2000047853A (ja) | 符号系列発生器 | |
| CN116263777A (zh) | 数据抽取装置、数据抽取方法及流密码生成装置 | |
| KR19990054482A (ko) | 이산 시간 셀룰러 신경 회로망용 셀 | |
| JPH0883167A (ja) | 乱数発生回路 | |
| KR950016069A (ko) | 갈로이스 필드상의 승산기 | |
| JPH09167943A (ja) | ディジタルフィルタ | |
| JPH0232684A (ja) | 映像特殊効果発生装置 |