JPH03248657A - デジタルトランク保守方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデジタル電子交換機におけるデジタル回線制御
に係り、特にデジタルトランク保守方式％式％ 〔従来の技術〕 従来、デジタルトランク自体の障害を自動的に検出する
方式はなく、デジタル回線障害が検出されると、保守者
が試験台からコマンド入力し、デジタルトランクの自局
内折り返し試験を行々って、デジタルトランク自体の障
害か、デジタル回線側の障害かを切り分けていた。

〔発明が解決しようとする課題〕

上述した従来の方式では、デジタルトランク自体の障害
を即座に見つけることが困難であり、デジタル回線障害
か、デジタルトランク障害かを切り分けるために保守者
にかかる負担が太きいという課題があつ九。

〔課題を解決するための手段〕

本発明のデジタルトランク保守方式は、デジタル交換機
において、デジタル回線を終端するデジタルトランクと
、このデジタルトランクに接続され回線制御を行う回線
制御装置とを有し、デジタル回線へのデータ送出方向に
おいては、上記回線制御装置内にはＰＣＭ送信データ上
にフレーム同期パターンを挿入する回路を有し、上記デ
ジタルトランク内には上記回線制御装置にて挿入された
フレーム同期パターンをチェックし間違っている場合は
その回線制御装置に送信側データエラー発生報告をする
ためのフし・−ム同期パターンチェック回路を有し、デ
ジタル回線からのデータ受信方向においては、上記デジ
タルトランク内にはデジタル回線上ではフレーム同期パ
ターンが占有していたタイムスロット′１念はビットの
位置にテストパターンを挿入するためのテストパターン
挿入回路を有し、上記回線制御装置内には上記デジタル
トランクにて挿入されたテストパターンをチェックし間
違っている場合は受信側データエラーとして検出するた
めのテストパターンチェック回路ト、上記デジタルトラ
ンクよジ報告されてくる送信側データエラー発生報告と
上記テストパターンチェック回路より報告されてくる受
信側データエラー発生報告をデジタルトランク障害また
はデジタルトランク−回線制御装置間インターフェース
障害として上位Ｗｅ＃に報告するためのデジタルトラン
ク障害検出回路とを有するものである。

１作　用〕 本発明においては、デジタルトランクにて終端され、デ
ジタルトランクと回線制御装置間では任意な目的に使用
可能なフレーム同期パターン用タイムスロットま几はビ
ットをデジタルトランクの障害検出用に使用することに
よジ、デジタルトランク障害を自動的にかつ即座に検出
できる。

〔実施例〕

以下、図面に基づき本発明の実施例を詳細に説明する。

図は本発明の一実施例を示すブロック図である。

図において、１はデジタルトランクに接続され回線制御
を行う回線制御装置、２はデジタル回線を終端するデジ
タルトランクである。

そして、デジタル回線へのデータ送出方向においては、
回線制御装置１内にはＰＣＭ送信データ上にフレーム同
期パターンを挿入する回路であるインサータ１ｄｋ有し
、デジタルトランク２内には回線制御装置１にて挿入さ
れたフレーム同期パターンをチェックし間違っている場
合はその回線制御装置１に送信側データエラー発生報告
をするためのフレーム同期パターンチェック回路２１Ｌ
を有し、デジタル回線からのデータ受信方向においては
、デジタルトランク２内にはデジタル回線上ではフレー
ム同期パターンが占有していたタイムスロットま念はビ
ットの位置にテストパターンを挿入する±めのテストパ
ターン挿入回路であるインサータ２ｅを有し、回線制御
装置ｔ内にはデジタルトランク２にて挿入され念テスト
パターンをチェックし間違っている場合は受信側データ
エラーとして検出する念めのテストパターンチェック回
路１ｂと、デジタルトランク２より報告されてくる送信
側データエラー発生報告とテストパターンチェック回路
１ｂより報告されてくる受信側データエラー発生報告を
デジタルトランク障害ｔ＆はデジタルトランク−回線制
御装置間インターフェース障害として上位装置に報告す
るためのデジタルトランク障害検出回路１ｃとを有して
いる。

また、回線制御装置１内にはフレーム同期パターン発生
回路１ａと、受信データ上からテストパターンをドロッ
プするためのドロッパ１＠と、デジタルトランク障害報
告を上りハイウェイに挿入する念めのインサータ１ｆと
を有しており、デジタルトランクス内には送信データ上
からフレーム同期パターンをドロツクする之めのドロッ
パ２ｄと、デジタル回線上より受信されたデータ上より
フレーム同期パターンを検索し同期検出を行う念めの同
期検出回路２Ｃと、テストパターン発生回路２ｂ　とを
有している。

３はハイウェイ（下り）、４はノ・イウエイ（上シ）を
示し、５はデジタル回線（送信側）、６はデジタル回線
（受信側）を示す。

つぎにこの図に示す実施例の動作を説明する。

まず、回線制御装置１とデジタルトランク２間ま九はデ
ジタルトランク２内に何らかのハードウェア障害が発生
すると、デジタル回線への送信方向に関してはフレーム
同期パターンチェック回路２畠にて、送信フレーム同期
パターン不良という形で検出され、デジタルトランク障
害検出回路１Ｃに報告される。また、デジタル回線から
の受信方向に関しては、テストパターンチェック回路１
ｂにて受信テストパターン不良という形で検出され、同
じくデジタルトランク障害検出回路１Ｃに報告される。

つぎに、デジタル障害検出回路１ｃは、上記送信側およ
び受信側障害を、デジタルトランク障害としてインサー
トＩｆｅ介しハイウェイ（上り）４を通じて上位装置側
へ報告する。上位装置側においては、該当デジタルトラ
ンクは障害発生中と判断され、運用サービスから自動的
に除去されることになる。

そして、障害復旧時も上記と同様の手順でデジタルトラ
ンクの障害復旧報告が上位装置に対して行なわれ、該当
デジタルトランクは自動的に運用サービスに復帰する。

〔発明の効果〕

以上説明したように本発明は、デジタルトランクにて終
端され、デジタルトランクと回線制御装置間では任意々
目的に使用可能なフレーム同期パターン用タイムスロッ
トまたはビットをデジタルトランクの障害検出用に使用
することにより、デジタルトランク障害を自動的にかつ
即座に検出でき、保守者の負担を軽減し、デジタル回線
運用の安全性を大いに高めることができる効果がある。

【図面の簡単な説明】

図は本発明の−！ｊ！施例を示すブロック図である。 １・・・・回線制御装置、１ｍ　・・・・フレーム同期
パターン発生回路、１ｂ　　・・・・テストパターンチ
ェック回路、１Ｃ・・・・デジタルトランク障害検出回
路、１ｄ・・・・インサータ、１ｅ・・　・・ドロッパ
　１ｆ　・・・・インサータ、２・・・・デジタルトラ
ンク、２ｍ　　・・・・フレーム同期パターンデエック
回路、２ｂ　　・・・・テストパターン発生回路、２Ｃ
・・・・同期検出回路、２ｄ・　・・　・ドロツバ２ｅ
　　・・・・インサータ。

Claims (1)

【特許請求の範囲】
1. デジタル交換機において、デジタル回線を終端するデジ
   タルトランクと、このデジタルトランクに接続され回線
   制御を行う回線制御装置とを有し、デジタル回線へのデ
   ータ送出方向においては、前記回線制御装置内にはＰＣ
   Ｍ送信データ上にフレーム同期パターンを挿入する回路
   を有し、前記デジタルトランク内には前記回線制御装置
   にて挿入されたフレーム同期パターンをチェックし間違
   つている場合は該回線制御装置に送信側データエラー発
   生報告をするためのフレーム同期パターンチェック回路
   を有し、デジタル回線からのデータ受信方向においては
   、前記デジタルトランク内にはデジタル回線上ではフレ
   ーム同期パターンが占有していたタイムスロットまたは
   ビットの位置にテストパターンを挿入するためのテスト
   パターン挿入回路を有し、前記回線制御装置内には前記
   デジタルトランクにて挿入されたテストパターンをチェ
   ックし間違つている場合は受信側データエラーとして検
   出するためのテストパターンチェック回路と、前記デジ
   タルトランクより報告されてくる送信側データエラー発
   生報告と、前記テストパターンチェック回路より報告さ
   れてくる受信側データエラー発生報告をデジタルトラン
   ク障害またはデジタルトランク−回線制御装置間インタ
   ーフェース障害として上位装置に報告するためのデジタ
   ルトランク障害検出回路とを有することを特徴とするデ
   ジタルトランク保守方式。