JPH03248435A - 縦型絶縁ゲート電界効果トランジスタの製造方法 - Google Patents
縦型絶縁ゲート電界効果トランジスタの製造方法Info
- Publication number
- JPH03248435A JPH03248435A JP4616790A JP4616790A JPH03248435A JP H03248435 A JPH03248435 A JP H03248435A JP 4616790 A JP4616790 A JP 4616790A JP 4616790 A JP4616790 A JP 4616790A JP H03248435 A JPH03248435 A JP H03248435A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- forming
- electrode
- gate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 230000004888 barrier function Effects 0.000 claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 8
- 229920005591 polysilicon Polymers 0.000 claims abstract description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 7
- 239000010931 gold Substances 0.000 claims abstract description 7
- 229910052737 gold Inorganic materials 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 12
- 239000011229 interlayer Substances 0.000 claims description 7
- 238000002844 melting Methods 0.000 claims description 6
- 230000008018 melting Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 5
- 239000010936 titanium Substances 0.000 abstract description 5
- 229910052719 titanium Inorganic materials 0.000 abstract description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 2
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000006866 deterioration Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 239000010953 base metal Substances 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高周波高出力電界効果トランジスタの製造方法
に関し、特に金電極構造のＶ Ｄ （Ｖｅｒｔｉｃａｌ
Ｄｒａｉｎ） −ＭＯＳＦＥＴの製造方法に関するも
のである。
に関し、特に金電極構造のＶ Ｄ （Ｖｅｒｔｉｃａｌ
Ｄｒａｉｎ） −ＭＯＳＦＥＴの製造方法に関するも
のである。
縦型パワーＭＯ３ＦＥＴは、優れたリニアリティーと高
い効率を生かして高周波高出力用に開発が進められてい
る。
い効率を生かして高周波高出力用に開発が進められてい
る。
４〜５μｍと厚いアルミニウム電極構造が大半を占めて
いるが微細加工が難しく、特に高周波帯で高信頼度を要
求される用途に対しては、高価ではあるが１〜２μｍの
厚さで充分な金電極構造が採用されている６ 従来技術による金電極構造の高周波高出力電界効果トラ
ンジスタの製造方法について、第２図（ａ）〜（ｆ）を
参照して説明する。
いるが微細加工が難しく、特に高周波帯で高信頼度を要
求される用途に対しては、高価ではあるが１〜２μｍの
厚さで充分な金電極構造が採用されている６ 従来技術による金電極構造の高周波高出力電界効果トラ
ンジスタの製造方法について、第２図（ａ）〜（ｆ）を
参照して説明する。
はじめに第２図（ａ）に示すように、高濃度Ｎ型半導体
基板１の表面に低濃度Ｎ型層２をエピタキシャル成長し
、酸化膜３を形成する。
基板１の表面に低濃度Ｎ型層２をエピタキシャル成長し
、酸化膜３を形成する。
つぎに第２図（ｂ）に示すように、素子領域の酸化膜３
を選択的に除去してゲート酸化膜５を形成し、ゲート電
極６を形成する。
を選択的に除去してゲート酸化膜５を形成し、ゲート電
極６を形成する。
つぎにＰ型バックゲート７と高濃度Ｎ型ソース８を自己
整合的に形成する。
整合的に形成する。
つぎに第２図（Ｃ）に示すように、ＰＳＧなどからなる
層間絶縁膜９を形成する。
層間絶縁膜９を形成する。
つぎに第２図（ｄ）に示すように、ボンディングパッド
予定領域に窒化シリコン膜４を形成する。
予定領域に窒化シリコン膜４を形成する。
つぎに第２図（ｅ）に示すように、層間絶縁膜９を選択
エツチングして、ソースコンタクトを開口する。
エツチングして、ソースコンタクトを開口する。
つぎに第２図（ｆ）に示すように、チタンまたは窒化チ
タンからなるバリアメタル１０を下地金属とするソース
電極１１とボンディングパッドを含む配線１２とを形成
して素子部が完成する。
タンからなるバリアメタル１０を下地金属とするソース
電極１１とボンディングパッドを含む配線１２とを形成
して素子部が完成する。
こうして金電極構造においては、ボンディングパッドの
下に窒化シリコン膜を形成して、チタンまたはチタンシ
リサイドの密着を確保している。
下に窒化シリコン膜を形成して、チタンまたはチタンシ
リサイドの密着を確保している。
〔発明が解決しようとする課題〕
ソース電極と配線とから、シリコン中での拡散係数の極
めて大きな金を阻止するため、バリアメタルとしてチタ
ンまたは窒化チタンが用いられている。
めて大きな金を阻止するため、バリアメタルとしてチタ
ンまたは窒化チタンが用いられている。
このバリアメタルは酸化シリコン膜との密着性が悪いの
で、大きな力の加わる組立工程のワイヤボンディングの
際に剥れるのを防止するため、ボンディングパッドの下
に窒化シリコン膜が形成されている。
で、大きな力の加わる組立工程のワイヤボンディングの
際に剥れるのを防止するため、ボンディングパッドの下
に窒化シリコン膜が形成されている。
低温で成長できるプラズマＣＶＤ法による窒化シリコン
膜では密着性が不充分なので、成長速度が２０人と小さ
い、７００〜１１００℃の高温で１〜２時間の長時間を
要するＬ Ｐ （Ｌｏｗ Ｐｒｅｓｓｕｒｅ）−ＣＶＤ
法を用いなければならない。
膜では密着性が不充分なので、成長速度が２０人と小さ
い、７００〜１１００℃の高温で１〜２時間の長時間を
要するＬ Ｐ （Ｌｏｗ Ｐｒｅｓｓｕｒｅ）−ＣＶＤ
法を用いなければならない。
このとき ３ Ｓ ｉ Ｈ４＋ ４ Ｎ Ｈ３→Ｓｉ３
Ｎ４＋ １２ Ｈ２の化学反応で、水素イオンがゲート
酸化膜中に侵入し、半導体基板とゲート酸化膜との界面
固定電荷Ｑｔ （ｆｉｘｅｄ ｃｈａｒｇｅ）が上昇
し、表面の電子移動度μ。が低下して、相互コンダクタ
ンスｇ、とゲートしきい値電圧Ｖ丁が低下するという問
題があった。
Ｎ４＋ １２ Ｈ２の化学反応で、水素イオンがゲート
酸化膜中に侵入し、半導体基板とゲート酸化膜との界面
固定電荷Ｑｔ （ｆｉｘｅｄ ｃｈａｒｇｅ）が上昇
し、表面の電子移動度μ。が低下して、相互コンダクタ
ンスｇ、とゲートしきい値電圧Ｖ丁が低下するという問
題があった。
さらにｇ、が低下すると、電力利得の低下とドレイン−
ソース間のリーク電流の増加を招くという問題があった
。
ソース間のリーク電流の増加を招くという問題があった
。
本発明の縦型絶縁ゲート電界効果トランジスタの製造方
法は、第１導電型高濃度半導体基板表面に第１導電型低
濃度半導体層を成長し、絶縁膜を形成したのちボンディ
ングパッド形成予定領域に窒化シリコン膜を堆積し、ポ
リシリコンゲート電極を形成し、ゲート電極を覆う層間
絶縁膜を形成し、逆導電型バックゲート層を形成し、一
導電型ソース層を形成したのち、高融点金属または高融
点金属の窒化物からなるバリアメタルを下地電極とする
金電極構造のソース電極、配線、ボンディングパッドを
形成するものである。
法は、第１導電型高濃度半導体基板表面に第１導電型低
濃度半導体層を成長し、絶縁膜を形成したのちボンディ
ングパッド形成予定領域に窒化シリコン膜を堆積し、ポ
リシリコンゲート電極を形成し、ゲート電極を覆う層間
絶縁膜を形成し、逆導電型バックゲート層を形成し、一
導電型ソース層を形成したのち、高融点金属または高融
点金属の窒化物からなるバリアメタルを下地電極とする
金電極構造のソース電極、配線、ボンディングパッドを
形成するものである。
本発明の一実施例について、第１図（ａ）〜（ｆ）を参
照して説明する。
照して説明する。
はじめに第１図（ａ）に示すように、高濃度Ｎ型半導体
基板１の表面に低濃度Ｎ型エピタキシャル層２を成長し
、熱酸化法などにより酸化膜３を形成し、ＣＶＤ法など
により窒化シリコン膜を成長してから選択エツチングし
て、ボンディングパッド予定領域に窒化シリコン膜４を
残す。
基板１の表面に低濃度Ｎ型エピタキシャル層２を成長し
、熱酸化法などにより酸化膜３を形成し、ＣＶＤ法など
により窒化シリコン膜を成長してから選択エツチングし
て、ボンディングパッド予定領域に窒化シリコン膜４を
残す。
つぎに第１図（ｂ）に示すように、素子領域の酸化膜３
を選択エツチングしてからゲート酸化膜５を形成し、ポ
リシリコンゲート電極６を形成する。
を選択エツチングしてからゲート酸化膜５を形成し、ポ
リシリコンゲート電極６を形成する。
つぎにポリシリコンゲート電極６に対して自己整合的に
Ｐ型バックゲート７と高濃度Ｎ型ソース８とを形成する
。
Ｐ型バックゲート７と高濃度Ｎ型ソース８とを形成する
。
つぎに第１図（ｃ）に示すように、ＢＳＧなどからなる
層間絶縁膜９を形成する。
層間絶縁膜９を形成する。
つぎに第１図（ｄ）に示すように、層間絶縁膜９とゲー
ト酸化膜５とを選択エツチングして、開口を形成する。
ト酸化膜５とを選択エツチングして、開口を形成する。
つぎに第１図（ｅ）に示すように、チタンまたは窒化チ
タンからなるバリアメタル１０を下地金属とするソース
ｔｉｌｌとボンディングパッドを含む配線１２とを形成
して素子部が完成する。
タンからなるバリアメタル１０を下地金属とするソース
ｔｉｌｌとボンディングパッドを含む配線１２とを形成
して素子部が完成する。
ここではゲート電極材料をポリシリコンとしたが、層抵
抗が２００Ω／口と大きくて入力の時定数、すなわち入
力容量とゲート抵抗との積が大きくなる。
抗が２００Ω／口と大きくて入力の時定数、すなわち入
力容量とゲート抵抗との積が大きくなる。
そこで層抵抗が２Ω／口のモリブデンやタングステンな
どの高融点金属、または層抵抗が２０Ω／口のモリブデ
ンやタングステンなどの高融点金属のシリサイド（シリ
コン化合物）をゲート電極材料とすることにより、ＩＯ
ＭＨ２以上の高周波での動作に適した縦型絶縁ゲート電
界効果トランジスタを得ることができる。
どの高融点金属、または層抵抗が２０Ω／口のモリブデ
ンやタングステンなどの高融点金属のシリサイド（シリ
コン化合物）をゲート電極材料とすることにより、ＩＯ
ＭＨ２以上の高周波での動作に適した縦型絶縁ゲート電
界効果トランジスタを得ることができる。
さらに本発明は一実施例として示したＮチャネルＭＯ３
ＦＥＴに限定されることなく、導電型を変更することに
よりＰチャネルＭＯＳ Ｆ ＥＴに適用することもでき
る。
ＦＥＴに限定されることなく、導電型を変更することに
よりＰチャネルＭＯＳ Ｆ ＥＴに適用することもでき
る。
縦型絶縁ゲート電界効果トランジスタの入出力特性（Ｖ
ｏｓＩｏ）の比較を第３図に示す。
ｏｓＩｏ）の比較を第３図に示す。
従来技術によるｇ、に比べて、本発明のｇ、が約３０％
改善されていることが分る。
改善されていることが分る。
高温長時間の熱処理を要する窒化シリコン膜を成長した
後で、ゲート酸化膜を形成することにより、特性の劣化
を招くことなく縦型絶縁ゲート電界効果トランジスタの
金電極を形成することが可能になった。
後で、ゲート酸化膜を形成することにより、特性の劣化
を招くことなく縦型絶縁ゲート電界効果トランジスタの
金電極を形成することが可能になった。
第１図（ａ）〜（ｅ）は本発明の一実施例を製造工程順
に示す断面図、第２図（ａ）〜（ｆ）は従来技術による
縦型絶縁ゲート電界効果トランジスタを製造工程順に示
す断面図、第３図は縦型絶縁ゲート電界効果トランジス
タの入出力特性を比較するグラフである。 １・・・高濃度Ｎ型半導体基板、２・・・低濃度Ｎ型エ
ピタキシャル層、３・・・酸化膜、４・・・窒化シリコ
ン膜、５・・・ゲート酸化膜、６・・・ポリシリコンゲ
ンート電極、７・・・Ｐ型バックゲート、８・・・高濃
度Ｎ型ソース、９・・・層間絶縁膜、１０・・・バリヤ
メタル、１・・・ソース電極、 ２・・・配線。
に示す断面図、第２図（ａ）〜（ｆ）は従来技術による
縦型絶縁ゲート電界効果トランジスタを製造工程順に示
す断面図、第３図は縦型絶縁ゲート電界効果トランジス
タの入出力特性を比較するグラフである。 １・・・高濃度Ｎ型半導体基板、２・・・低濃度Ｎ型エ
ピタキシャル層、３・・・酸化膜、４・・・窒化シリコ
ン膜、５・・・ゲート酸化膜、６・・・ポリシリコンゲ
ンート電極、７・・・Ｐ型バックゲート、８・・・高濃
度Ｎ型ソース、９・・・層間絶縁膜、１０・・・バリヤ
メタル、１・・・ソース電極、 ２・・・配線。
Claims (1)
- 第１導電型高濃度半導体基板表面に第１導電型低濃度半
導体層を成長し、絶縁膜を形成したのちボンディングパ
ッド形成予定領域に窒化シリコン膜を堆積し、ポリシリ
コンゲート電極を形成し、前記ゲート電極を覆う層間絶
縁膜を形成し、逆導電型バックゲート層を形成し、一導
電型ソース層を形成したのち、高融点金属または高融点
金属の窒化物からなるバリアメタルを下地電極とする金
電極構造のソース電極、配線、ボンディングパッドを形
成することを特徴とする縦型絶縁ゲート電界効果トラン
ジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4616790A JP2658474B2 (ja) | 1990-02-26 | 1990-02-26 | 縦型絶縁ゲート電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4616790A JP2658474B2 (ja) | 1990-02-26 | 1990-02-26 | 縦型絶縁ゲート電界効果トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03248435A true JPH03248435A (ja) | 1991-11-06 |
| JP2658474B2 JP2658474B2 (ja) | 1997-09-30 |
Family
ID=12739462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4616790A Expired - Fee Related JP2658474B2 (ja) | 1990-02-26 | 1990-02-26 | 縦型絶縁ゲート電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2658474B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005150348A (ja) * | 2003-11-14 | 2005-06-09 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
-
1990
- 1990-02-26 JP JP4616790A patent/JP2658474B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005150348A (ja) * | 2003-11-14 | 2005-06-09 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2658474B2 (ja) | 1997-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3291957B2 (ja) | 縦型トレンチｍｉｓｆｅｔおよびその製造方法 | |
| JPH10270709A (ja) | Ｌｄｍｏｓトランジスタ素子及びその製造方法 | |
| JPH0870053A (ja) | 半導体装置の製造方法 | |
| JP2004096061A (ja) | 半導体装置及びその製造方法 | |
| TW200415713A (en) | Laterally diffused MOS transistor (LDMOS) and method of making same | |
| US20050104135A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2000183337A (ja) | 半導体装置とその製造方法 | |
| JP3050165B2 (ja) | 半導体装置およびその製造方法 | |
| JPH03248435A (ja) | 縦型絶縁ゲート電界効果トランジスタの製造方法 | |
| JP2629995B2 (ja) | 薄膜トランジスタ | |
| JPH11111978A (ja) | 半導体装置 | |
| JP2000196074A (ja) | 半導体装置およびその製造方法 | |
| JP2586816B2 (ja) | 半導体装置の製造方法 | |
| JPH0555246A (ja) | 絶縁ゲイト型半導体装置の作製方法 | |
| JPH0758789B2 (ja) | 半導体装置の製造方法 | |
| JPS60198863A (ja) | Ｍｉｓトランジスタ及びその製造方法 | |
| JPS61214474A (ja) | 電界効果型トランジスタ | |
| JPH04370956A (ja) | 半導体装置 | |
| JPH08264482A (ja) | 半導体装置の製造方法 | |
| JP2616551B2 (ja) | 半導体装置およびその製造方法 | |
| JPS60213032A (ja) | 半導体装置およびその製造方法 | |
| JP2877587B2 (ja) | 半導体集積回路およびその作製方法 | |
| JPH03245563A (ja) | 半導体装置及びその製造方法 | |
| JPH07273197A (ja) | 半導体装置及びその製造方法 | |
| JPS6158986B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |