JPH03245119A - 液晶駆動用電源回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、液晶の駆動回路に電源供給を行う電源回路に
関する。

（従来の技術］ 近年、多くのパーソナルコンピュータ及びワードプロセ
ッサ等の画像表示装置には液晶が用いられている。液晶
表示装置は、液晶を複数の透明電極、ガラス及び偏光板
で挟むように層状に構成されており、駆動回路から透明
電極に画像信号か印加されることにより画像を表示する
。

この種の液晶表示装置を駆動するためにはその駆動回路
に複数の互いに異なる電圧を供給する必要がある。この
ため、電源回路では電源電圧を複数の固定抵抗で分割す
ることにより駆動に必要な電位を形成している。

［発明が解決しようとする課題］ しかしながら、上述の如き従来の電源回路によると低抵
抗で電源電圧を分割して各接続点から電位を取り出す方
式であるため、これらの分割抵抗で定常的に大電流が消
費されてしまうという不都合がある。

従って本発明の目的は、消費電流の少ない液晶駆動用電
源回路を提供することにある。

［課題を解決するための手段］ 上述の目的は、本発明によれば液晶の駆動回路に接続さ
れる複数の出力端子と、一端に電源電圧が供給されてお
り、互いに直列に接続されている複数の抵抗と、液晶に
印加される信号電圧が定常状態のとき複数の抵抗の接続
点と複数の出力端子との間を夫々接続し、信号電圧が過
渡状態のとき複数の抵抗の接続点と複数の出力端子との
間の接続を遮断する第１の複数のスイッチ手段と、複数
の抵抗により分割された電圧に基づいて所定の電圧を出
力するインピーダンス変換回路と、信号電圧か過渡状態
のときインピーダンス変換回路と複数の出力端子との間
を夫々接続し、信号電圧が定常状態のときインピーダン
ス変換回路と複数の出力端子との間の接続を遮断する第
２の複数のスイッチ手段とを備えたことによって達成さ
れる。

［作用］ 液晶に印加される信号が定常状態のときは第１の複数の
スイッチ手段が導通状態となり、第２の複数のスイッチ
手段が遮断状態となるので複数の抵抗の接続点の電圧が
複数の出力端子に出力される。液晶に印加される信号が
過渡状態のときは第１の複数のスイッチ手段が遮断状態
となり、第２の複数のスイッチ手段が導通状態となるの
で複数のインピーダンス変換回路は複数の抵抗により分
割された電圧に基づいて所定の電圧を出力する。

［実施例コ 以下本発明の液晶駆動用電源回路の一実施例を第１図の
回路図を参照して説明する。なお、図中Ｎチャネル型Ｍ
ＯＳ）ランジスタ（以下Ｎ〜１０Ｓトランジスタ）のバ
ックゲートバイアスはＧＮＤ（接地）レベルであり、Ｐ
チャネル型ＭＯＳトランジスタ（以下ＰＭＯＳｈランジ
スタ）のバックゲートバイアスはＶｅｃレベルである。

この実施例は、液晶表示装置の駆動回路の電源用として
用いられる電源回路である。本実施例の回路は、図に示
すように電源電圧Ｖｃｃを分割するために抵抗１０（抵
抗値Ｒ１）、抵抗１１（抵抗値Ｒ２）、抵抗＋２　（抵
抗値Ｒ２）、抵抗１３（抵抗値Ｒ］、　）及びＮＭＯ８
）ランジスタ１４が直列に接続されている。直列に接続
された各抵抗の接続点Ａ１Ｂ、及びＣからＮＭＯＳトラ
ンジスタとＰＭＯＳトランジスタとからなる第１の複数
のスイッチ手段としてのアナログスイッチ１５〜１７を
介して出力端子■　　Ｖ　及びＶＢに夫々接続されてい
る。

Ａ′　　Ｍ 接続点りは出力端子Ｖ　、　　に接続され、Ｎ〜ＩＤ＋
５ｐ ＯＳトランジスタ１４の他端はＧＮＤに接地されている
。

出力端子ＶＡ、〜゛、１、Ｖ８及びＶＤ　ｉ　ｓ　ｐは
図示しない液晶の駆動回路の電源に接続される。

アナログスイッチ１５〜１７のＰＭＯＳトランジスタ側
のゲートには図示しない制御回路からの制御信号Ｄｉｓ
ｐ＋Ｓ、Ｄｉｓｐ及びＤ　ｉ　ｓ　ｐ＋Ｓか夫々印加さ
れている。アナログスイッチ１５〜１７のＮＭＯＳトラ
ンジスタ側のゲートには制御信号Ｄ−タ１８〜２Ｄで反
転されて夫々印加されている。ＮＭＯＳトランジスタ１
４のゲートには制御回路からの制御信号ＡＣＬ−ＰＤが
印加されている（簡単のため制御信号ＡＣＬはローレベ
ル（以下Ｌレベル、ＧＮＤ）、信号ＰＤはハイレベル（
以下Ｈレベル、Ｖｃｃ）とする）。

抵抗ｌＯにはＰＭＯＳトランジスタ２１か並列に接続さ
れ、そのゲートには制御信号Ｓが印加されている。抵抗
１３にはＰＭＯ３）ランジスタ２２とＮＭＯＳトランジ
スタ２３とが並列に接続されている。

ＰＭＯＳトランジスタ２２とＮＭＯ８）ランジスタ２３
のゲートにはインバータ２４が接続され、インバータ２
４のゲートには制御信号Ｓが印加されている。

一方、抵抗の接続点Ａはアナログスイッチ２６に接続さ
れ、接続点Ｂはアナログスイッチ２７に接続されている
。さらに接続点Ｃはアナログスイッチ２８及び２９に接
続されている。

アナログスイッチ２６〜２９のＰＭＯＳトランジスタ側
のゲートにはインバータ３０〜３３を介して制御信号Ｄ
１ｓｐ−８１Ｄｉｓｐ−８及びＤｌｓｐ・Ｓが印加され
ている。アナログスイッチ２６〜２９のＮＭＯＳトラン
ジスタ側のゲートには制御信号り加されている。

アナログスイッチ２７及び２８の出力はボルテージフォ
ロワ３４の非反転入力に接続されている。ボルテージフ
ォロワ３４の出力はボルテージフォロワ３４の反転入力
と抵抗３５（抵抗値Ｒ４）とアナログスイッチ３６に接
続されている。抵抗３５とアナログスイッチ３６にはア
ナログスイッチ３７が接続されている。抵抗３５とアナ
ログスイッチ３７との接続点は抵抗３８（抵抗値Ｒ３）
を介してＰＭＯ３）ランジスタ３９の一端が接続され、
他端には電源電圧Ｖｃｃが供給されている。アナログス
イッチ３６のＮＭＯＳトランジスタ側のゲートにはイン
バータ４１を介して制御信号Ｄｉｓｐ・Ｓが印加され、
ＰＭＯＳトランジスタ側のゲートには制御信号Ｄｉｓｐ
・Ｓが印加されている。アナログスイッチ３ＩのＮＭＯ
Ｓトランジスタ側のゲートにはインバータ４０を介して
制御信号ＤｉＳｐ−３が印加され、ＰＭＯＳトランジス
タ側のゲートには制御信号Ｄｉｓｐ・Ｓが印加されてい
る。アナログスイッチ３６及び３７との接続点は出力端
子ＶＭに接続されている。

アナログスイッチ２６及び２９の出力はボルテージフォ
ロワ４２の非反転入力に接続されている。ボルテージフ
ォロワ４２の出力はボルテージフォロワ４２の反転入力
とアナログスイッチ４３及び４４に接続されている。ア
ナログスイッチ４３及び４４の出力は出力端子Ｖ　及び
ＶＢに夫々接続されている。アナログスイッチ４３のＮ
ＭＯＳトランジスタ側のゲートにはインバータ４５を介
して制御信号Ｄｉｓｐ・Ｓが印加され、ＰＭＯＳトラン
ジスタ側のゲートには制御信号Ｄｉｓｐ−３が印加され
ている。アナログスイッチ４４のＮＭＯＳトランジスタ
側のゲートにはインバータ４６を介して制御信号Ｄｉｓ
ｐ・Ｓが印加され、ＰＭＯＳトランジスタ側のゲートに
は制御信号ＤｉＳｐ−８が印加されている。

ボルテージフォロワ３４及び４２の一端には電源電圧Ｖ
ｃｃが供給され、他端はＮＭＯＳトランジスタ４７を介
してＧＮＤに接地されている。ＮＭＯＳトランジスタ４
７のゲートには制御信号Ｄｉｓｐが印加されている。

抵抗１０〜１３はブリーダ抵抗として用いられている。

ブリーダ抵抗は本来負荷電流が変化するとき、電圧変動
が起こるのを防ぐため、常に一定の電流を通じておくよ
うにした抵抗であるがここでは液晶のリーク電流を補償
するための抵抗とする。

抵抗１０〜１３の抵抗値Ｒ１及びＲ２は従来のブリーダ
抵抗の抵抗値より高い値のもので構成できる。

ここで第２の複数のスイッチ手段をアナログスイッチ３
６及び３７と４３及び４４とする。

又、アナログスイッチ２６〜３７．４３及び４４とボル
テージフォロワ３４及び４２と抵抗３５及び３８とから
なる回路をインピーダンス変換回路とする。

なお、スイッチ手段としてのアナログスイッチ２６〜３
７．４３及び４４はＭＯ３ｈランジスタに限らずダイオ
ード又はバイポーラトランジスタを用いて構成してもよ
い。

第１図の回路図及び第２図のタイムチャートを参照して
同実施例の液晶駆動用電源回路の動作について説明する
。

図示しない液晶の一方の透明電極としてのバックプレー
ト電極にはバックプレート信号Ｈ１及びＲ２（第２図（
ｂ）及び（Ｃ））が印加され、他方の透明電極としての
セグメント電極にはセグメント信号Ｓｉ（第２図（ｄ）
）が印加されている。

バックプレート信号Ｈ１とＲ２及びセグメント信号Ｓｉ
はフレーム信号Ｓ（第２図（ａ））に同期している。

液晶に印加されるバックプレート信号Ｈ１及びＲ２とセ
グメント信号ＳｉがＨレベル（Ｖｃｃ、ｖ　　　Ｓｖ　
　　及びＶＢＨ）又はＬレベル（ＧＮＭＨＡＨ Ｄ、Ｖ　　　、Ｖ　　　及びＶＢ、）のとき、即ち定Ｍ
Ｌ　　　　ＡＬ 常状態のときはインピーダンス変換信号ＤｉｓｐはＬレ
ベルとなる（第２図（ｅ））。従ってアナログスイッチ
１５〜１７は導通状態となり、アナログスイッチ３６．
３７．４３及び４４は遮断状態となる。このときフレー
ム信号ＳがＨレベルのときＰＭＯＳトランジスタ２１．
２２及びＮＭＯＳトランジスタ２３は共に遮断状態とな
るので電源電圧Ｖｃｃは４っの抵抗１０〜１３によって
分割される。分割された電圧は、接続点Ａ−Ｃより出力
端子ＶＡ１ｖＭ及び■８に夫々出力される。

フレーム信号ＳがＨレベルのときはＰＭＯＳトランジス
タ２＋、２２及びＮＭＯＳトランジスタ２３は共に導通
状態となるので電源電圧Ｖｃｃは２つの抵抗１１及び１
２で分割されることになる。従って出力端子ＶＡには電
源電圧Ｖｃｃが出力され、出力端子ＶＭＨが出力される
。出力端子■８及びＶＤ、　　は共にＬレベルとなる。

Ｓｐ 液晶に印加される信号がバックプレート信号Ｈ１及びＨ
２とセグメント信号ＳｉがＨレベルからＬレベル又はＬ
レベルからＨレベルに変化するとき、即ち過渡状態のと
きはインピーダンス変換信号ＤｉｓｐはＨレベルとなる
のでアナログスイッチ１５〜１７は遮断状態となり抵抗
１０〜１３と出力端子ＶＡ１ｖＭ及びＶＢとの間は遮断
状態となる。

インピーダンス変換信号Ｄｉｓｐとフレーム信号Ｓとの
積Ｄ１ｓｐ−５かＨレベルのときはアナログスイッチ２
６及び２７が共に導通状態となるので抵抗１０〜１２の
接続点Ａはボルテージフォロワ３４の非反転入力と接続
状態となり、接続点Ｂはボルテージフォロワ４２の非反
転入力と接続状態となる。

このときＮＭＯＳトランジスタ４７とＰＭＯ３）ランジ
スタ３９は導通状態となるのでボルテージフォロワ３４
及び４２は共に動作状態となりアナログスイッチ３７は
導通状態となる。ボルテージフォロワ３４の出力は抵抗
３５とアナログスイッチ３７を介して出力端子ＶＭに接
続される。さらにこのとき出力端子ＶＭは抵抗３８を介
して電源Ｖｃｃと接続状態となる。ボルテージフォロワ
４２の出力は導通状態のアナログスイッチ４４を介して
出力端子ＶＢに接続される。

インピーダンス変換信号Ｄｉｓｐとフレーム信号Ｓとの
積Ｄｌｓｐ−５がＬレベルのときはアナログスイッチ２
８が導通状態となり、抵抗１２と１３との接続点Ｃかボ
ルテージフォロワ３４の非反転入力と接続状態となる。

このときＮＭＯＳトランジスタ４７とＰＭＯＳトランジ
スタ３９は導通状態となるのでボルテージフォロワ３４
は動作状態となりアナログスイッチ３７は導通状態とな
る。ボルテージフォロワ３４の出力はアナログスイッチ
３７を介して出力端子ＶＭに接続される。

インピーダンス変換信号Ｄｉｓｐとフレーム信号Ｓとの
積Ｄｉｓｐ−８がＨレベルのときはアナログスイッチ２
９は導通状態となり抵抗１２と１３との接続点Ｃがボル
テージフォロワ４２の非反転入力と接続状態となる。こ
のときＮＭＯ３Ｉ−ランジスタ４７は導通状態となるの
でボルテージフォロワ４２は動作状態となり、ＰＭＯＳ
トランジスタ３９及びアナログスイッチ３７は遮断状態
となる。アナログスイッチ４３は導通状態となるのでボ
ルテージフォロワ４２の出力はアナログスイッチ４３を
介して出力端子ｖＡに接続される。

出力端子ＶＡには第２図（ｆ）、Ｖ、には第２図（ｇ）
及びＶＢには第２図（ｈ）に示す波形の電圧が出力され
る。

抵抗３５及び３８の直列接続された中間点をアナログス
イッチ３７を介して出力端子ｖＭへ供給しているのは、
同実施例の回路が低電圧動作をする場合ボルテージフォ
ロワ３４の非反転入力（ＰＭＯ８ｈランシスタで構成）
へのレベルが、Ｖｃｅ側（ＶＭＨを出力するとき）の入
力となる場合、非反転入力の閾値電圧ＩＶｔｈｌが大き
いときボルテージフォロワ３４が正常に動作できるよう
に補正するためである。つまり、直接Ｖ〜ＩＨをアナロ
グスイッチ２８を介してボルテージフォロワ３４の非反
転入力端子に入力し、その出力を抵抗３５及び３８で適
正な電圧に分割してアナログスイッチ３７を介して出力
端子ＶＭへ出力することである。

なお、インピーダンス変換時間Ｔｄｉｓｐ（第２１ｍ　
（ｆ）　）は各々のバックプレート信号Ｈ１及びＨ２が
切り替わる前後に設定される。そのため、液晶を１／Ｎ
デユーテイバイアスで駆動する場合にはＮ本のバンクプ
レート信号が存在するためフレーム周期ＴｆにおいてＮ
回存在することになる。

又インピーダンス変換時間Ｔｃ１ｉｓｐの値は制御回路
用のフォトマスクのパターンを変更することにより可能
である。

以上のようにしてインピーダンス変換回路は複数の抵抗
により分割された電圧に基づいて所定の電圧を出力端子
に出力する。

［発明の効果］ 以上詳細に説明したように本発明によれば、液晶に印加
される信号電圧が定常状態のとき複数の抵抗の接続点と
複数の出力端子との間を夫々接続し、信号電圧が過渡状
態のとき複数の抵抗の接続点と複数の出力端子との間の
接続を遮断する第１の複数のスイッチ手段と、複数の抵
抗により分割された電圧に基づいて所定の電圧を出力す
るインピーダンス変換回路と、信号電圧が過渡状態のと
きインピーダンス変換回路と複数の出力端子との間を夫
々接続し、信号電圧が定常状態のときインピーダンス変
換回路と複数の出力端子との間の接続を遮断する第２の
複数のスイッチ手段とを備えているため、静止画像が表
示されているときのみ高抵抗によりわずかに電流が流れ
て液晶のリーク電流が補われ、動画像が表示されている
ときのみインピーダンス変換回路から必要な電流が流れ
る。

即ち、静止画像が表示されているときに多大な電流が流
れないように工夫されているので、その分消費電流が少
なくなる。

【図面の簡単な説明】

第１図は本発明の液晶駆動用電源回路の一実施例を示す
回路図、第２図は第１図の実施例におけるタイムチャー
トである。 ｌＯ〜１３．３５．３８・・・抵抗、１４．２３−ＮＭ
ＯＳ　ｈ　ランジスタ、１５〜１７．２６〜２９．３６
．３７・・・アナログスイッチ、２１．３９・・・ＰＭ
Ｏ５）ランジスタ、３４．４２・・・ボルテージフォロ
ワ。

Claims (1)

【特許請求の範囲】
1. 液晶の駆動回路に接続される複数の出力端子と、一端に
   電源電圧が供給されており、互いに直列に接続されてい
   る複数の抵抗と、前記液晶に印加される信号電圧が定常
   状態のとき前記複数の抵抗の接続点と前記複数の出力端
   子との間を夫々接続し、前記信号電圧が過渡状態のとき
   前記複数の抵抗の接続点と前記複数の出力端子との間の
   該接続を遮断する第１の複数のスイッチ手段と、前記複
   数の抵抗により分割された電圧に基づいて所定の電圧を
   出力するインピーダンス変換回路と、前記信号電圧が過
   渡状態のとき前記インピーダンス変換回路と前記複数の
   出力端子との間を夫々接続し、前記信号電圧が定常状態
   のとき前記インピーダンス変換回路と前記複数の出力端
   子との間の該接続を遮断する第２の複数のスイッチ手段
   とを備えたことを特徴とする液晶駆動用電源回路。