JPH03241920A - リセット回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電源用ＩＣのリセット回路に関するものであ
る。

従来の技術 近年、電子機器の電圧源として電源用ＩＣが広く用いら
れており、電子機器の消費電力の低減のために動作モー
ドに応じて電源電圧の必要な場合のみ出力電圧を出力す
るスイッチ機能を有する電源用ＩＣが重要視されている
。

第合図は従来のリセット回路を含む電源用ＩＣの基本構
成図であり、以下リセット回路について説明する。

レギュレータ用ＩＣ内部の基準電圧を発生する基１！電
圧源２は、その出力電圧を基にして電流発生する電流発
生手段（図示せず）を出力端に有し、その電流をカレン
ト・ミラー（図示せず）でミラーして基準電圧源２自身
のバイアス電流として動作する。このタイプの基準電圧
源は、電源端子４に電圧を印加した時に回路動作の起動
がかかりに＜＜、電源電圧を印加した時に起動電圧を発
生するスターター回路１の起動電圧の助けを借りて起動
する。そして、基準電圧源２の出力端に接続された比較
器３と出力トランジスタＱ１と抵抗Ｒ１およびＲ２によ
って負帰還ループを形成し、出力端子６に安定化した出
力電圧を出力する。リセット端子５は、リセット端子５
と接地電位点との間を短絡するか又は開放するかの制御
を行って、出力端子６の出力電圧を０Ｎ−ＯＦＦする制
御を行う端子である。そして、リセット端子５の制御に
よって、出力端子６に接続された負荷を必要に応じて動
作させ、必要最小限度の電力を用いて電子機器を動作さ
せることができる。

発明が解決しようとする課題 しかしながら上記の従来の構成では、リセット端子５を
制御する電子回路の制御電圧にリップル戒分が載ってい
ると、そのリップル電圧が出力端子６の出力電圧に重畳
して、出力電圧をＯＮ・ＯＦＦする過渡期に出力端子６
に接続された電子回路が誤動作する問題があった。

又、出力電圧をＯＦＦしている時は、出力トランジスタ
ＱＩはＯＦＦ状態となっているが、スターター回路１や
比較器３等のその他の回路に電流が流れており、レギュ
レータ用ＩＣ内部の消費電流の削減ができていなかった
。

課題を解決するための手段 この課題を解決するための本発明の構成は、電子装置の
基準電圧を発生する基準電圧源と、その基準電圧を基に
して電流を発生する電流発生手段と、前記電流発生手段
の出力端に接続され前記基準電圧源にバイアス電流を供
給するカレントミラー回路と、電源電圧の投入時に起動
電流を発生し直接または間接的に前記基準電圧源に前記
起動電流を印加するスターター回路とを有し、前記基準
電圧源と前記電流発生手段と前記カレントミラー回路と
で帰還ループを形成し、エミッタが基準電位に接続され
、ベースがダイオードを介してリセット信号の制御電圧
の入力端に接続され、コレクタがスターター回路の動作
をスイッチ制御する第１のトランジスタと、エミッタが
基準電位に接続され、ベースが抵抗を介して前記制御電
圧の入力端に接続され、コレクタが前記帰還ループをス
イッチｆｆＩＪｌｌＩする第２のトランジスタを備え、
リセット信号のＭＩＷがスターター回路を動作させる時
に前記帰還ループを形成し、スターター回路を遮断する
時に前記帰還ループを遮断するようにしたものである。

作用 この構成によれば、リセット端子５の入力電圧がハイレ
ベルの時にスターター回路ｌが起動電流を発生し、直接
または間接的にその起動電流を基準電圧源２に印加して
基準電圧源２を起動し、電流発生手段とカレントミラー
回路７および基準電圧源２から成る帰還ループによって
基準電圧源２の出力電圧が維持される。

そして、リセット端子５の入力電圧がローレベル債に移
行する時、入力端子が３倍のダイオード電圧（以下ＶＤ
という〉以下になると、トランジスタＱ３を遮断して、
スターター回路ｌからカレントミラー回路に印加される
バイアス電流がカットオフされ、さらに入力電圧が下が
って２ＶＤ以下の電圧になると、トランジスタＱ４がオ
フして帰還ループを遮断し、カレントミラー回路７の出
力端に接続される全ての回路が動作を停止する。

実施例 以下本発明の実施例について、図面を参照しながら説明
する。

第１図は本発明の実施例におけるリセット回路を示し、
第２図は第１図の実施例に用いたスターター回路の具体
的な回路を示すものである。

１は起動電流を発生させるスターター回路、２は電子装
置の基準電圧を発生する基準電圧源、Ｑ６およびＲ３は
電流発生手段を構成するトランジスタと抵抗、７は電子
装置の各回路にバイアス電流を印加するカレントミラー
回路、５はリセット端子、Ｑ２〜Ｑ５とＲ３−Ｒ６およ
びＤｌはリセット回路を構成するトランジスタと抵抗お
よびダイオードである。

第１図において、電流発生手段を構成するトランジスタ
Ｑ６と抵抗Ｒ３は基準電圧源２の安定化した出力電圧を
基にしてバイアス用の電流を発生する。カレントミラー
回路７は、その人力手段Ｑに接続された電流発生手段の
出力電流をミラーして基準電圧源および他の電子回路に
バイアス電流を印加する。基準電圧源２の出力電圧は、
自ら発生した出力電圧を基にして安定化した電流を自ら
のバイアス電流源とし動作させることにより、より安定
な出力として得られる。しかし、このような型式の基準
電圧源は電源電圧の投入時に回路が起動しないことが多
く、起動時に基準電圧源２に起動電流を流し込むスター
ター回路１を必要とする。

本発明に用いるスターター回路の具体的な一例を第２図
を用いて説明する。８はスターター回路の電源端、９は
スターター回路の入力端子、１０はスターター回路の出
力端子である。抵抗＆とダイオードＤ２．Ｄ３は、トラ
ンジスタＱ１３のベース・エミッタ間にバイアスを印加
する電圧発生源であって、トランジスタＱ＋３のエミッ
タとスターター回路の入力端子１０との間電圧と、その
間に接続された抵抗Ｒ８によって決定される起動電流を
発生し、スターター回路の出力端子９から起動電流を引
き込みます。

本発明の実施例では、スターター回路の起動電流をカレ
ントミラー回路７の入力手段Ｑｕに印加し、ミラーした
電流を基準電圧源２に印加して、基準電圧源２を起動す
る型式を採用した。しかし、第２図に示すトランジスタ
０口をＮＰＮトランジスタからＰＮＰ　トランジスタに
置換え、ダイオードＤ２．Ｄ３を逆接続するとスタータ
ー回路の出力端から起動電流を吐き出すスターター回路
が構成でき、スターター回路１から基準電圧源２に直接
起動電流を印加して動作させる方法もある。

次に第１の発明について第１図、第２図と第３図を用い
て詳しく説明する。第３図はリセット入力電圧と基準電
圧源の出力電圧の特性を表わす図である。リセット端子
５にはエミッタホロワ・トランジスタＱ２のベースが接
続されており、トランジスタＱ２のエミッタから抵抗Ｒ
５を介してダイオードＤ＋のアノード抵抗Ｒ４とが共通
接続された制御入力ｍｌｌに印加される。リセット端子
５に印加される電圧がＯｖの時に電源入力端子４に電源
電圧を印加すると、トランジスタＱ２．Ｑ３．Ｑ４が遮
断状態のためにスターター回路１は動作しません。そし
て、スターター回路１からの起動電流が基準電圧源２に
印加されないために基準電圧源２は動作せず、基準電圧
源２の出力端に接続される電流発生手段、カレントミラ
ー回路７等の回路は動作しません。そして、この状態は
リセット端子５の入力電圧がＯＶからダイオード電圧（
以下ｖｏという）の２倍の値になるまで維持される。

リセット端子５の入力電圧が第３図のａ点である２ｖＤ
の値に至った時、トランジスタＱ４が導通し、トランジ
スタＱ５が確実に遮断されますが、トランジスタＱ３が
導通しないためにスターター回路１は動作せず、基準電
圧源２も動作しません。

リセット端子５の入力電圧が第３図のｂ点である３Ｖｏ
の値に至った時、初めてトランジスタＱ３が導通し、ス
ターター電源端子８とスターター入力端子１０の間に電
圧が印加され、スターター回路が起動電流を発生し、そ
の起動電流はカレントミラー回路７を介して基準電圧源
２に印加され、基準電圧源２が起動し、基準電圧源の出
力電圧はＣ点に至る。−度、基準電圧源２が起動すると
、その出力端に接続されているトランジスタＱ６および
抵抗Ｒ３より構成される電流発生手段と、カレントミラ
ー回路７を含む帰還ループで基準電圧Ｒ２の動作を保持
される。そして、電源端子４に印加される電源電圧を遮
断するか、またはトランジスタＱ５が導通して基準電圧
源２の出力端を強制的にローレベルにしない限り維持さ
れる。

次に、リセット端子５の入力電圧をハイレベルからロー
レベルに移行する時の動作を説明する。

リセット端子５の入力電圧がハイレベルから０点までの
範囲であれば、基準電圧源２の出力電圧は基準電圧源２
と電流発生手段およびカレントミラー回路７で構成され
る帰還ループによって維持される。リセット端子５の入
力電圧が下がって２Ｖ。

から３Ｖｏの範囲にある時、トランジスタＱ３が遮断す
るが、トランジスタＱ４が導通してトランジスタＱ５を
遮断しているために、前述の帰還ループは維持される。

さらに、リセット端子５の入力電圧が下がってｄ点であ
る２Ｖｏとなった時、トランジスタＱ４が遮断するため
にトランジスタＱ５が導通し、基準電圧源２の出力電圧
が低下する。なお、基準電圧源２と電流発生手段および
カレントミラー回路７で構成される帰還ループは正の帰
還であるために、−度基準電圧源の出力電圧が低下する
とその現象を加速し、その出力電圧をカットオフするよ
うに動作し、基準電圧源２の出力電圧はａ点に至る。こ
の様にして第３図に示すリセット端子５の入力端子と基
準電圧源の出力電圧の人出力特性にヒステリシス幅ｖＨ
を持たせることができる。

ヒステリシス幅ＶＨは、導通を開始するリセット端子電
圧の動作点が、ダイオードＤ１があるためにトランジス
タＱ３とＱ４との間に差異が発生するためである。例え
ばダイオードＤ＋に換えてダイオード３個を縦統接続し
たものを接続した構成にするとヒステリシス電圧ｖＨは
３Ｖｏとなり、さらにダイオードＤ１に換えてツェナー
ダイオードのアノードをトランジスタＱｓのベースに接
続し、そのカソードをＩＩＪ御入力１１１１に接続した
構成にするとヒステリシス電圧Ｖ）Ｉはツェナー降伏電
圧ＶＺとすることが可能である。

この様なリセット入力電圧に対してヒステリシス特性を
有するリセット回路を電子装置に用いると、例えばスイ
ッチング制御する人力波形にノイズ成分が重畳しても、
そのノイズ成分がヒステリシス電圧ＶＨ以下であればス
イッチング制御の過渡期に基準電圧源２の出力電圧をチ
ャタリングすることなく切換えることができ、基準電圧
＃２の出力に接続される電子回路の誤動作を防止する効
果がある。

次に第１図を用いて第２の発明について説明する。

第２の発明は、リセット端子電圧を制御して電子装置を
リセット状態にした時、電子装置全体の消費電流をなく
すことを目的としている。

第２の発明は、ベースをリセット端子５に接続されたエ
ミッタホロアトランジスタＱ２のエミッタに他端が接地
された抵抗Ｒ６の一端を接続し、トランジスタＱ２のエ
ミッタから抵抗Ｒ５を介して前述したリセット回路の＃
Ｉｌｊ入力端１１に接続して構成したものである。

このような構成によると、リセット端子５の入力電圧を
ＯＶにすると、トランジスタＱ２とＱ３およびＱ４は遮
断状態となり、トランジスタＱ３に接続されるスタータ
ー回路１が動作せず、基準電圧源２はスターター回路か
らの起動電流が印加されないために動作しない。さらに
、基準電圧源２の出力端に接続された電流発生手段なら
びにカレントミラー回路７も動作しないため、カレント
ミラー回路７の出力トランジスタＱ＋２より電源電流の
供給源とする比較器３および比較器３の出力端に接続さ
れる出力トランジスタＱ１等を含む全ての回路電流を遮
断できる。なお抵抗Ｒ４ならびにＲ５は電流制限用とし
て設けられたもので、抵抗Ｒ６はリーク対策用として設
けられたものである。

このようなリセット回路を用いたレギュレータ装置の安
定化出力端子６に他の電子装置の電源端子を接続してシ
ステムを構成すると、他の電子装置の消費電流をカット
オフすると同時に本発明のリセット研路を有するレギュ
レータ装置の消費電流をカットオフすることができ、シ
ステム全体の消費電力低減に大いに役立つ。

なお、本発明はレギュレータ用ＩＣだけでなく、他のバ
イポーラＩＣ回路においても適用できることはいうまで
もなく、ＰＮＰトランジスタとＮＰＮトランジスタを単
純に置換えた回路も本発明と同様の効果が得られること
は言うまでもない。

発明の効果 以上のように本発明は、リセット入力電圧に対して基準
電圧源の出力電圧の変化にヒステリシス特性を持たせる
ことにより、リセット端子に印加される人力波形にノイ
ズが重畳しても、切換え時に過渡的なチャタリングが発
生することがなく、基準電圧源の出力端に接続される電
子回路の過渡的な誤動作も防止できる。さらに、本発明
のリセット回路をレギュレータ用ＩＣに応用し、リセッ
ト入力端子を接地すれば、レギュレータの出力端子に接
続される電子回路の消費電流をカットオフすると同時に
、レギュレータ用ＩＣの消費電流もカットオフでき、シ
ステム全体の動作モードの必要性に応して最低限度の消
費電力でシステム全体を動作させることが可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例におけるリセット回路の回路
図、第２図は一実施例に用いたスターター回路部の具体
的な回路図、第３図は実施例のノセット入力端子と基準
電圧源の出力電圧との入出力特性図、第４図は従来のリ
セット回路の回路図である。 １・・・・・・スターター回路、２・・・・・・基準電
圧源、３・・・・・・比較器、４・・・・・・電源入力
端子、５・・・・・・リセット端子、６・・・・・・出
力端子、７・・・・・・カレントミラー回路、８・・・
・・・スターター電源端子、９・旧・・スターター出力
端子、１０・・・・・・スターター入力端子、１１・・
・・・・制御入力端、Ｑ１〜Ｑ６・・・・・・ＮＰＮ　
トランジスタ、Ｑ８〜ＱＩ２・・・・・・ＰＮＰ　トラ
ンジスタ、ＤＩ・・・・・・ダイオード、Ｒ１−Ｒ４・
・・・・・抵抗。

Claims (2)

【特許請求の範囲】
1. （１）電子装置の基準電圧を発生する基準電圧源と、そ
   の基準電圧を基にして電流を発生する電流発生手段と、
   前記電流発生手段の出力端に接続され前記基準電圧源に
   バイアス電流を供給するカレントミラー回路と、電源電
   圧の投入時に起動電流を発生し直接または間接的に前記
   基準電圧源に前記起動電流を印加するスターター回路と
   を有し、前記基準電圧源と前記電流発生手段と前記カレ
   ントミラー回路とで帰還ループを形成し、エミッタが基
   準電位に接続され、ベースがダイオードを介してリセッ
   ト信号の制御入力端に接続され、コレクタがスターター
   回路の動作をスイッチ制御する第１のトランジスタと、
   エミッタが前記基準電位に接続され、ベースが抵抗を介
   して前記制御入力端に接続され、コレクタが前記帰還ル
   ープをスイッチ制御する第２のトランジスタを備え、リ
   セット信号の制御がスターター回路を動作させる時に前
   記帰還ループを形成し、スターター回路を遮断する時に
   前記帰還ループを遮断することを特徴とするリセット回
   路。
2. （２）ベースがリセット端子に接続されたエミッタホロ
   ワトランジスタのエミッタに他端が前記基準電位に接続
   された抵抗の一端を接続し、前記エミッタホロワトラン
   ジスタのエミッタが前記制御入力端に結合され、リセッ
   ト動作時に前記リセット端子を実質的な基準電位にする
   ことを特徴とする請求項１記載のリセット回路。