JPH03239013A - 位相ロックループ回路 - Google Patents
位相ロックループ回路Info
- Publication number
- JPH03239013A JPH03239013A JP2035341A JP3534190A JPH03239013A JP H03239013 A JPH03239013 A JP H03239013A JP 2035341 A JP2035341 A JP 2035341A JP 3534190 A JP3534190 A JP 3534190A JP H03239013 A JPH03239013 A JP H03239013A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- lock state
- locked loop
- phase
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 24
- 230000010355 oscillation Effects 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は位相ロックループ回路に関し、特に電圧制御発
振器の発振周波数を設定するバラクタダイオードに印加
する電圧を得る為の昇圧回路を有する位相ロックルー１
回路に関する。
振器の発振周波数を設定するバラクタダイオードに印加
する電圧を得る為の昇圧回路を有する位相ロックルー１
回路に関する。
従来、この種の位相ロックループ回路は、第３図に示す
様に、バラクタダイオード２０２に印加する電圧をより
高くし電圧制御発振器（ＶＣＯ）２０１の出力信号のＣ
／Ｎ値をより高くする為に、昇圧回路２０９により電池
２１０の出力電圧を昇圧し、その出力をチャージポンプ
回路２０４．低域フィルタ（ＬＰＦ）２０３を経てバラ
クタダイオード２０２に印加していた。
様に、バラクタダイオード２０２に印加する電圧をより
高くし電圧制御発振器（ＶＣＯ）２０１の出力信号のＣ
／Ｎ値をより高くする為に、昇圧回路２０９により電池
２１０の出力電圧を昇圧し、その出力をチャージポンプ
回路２０４．低域フィルタ（ＬＰＦ）２０３を経てバラ
クタダイオード２０２に印加していた。
チャージポンプ回路２０４の具体的な回路を第４図に示
す、なお、第４図にはチャージポンプ回路２０４の周辺
回路ブロックも図示した。
す、なお、第４図にはチャージポンプ回路２０４の周辺
回路ブロックも図示した。
第４図において、ｆｒは基準発振回路２０８からの出力
が固定分周回路２０７によって分周された信号であり、
ｆｖはＶＣＯ２０１からの出力が可変分周回路２０５に
よって分周された信号である。
が固定分周回路２０７によって分周された信号であり、
ｆｖはＶＣＯ２０１からの出力が可変分周回路２０５に
よって分周された信号である。
位相検出回路２０６は、第５図（ｂ）に示す様に、信号
ｆｒと信号ｆｖの位相が合致した場合に出力Ａを“Ｌｏ
ｗ”とし、出力ＢをＨｉｇｈインピーダンスとする。従
って、この場合トランジスタ２０４１．２０４４は共に
オフ状態となる。
ｆｒと信号ｆｖの位相が合致した場合に出力Ａを“Ｌｏ
ｗ”とし、出力ＢをＨｉｇｈインピーダンスとする。従
って、この場合トランジスタ２０４１．２０４４は共に
オフ状態となる。
上述した従来の位相ロックループ回路は、信号ｆｖと信
号ｆｒの位相が合致した状態（ロック状態〉で、チャー
ジポンプ回路２０４のトランジスタ２０４１．２０４４
が共にオフ状態になっているにもかかわらず、昇圧回路
２０９は動作しており、電池を電源とする無線端末機器
等に使用する場合に於いては低消費電力化を目指す上に
大きな欠点となる。
号ｆｒの位相が合致した状態（ロック状態〉で、チャー
ジポンプ回路２０４のトランジスタ２０４１．２０４４
が共にオフ状態になっているにもかかわらず、昇圧回路
２０９は動作しており、電池を電源とする無線端末機器
等に使用する場合に於いては低消費電力化を目指す上に
大きな欠点となる。
本発明の位相ロックループ回路は、発振周波数制御素子
としてのバラクタダイオードを有する電圧制御発振器、
この電圧制御発振器の発振出力と基準周波数信号とを位
相比較する位相検出回路、及び、この位相検出回路の検
出結果に基づき前記バラクタダイオードに制御電圧を印
加するチャージポンプ回路を備えた位相ロックループと
、前記チャージポンプ回路に電圧を供給する昇圧回路と
を具備した位相ロックループ回路において、前記位相ロ
ックループのロック状態を検出するロック状態検出手段
を含み、このロック状態検出手段がロック状態であると
検出しているとき前記昇−圧回路を制御して昇圧動作を
停止させる。
としてのバラクタダイオードを有する電圧制御発振器、
この電圧制御発振器の発振出力と基準周波数信号とを位
相比較する位相検出回路、及び、この位相検出回路の検
出結果に基づき前記バラクタダイオードに制御電圧を印
加するチャージポンプ回路を備えた位相ロックループと
、前記チャージポンプ回路に電圧を供給する昇圧回路と
を具備した位相ロックループ回路において、前記位相ロ
ックループのロック状態を検出するロック状態検出手段
を含み、このロック状態検出手段がロック状態であると
検出しているとき前記昇−圧回路を制御して昇圧動作を
停止させる。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。
１０１はＶＣＯ１１０２はバラクタダイオード、１０３
はＬＰＦ、１０４はチャージポンプ回路、１０５は可変
分周回路、１０６は位相検出回路、１０７は固定分周回
路、１０８は基準発振回路、１０９は昇圧回路、１１０
は電池、１１１はロック状態検出回路である。これら各
回路には第３図における各回路とは異なる参照番号を付
したが、昇圧回路１０９及びロック状態検出回路１１１
を除く各回路はそれぞれ第３図における対応する回路と
同じものである。
はＬＰＦ、１０４はチャージポンプ回路、１０５は可変
分周回路、１０６は位相検出回路、１０７は固定分周回
路、１０８は基準発振回路、１０９は昇圧回路、１１０
は電池、１１１はロック状態検出回路である。これら各
回路には第３図における各回路とは異なる参照番号を付
したが、昇圧回路１０９及びロック状態検出回路１１１
を除く各回路はそれぞれ第３図における対応する回路と
同じものである。
ＶＣＯＩＯｌ、バラクタダイオード１０２．ＬＰＦ１０
３．チャージポンプ回路１０４．可変分周回路１０５１
位相検出回路１０６．固定分周回路１０７．基準発振回
路１０８は周知の位相ロックループを構成している。
３．チャージポンプ回路１０４．可変分周回路１０５１
位相検出回路１０６．固定分周回路１０７．基準発振回
路１０８は周知の位相ロックループを構成している。
ロック状態検出回路１１１は、第５図（ａ）。
（ｂ）’、（ｃ）で示す３つの状態のうち、ロック状態
でない場合、即ち、第５図（ａ）又は（ｃ）で示す状態
の場合は信号Ｃとして“Ｈｉｇｈ”を出力し、ロック状
態、即ち、第５図（ｂ）で示す状態の場合には“Ｌｏｗ
”を出力する。ロック状態検出回路１１１からの信号Ｃ
は昇圧回路１０９に印加され、昇圧回路１０９の動作を
制御する。
でない場合、即ち、第５図（ａ）又は（ｃ）で示す状態
の場合は信号Ｃとして“Ｈｉｇｈ”を出力し、ロック状
態、即ち、第５図（ｂ）で示す状態の場合には“Ｌｏｗ
”を出力する。ロック状態検出回路１１１からの信号Ｃ
は昇圧回路１０９に印加され、昇圧回路１０９の動作を
制御する。
第２図は昇圧回路１０９の詳細回路図である。
１０９１は矩形波発生回路、１０９２はゲート回路、１
０９３はトランジスタ、１０９４はインダクタンス、１
０９５はダイオード、１０９６はコンデンサである。
０９３はトランジスタ、１０９４はインダクタンス、１
０９５はダイオード、１０９６はコンデンサである。
前述した様に、ロック状態でない場合には信号Ｃは、“
Ｈｉｇｈ”である為、ゲート回路１０９２は矩形波発生
回路１０９１の出力をトランジスタ１０９３に印加し、
インダクタンス１０９４に流れる電流が断続し、インダ
クタンス１０９４で発生した逆起電力はダイオード１０
９５とコンデンサ１０９６により捕獲され、コンデンサ
１０９６の両端には電池１１０の出力電圧よりも高い電
圧が発生する。
Ｈｉｇｈ”である為、ゲート回路１０９２は矩形波発生
回路１０９１の出力をトランジスタ１０９３に印加し、
インダクタンス１０９４に流れる電流が断続し、インダ
クタンス１０９４で発生した逆起電力はダイオード１０
９５とコンデンサ１０９６により捕獲され、コンデンサ
１０９６の両端には電池１１０の出力電圧よりも高い電
圧が発生する。
昇圧回路１０９で発生した電圧はチャージポンプ回路１
０４及びＬＰＦ１０３を経てバラクタダイオード１０２
に印加される。ところが、ロック状態になるとロック状
態検出回路１１１からの信号Ｃは“Ｌ ｏ ｗ ”とな
り、矩形波発生回路１０９１の出力はトランジスタ１０
９３に達せず、昇圧回路１０９の昇圧動作は完全に停止
する。
０４及びＬＰＦ１０３を経てバラクタダイオード１０２
に印加される。ところが、ロック状態になるとロック状
態検出回路１１１からの信号Ｃは“Ｌ ｏ ｗ ”とな
り、矩形波発生回路１０９１の出力はトランジスタ１０
９３に達せず、昇圧回路１０９の昇圧動作は完全に停止
する。
以上説明した様に本発明は、ロック状態検出手段の出力
によって昇圧回路の動作を制御することにより、位相ロ
ックループがロック状態の場合は昇圧回路の動作を停止
させ、無駄な電力消費を抑えると共に、昇圧回路が発生
する雑音による受信部等への影響を極力小さくする効果
がある。
によって昇圧回路の動作を制御することにより、位相ロ
ックループがロック状態の場合は昇圧回路の動作を停止
させ、無駄な電力消費を抑えると共に、昇圧回路が発生
する雑音による受信部等への影響を極力小さくする効果
がある。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図における昇圧回路１０９を示す回路図、第３図は
従来の位相ロックループ回路の一例を示すブロック図、
第４図は第３図におけるチャージポンプ回路２０４を示
す回路図、第５図は第１図、第３図における位相検出回
路１０６．２０６の出力を示すタイムチャートである。 １０１・・・ＶＯＣ１１０２・・・バラクタダイオード
、１０３・・・ＬＰＦ、１０４・・・チャージポンプ回
路、１０５・・・可変分周回路、１０６・・・位相検出
回路、１０７・・・固定分周回路、１０８・・・基準発
振回路、１０９・・・昇圧回路、１１０・・・電池、１
１１・・・ロック状態検出回路。
第１図における昇圧回路１０９を示す回路図、第３図は
従来の位相ロックループ回路の一例を示すブロック図、
第４図は第３図におけるチャージポンプ回路２０４を示
す回路図、第５図は第１図、第３図における位相検出回
路１０６．２０６の出力を示すタイムチャートである。 １０１・・・ＶＯＣ１１０２・・・バラクタダイオード
、１０３・・・ＬＰＦ、１０４・・・チャージポンプ回
路、１０５・・・可変分周回路、１０６・・・位相検出
回路、１０７・・・固定分周回路、１０８・・・基準発
振回路、１０９・・・昇圧回路、１１０・・・電池、１
１１・・・ロック状態検出回路。
Claims (1)
- 発振周波数制御素子としてのバラクタダイオードを有す
る電圧制御発振器、この電圧制御発振器の発振出力と基
準周波数信号とを位相比較する位相検出回路、及び、こ
の位相検出回路の検出結果に基づき前記バラクタダイオ
ードに制御電圧を印加するチャージポンプ回路を備えた
位相ロックループと、前記チャージポンプ回路に電圧を
供給する昇圧回路とを具備した位相ロックループ回路に
おいて、前記位相ロックループのロック状態を検出する
ロック状態検出手段を含み、このロック状態検出手段が
ロック状態であると検出しているとき前記昇圧回路を制
御して昇圧動作を停止させることを特徴とする位相ロッ
クループ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2035341A JP2917360B2 (ja) | 1990-02-16 | 1990-02-16 | 位相ロックループ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2035341A JP2917360B2 (ja) | 1990-02-16 | 1990-02-16 | 位相ロックループ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03239013A true JPH03239013A (ja) | 1991-10-24 |
| JP2917360B2 JP2917360B2 (ja) | 1999-07-12 |
Family
ID=12439156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2035341A Expired - Lifetime JP2917360B2 (ja) | 1990-02-16 | 1990-02-16 | 位相ロックループ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2917360B2 (ja) |
-
1990
- 1990-02-16 JP JP2035341A patent/JP2917360B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2917360B2 (ja) | 1999-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0777333B1 (en) | Power saving PLL circuit | |
| US9859903B2 (en) | Method and apparatus for fast phase locked loop (PLL) settling with reduced frequency overshoot | |
| US5623523A (en) | Method and apparatus for increasing voltage in a charge pump used in a phase locked loop | |
| US5994967A (en) | Oscillator circuit employing frequency-locked loop feedback topology | |
| JPH011330A (ja) | 周波数シンセサイザ | |
| KR20080014829A (ko) | 루프 필터 크기 감소를 위한 방법 및 장치 | |
| JP2003133972A (ja) | 無線送信機を有する電子装置 | |
| JP2005502249A5 (ja) | ||
| JPH03239013A (ja) | 位相ロックループ回路 | |
| JPS6247212A (ja) | シンセサイザ装置 | |
| JP2000252817A (ja) | Ｐｌｌ回路 | |
| JPH05211451A (ja) | ラジオノイズ低減システム | |
| US3866137A (en) | Phase locked frequency divider circuitry | |
| JP3495660B2 (ja) | Ｄｃ−ｄｃコンバータ回路 | |
| JPH10256903A (ja) | Ｐｌｌ回路 | |
| JP3012609B1 (ja) | 位相同期ループ回路 | |
| JPH05315980A (ja) | 無線受信機 | |
| JPH03273710A (ja) | 半導体装置 | |
| JP2001103738A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH104350A (ja) | Ｐｌｌ−ｉｃ、およびこれを用いたｐｌｌモジュール | |
| JP3276920B2 (ja) | Ｄｃ−ｄｃコンバータを用いた電源回路 | |
| JP3000360U (ja) | 通信機器用基準信号生成回路 | |
| JP3070076B2 (ja) | 位相同期発振回路 | |
| JPH04200015A (ja) | 位相同期ループ | |
| JP3008938B1 (ja) | Ｐｌｌ回路 |