JPH03238497A - 駆動回路,表示装置及び表示方法 - Google Patents

駆動回路,表示装置及び表示方法

Info

Publication number
JPH03238497A
JPH03238497A JP2033763A JP3376390A JPH03238497A JP H03238497 A JPH03238497 A JP H03238497A JP 2033763 A JP2033763 A JP 2033763A JP 3376390 A JP3376390 A JP 3376390A JP H03238497 A JPH03238497 A JP H03238497A
Authority
JP
Japan
Prior art keywords
display
pulses
signal
electrode
digital signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2033763A
Other languages
English (en)
Other versions
JP3002490B2 (ja
Inventor
Akihiko Konoue
鴻上 明彦
Masayasu Eto
江渡 正容
Shigeo Mikoshiba
茂生 御子柴
Shinichi Shinada
品田 眞一
Mutsumi Suzuki
睦三 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=12395475&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH03238497(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2033763A priority Critical patent/JP3002490B2/ja
Publication of JPH03238497A publication Critical patent/JPH03238497A/ja
Application granted granted Critical
Publication of JP3002490B2 publication Critical patent/JP3002490B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はガス放電テレビの表示方法に係り、特にメモリ
型パネルの印加パルス数の制御を行う輝度表示方法に関
する。
〔従来の技術〕
従来、ガス放電テレビの階調表示方法は、rAC形プラ
ズマデイスプレィによる中間調動画表示」加治、他:電
子通信学会画像工学研究会資料、資料番号IT72−4
5(1973−03)で述べられている。また、メモリ
パネルについては。
例えば、御子柴、他、ソサエティー フォー インフォ
メーション デイスプレィ ダイジェストオブ テクニ
カル ペーパーズ(1984年、第91頁から94頁(
Soc、Information display。
Digest of Technical Paper
s(1984)、pP91〜94)で「アン8インチ 
ダイアゴナル ハイ・エフイカシイ タウンゼント・テ
イスチャージ メモリパネル カラー TV  デイス
プレィ」(“An8in、−Diagonal Hig
h−Efficacy Totinsend−Disc
harge Memory Panel Co1or 
TV DisPlay”)で論じられている。
〔発明が解決しようとする課題〕
上記従来技術では、ガス放電テレビの各表示陽極には同
じ数のパルス数を印加し、テレビ信号による階調の制御
は、各ビットに対応したパルスの発光の有無のみで行な
っていた。しかし、一般にテレビ信号で輝度の高い部分
は画面のごく一部のみである。従って高輝度部分以外の
部分では、発光するパルスが少ないのに全パルスが印加
されるという電力の損失があった。また、全画面の輝度
が高くなるとき、観測者にとってまぶしいという現象が
生し、それに対する考慮も欠けていた。
本発明の目的は、上記従来技術の問題点である。
暗い部分の印加波形の無効電力(容量性負荷を駆動する
場合の電力)を少なくし、また、画面の平均的な輝度が
高いときのまぶしさをなくすことにある。
〔課題を解決するための手段〕
上記目的を達成するために本発明においては。
テレビ信号のIHの映像信号のピーク電圧値を検出し、
この値がコントラストの最大値に近くなるようにに倍し
、パネル表示時に、各Hに対応する表示陽極に印加する
パルス数を各ビット全てに↓/k倍して表示する。例え
ば、A/D変換器を10ビツトとすると1024段階の
レベルが出力される。今、IH内のR,G、B3色の映
像信号で最大の輝度レベルが200段階目とする。その
とき、IHの全ての映像信号を4倍にする。具体的には
A/Dの10ビツトのうち下位8ビツトを上位8ビツト
に移せばよい。この上位8ビツトでガス放電テレビを表
示する。この場合、ガス放電テレビの表示は8ビツトで
ある。この1H表示に、Hに対応した表示陽極の各ビッ
ト(60〜67)の全パルス数を1/4とする。すなわ
ち、例えば、最大コントラスト表示時の表示陽極のパル
ス数がbo:bl:・・・b7=4:8:・・・:51
2のとき、この表示陽極のパルス数をbo:bl・・・
b7=1:2:4・・・:128とする。このようにす
ると、表示陽極に印加するパルス数が減り、発光しない
パルスが少なくなり、発光パルス数対印加パルス数の比
が大きくなり、表示陽極の無効電力を減らすことができ
る。
また、従来では、A/Dが10ビツトでも上位8ビツト
で表示(ガス放電パネルの表示が8ビツト)していたた
め、暗い部分では階調数が少なかった。本発明では、暗
い画面でも多くの階調ビット数で表示するため表示画質
が向上する。今の例ではに=4倍と仮定したが、表示陽
極のパルス数の変えられる範囲が後述の実施例で7段階
までとなるので、最大に=7となる。ただし、この場合
A/D出力をに倍するときはディジタル演算を行う。ま
た、アナログ映像信号をに倍するときは、ゲインコント
ロール増幅器を用いる。
次に、ガス放電テレビは後述の実施例で示すように、フ
ィールドメモリを有している。これらの信号で1画像信
号の各ビットに重みを付け、数フィールドにわたって加
算する。この加算値があるレベル以上であるとき、全表
示陽極に印加する全ビットのパルスの数を減少させる。
例えば、白表示の輝度の高い信号が広い面積で表示され
る時、観測者がまぶしさを感じないように全画面の輝度
を低下させる。
従来のブラウン管でのこの輝度低下方法については、N
HK  カラーテレビ教科書「上JS52゜10.20
P139で達人られている。
〔作用〕
本発明を実施するにあたっては、IHの映像信号からピ
ーク電圧値を検出し、この1Hの映像信号をし倍する必
要がある。そのためにはIHの映像信号を保持する必要
があり、例えばこれをIH遅延線又は、ディジタル的手
段を用いて保存する。
ディジタルで保存する場合、信号をに倍する必要からA
/D変換器はガス放電テレビ表示する8ビツトよりも多
くする必要がある。例えばkを最大7とする場合にはγ
補正も考慮して4ビット多くしたA/D変換器が必要で
ある。しかし、このA/D変換器のビット数を多くする
必要が生ずるのは暗い画像でも8ビツトの表示をするた
めであり、その必要がないときには、A/D変換器を9
ビツトまたは10から11ビツトでもよい、そのように
低いビットのA/D変換器でも、画質を維持し、表示陽
極の無効電力を減少することができる。
1Hの映像信号をに倍する場合、アナログ信号であれば
、ゲインコントロール増幅器を用いる。
このときはIH遅延線を用い、γ補正をアナログで行な
えば、このときのA/D変換器は8ビツトでよい。それ
に対してディジタル信号に変換された映像信号をに倍す
るときには、演算回路を用いるか、又はROMを用いる
のがよい。ROMの場合は、例えばに=1から7までの
7つのROMを切り換えて信号を入力する。
数フィールドに渡って信号を積分するには、例えば、A
/D変換器出力の上位ビットのいくつかをフィールドご
とに加算して、各ビットに重みをつけて総合的な加算値
を出す、この場合、加算信号をいくつかのフィールドに
渡って積分する必要があり、それにはシフトレジスタを
用いる。この加算値と判定回路を通して最終的な表示陽
極へ送る信号を制御する。
〔実施例〕
以下、本発明の一実施例を第1図から第14図までを用
いて説明する。
先ず、ガス放電テレビのパネル構成、動作を第2図から
第4図までを用いて説明する。
第2図は、ガス放電パネルの1つのセルの断面を示す。
基板200上に第1電極(陰極)220がBa又はNi
、LaBG等の材料で形成されている。一方1面板21
0には、第3電極(表示陽極)240が印刷等の技術で
形成されている。また、図に示す放電空間(表示放電空
間250と補助放電空間270)が穴の開いたスペーサ
を何枚も重ねる等の手段で形成され、図中に示す第2電
極(補助陽極)230が配置される。第1電極220と
第3を極240の間で放電(表示放電)が生じると1表
示数電空間250内のガス(Xe又はN e −X e
 、 He −X e等の混合ガス)から紫外線が発生
し、螢光体260が発光して表示が行われる。第1電極
220と第2電極230との間では、いわゆる種火放電
(補助放電)が発生し、この補助放電が第1電極220
と第3電極240との間の表示放電に移行するかの制御
は、第2電極230に印加するパルスの有無で行う、こ
の補助放電を螢光体260を励起しないため、表示発光
には影響を与えない。
第3図はガス放電パネル301の各電極の配線の例を示
す図である。ガス放電パネル301の各セル302の第
I電極と第3電極は、横方向に第1電極リード線304
(K工、に2・・・)と第3電極リード線303(A工
IA2・・・)に配線され、第2電極は縦方向に補助陽
極リード線305(S工1s2・・・)に配線されてい
る。ここで、パネルを上下に2分割して2行同時駆動す
る場合は、補助陽極電極リード線305をパネルの中央
部で分離する。
これらの各電極に印加する電圧波形を第4図に示す。図
中、vkは第1電極リード線に印加する電圧波形、パル
ス400はガス放電パネル301の1ラインをアドレス
するパルスで、第1電極アドレスパルスと称する。この
第1電極アドレスパルス400のパルス幅は、第4図の
例では1ラインをアドレスするために割り当てられた時
間幅Δと同じにしである0例えば、各ラインの走査時間
をIHとし、1フイールドに240ライン(2行同時駆
動のパネルの半分のライン数)で8ビット階調表示する
時は、Δ″:8μsとなる。
図中、Vsは第2電極リードに印加するパルス電圧波形
を示し、パルス410は第2電極パルスで、第1電極ア
ドレスパルス400よりもパルス幅が狭く、Δの時間幅
の後方に位置する。この第2電極パルス410は、テレ
ビ信号の内容によって有無が変化する0図中、V&は第
3電極リードに印加する電圧波形を示し、第1電極リー
ドと第3電極リートのライン番号の同じものに対しては
、図中第3電極に印加する幅の狭いパルス420を第1
電極アドレスの直後から階調のビット数に応じたパルス
数だけ連続的に印加する。
次に、各電極間の放電状態を、第4図、I、II。
■の期間に対応させて説明する。
第1電極にアドレスパルス400が印加されると1期間
Iで第1電極と第2電極の間で放電が生じる。これを補
助放電と呼ぶ。この放電経路は、第2図の補助放電空間
270で生じ、この空間270の壁面には螢光体が塗布
されておらず、パネルの前面から見て隠れた構造をして
いるため、表示画質への影響は少ない。
次に、第2電極にパルス第4図410が印加される■の
期間では、第I電極と第2電極の電位差が小さくなるた
め、第1電極と第2電極の間の放電は止まる。しかし、
あらかじめIの期間で種火放電(補助放電)が行われて
いたため、■の期間では第1電極の近接に空間電荷が多
数存在することから、第1電極と第3電極の間で放電が
生じる。
このように、放電が第2電極から第3電極に移ることを
、ここではスイッチングと呼ぶ。スイッチングが行われ
ると、第1電極と第3電極の間の放電経路(第2図表石
数電空間250)に荷電粒子が多数発生する。
次に第4図■の期間では、第3電極にパルス幅の狭いパ
ルス420が先ず印加される。上記■の期間のスイッチ
ングにより、表示放電空間に荷電粒子が多数存在するた
め、このパルス420によって、第1電極と第3電極の
間でパルス的な放電が生じる。このパルス放電によって
表示放電空間にさらに荷電粒子が生成し、次のパルスも
放電する。このように、■の期間では、パルスが連続的
に印加されている間、または、このパルス放電を止める
ような新たな電位が第1電極に印加されるまで続く。こ
れをパルスメモリと称する。このパルス放電によって、
第2図の螢光体260を励起して表示発光が行われる。
表示発光させない場合は、第4図の第2電極のパルス4
10を取り除く、その場合、スイッチングは行われず、
第1電極と第3電極の間で放電が生じないため、第2図
の表示放電空間250内の荷電粒子は少ない。従って、
第3電極にパルス420を印加しても放電は発生せず、
第2図中の螢光体260を励起することもない。
従って、第2電極のパルス410は第1電極と第3電極
の間の放電を制御する役目をし、このパルスの有無によ
って表示輝度を任意に制御することができる。
次に、ガス放電パネルの階調の表示方法を8ビット階調
(256階調)を例に第5図を用いて説明する。第5図
は、1フイールド(NTSCテレビ信号の場合は176
0秒)の間に第1電極に印加する電圧波形Vb と第3
電極に印加する電圧波形Vaの1例をしめす図である。
第1電極には、1フイールドにビットに対応した8つの
パルスを印加し、各々bo、bl、・・・、b7のアド
レスパルスと呼ぶ。第3電極に印加するパルスは、第4
図、第5図に示すように、アドレスパルス400の印加
直後から始まり、次のアドレスパルスが来る前にパルス
が終わる。その各々のパルス数は。
bo、bl、b2.・・・に対応して、その比を1=2
:4:8・・・:128とすれば、2進符号の256階
調が構成される。この各々の第3電極のパルス列を放電
させるか否かの制御は、前記に示した各巻bo、bl、
b2・・・のアドレスパルスに対応した第2電極のパル
ス(第4図410)の有無によつて行う。なお、第4図
中期間Hにおける発光が無視できない場合は、これによ
る輝度も考慮に入れて第3電極のパルス数を配分する。
この輝度レベル(コントラスト)は、各ビットの第3電
極に印加するパルス数で制御する。第1表は7段階のコ
ントラストを示す各ビットの第3電極パルス数を示す。
ただし、この例ではスイッチングによる明るさをほぼ第
3電極パルス1個分と等しいとしている。
第  1  表 第1図は、γ補正、1H遅延線、ピーク検出・k倍増幅
等をアナログ映像信号処理で行う本発明の一実施例を示
す図である。
G(緑)、B(青)、R(赤)のアナログ映像信号10
をアナログγ補正回路11に入力する。
このγ補正回路11は、テレビ放送局でγ特性を持たせ
た信号を元に戻す回路で、ガス放電テレビがブラウン管
と異なりγ特性を持たないので、信号振幅対輝度の特性
を線形に戻す回路である。この回路は、例えばダイオー
ド折線近似回路で行う。
γ補正された信号はピーク検出回路工6とIH遅延線1
2に入力する。
ピーク検出回路16は、例えば第6図に示すように電圧
比較器(コンパレータ)を用いる。この第6図ではGの
信号(γ補正後の信号)607のみを示しているが、B
、Rの信号についても同様である。γ補正後の信号60
7は6段階のコンパレータ600に入力する。各比較電
圧は、最大信号に対して、1/7,2/7・・・6/7
のレベルに設定しておく。この比較器の出力をノン・リ
トリガラブル3人力モノステーブルマルチバイブレータ
601に入力し、マルチバイブレータ601の出力パル
ス幅を1H(463,5μs)以上とすれば、映像信号
が各比較レベル以上であれば、IHのブランキング期間
にHighの信号を出力する。ここでマルチバイブレー
タはHのブランキング期間の後方でリセットする。この
各比較信号をラッチ回路602でクロックをHのブラン
キング期間とすれば、ラッチ出力はブランキング期間で
6本の信号を出力する。これを、ROM604に入力す
るが、ここで、B、Rの同様な信号もROM604に出
力する。
このROM604の内容は、各コンパレータ、ラッチ出
力の最大値のみに対応して7本の制御信号606を出力
する。この7本の信号606は、信号のピークレベルを
比較器の1/7,2/7.・・・6/7に対応して出力
する。この606の制御信号をコントロール電圧発生回
路605に入力し、これにより、ゲインコントロール増
幅器13の増幅度を制御して、IH遅延線12で1Hお
くれたアナログ映像信号を増幅する。
第7図は、第6図のコントロール電圧発生回路の一例を
示したものである。700はゲインコントロール増幅器
13の増幅度をコントロールする電圧発生回路で、ゲイ
ンコントロール増幅器13の増幅度を、7倍、7/2倍
、773倍、7/4倍、715倍、7/6倍、1倍とな
るように電圧値を設定する。各コントロール電圧値はス
イッチ回路701に入力し、このスイッチ回路701の
制御は第6図ROM604の制御信号606で行う。こ
こで信号ピークレベル対増幅度の関係は第2表のように
する。
第1図に戻り、k倍増幅器で増幅されたアナログ映像信
号は8ビツトのA/D変換器14に入力し、ディジタル
信号に変換された後フレームメモリエ5に格納する。な
お、ピーク検出回路16でHごとの増幅度をメモリ17
に格納する。フレームメモリ15に格納されたディジタ
ル映像信号は、ガス放電パネル301の表示に合った時
間で読み出され、シフトレジスタ22を介して第2電極
駆動回路23によって高電圧信号に変換された後、第3
図305の第2電極リードに印加する。
一方、第I電極を駆動する信号は第工電極用ROM24
から発生し、シフトレジスタ26.第2電極駆動回路2
5を介してガス放電パネル301の第1電極リート(第
3図304)に印加する。
第3電極を駆動する信号は第3電極用ROM群18から
に倍したHの信号に対応してROMを選択する。そのと
きの選択回路19と制御信号27の具体的な回路例を第
8図に示す。各コントラストレベルl〜7は表1に示す
。表示陽極に印加する各ビットのパルス数に対応してい
る。これらのコントラストレベル1〜7のROM800
の選択は第3表に示す。
第  3  表 これらの・ROMの選択は第8図↓9に示すデータセレ
クタ(選択回路)で行うが、その制御信号27は第1図
のメモリ↓7から発生する信号27である。ここで、第
8図データセレクタエ9の出力信号は、第1図のシフト
レジスタ20に入力し、直並列変換するため、第3電極
用ROMの読み出しは、1H,2H,・・・の順番で読
み出す。従って、この読み出し順に従って各Hのコント
ラストレベルを決めるROMを切り換えて行く。第1図
でシフトレジスタ20に入力された信号は第3電極駆動
回路21を介して、パルスの位相とパルス幅を決めてパ
ネル301の第3電極リード(第3図303)に印加す
る。
第9図は、本発明のピーク検出、IHメモリ、k倍増幅
をディジタル回路で実現したときの一実施例を示す回路
ブロック図である。
テレビ信号のG(緑)、B(青)、R(赤)の3原色 
アナログ映像信号10は、各々A/D変換器900でデ
ィジタル信号に変換される。この例では、A/D変換器
900を12ビツトとしているが、これは、γ補正をす
るために1ビツト、暗い画像でも階調を多くするために
3ビツト・ガス放電テレビの階調表示に8ビツトの合計
で12ビツトとしたものである。従って暗い画像で従来
と同じ階調数でもよい場合にはA/D変換器は9ビツト
でよい。
このA/D変換された12ビツトの映像信号をγ補正回
路910を通して11ビット信号とする。
次に、このγ補正の出力信号を1Hメモリ912とピー
ク検出器911に入力する。ピーク検出器911の回路
図の一例を第10図に示す。γ補正回路910の出力(
bo〜blo)の各色信号の上位3ビツト(blo、b
9.b8)914をデマルチプレクサ1000に入力し
、7段階の信号に変換する。ここで7段階とするのは前
記表のコントラストレベルが7段階であり、A/D変換
器の入力信号の最大振幅値をA/D変換器規格の最大振
幅の7/8倍しておく。その各々の出力をカウンタ10
01に入力し、カウンタ動作は1Hの映像信号の存在す
る期間で、リセットはIHのブランギング期間で行う。
各カウンタの出力全てをオア(OR)回路100−.2
に入力すれば、1Hのディジタル信号で工つでもそのレ
ベルにあればハイ()Iigh)信号となる。それぞれ
のレベルの各G。
B、Rの信号をOR回路1003に入力すれば出力信号
はG、B、Rの最大値が検出できる。
これらの回路構成をすべてのレベル(7レベル)で行い
、その信号をROM1004に入力する。このROM1
004は各レベルの最上のみに対応して3ビツトの2進
符号のレベルを表示する。これをラッチ回路1005に
入力し、カウンタ1001がリセットされる寸前にラッ
チすれば、出力信号A、B。
C1006はIH倍信号最大振幅を7段階(3ビツト必
要)で出力する。
第9図に戻り、ピーク検出信号を用いて、IHメモリ9
12で1H遅延された信号をに倍回路913に倍にする
この回路913の例を第11図に示す。第11図ではデ
ィジタル信号のに倍をROMを用いて行っている。bo
からbloまでのテレビ信号を各巻に=l、に=7/6
.に=715.7/4・・・7/2,7のROMに入力
する。このkの値は前記第1表で示したコントラストレ
ベルに対応している。各ROMll0Iの出力をデータ
セレクタ1108によって、最大輝度信号A、B、C1
006で7つのROMから1つだけ取り出す。IH内の
最大輝度のレベルをこの例では7段階に分け、低いレベ
ルの方からkの値をに=7.7/2・・・7/6゜上に
対応させてに倍して行く。この輝度レベルの制御信号A
、B、C1006は、第9図のHの番号に対応させてメ
モリ17に格納する。各に倍された信号は上位8ビツト
のみを第9図15のフレームメモリに格納する。
上記、以降の動作は第1図と同じである。
第I2図は、1画面の全体の明るさを検出し、数フィー
ルド分を加算して表示画面のコントラストを制御して、
明るさの大きい画面を表示したときに観測者がまぶしく
ない様にする回路構成の実施例である。
同図10に示すアナログ映像信号G、B、Rを9ビツト
のA/D変換器1200でA/D変換し、γ補正回路(
ROM)1201で8ビットディジタル信号とする。こ
の信号をフレームメモリ15に格納すると共に重み付は
カウンタ1202で信号の輝度をカウントしていく。
この重み付はカウンタ1202は、例えば第I3図に示
すように、各ビット(上位ビットのいくつかでもよい)
の信号をカウンタ1300でカウントして行き、加算器
1301で信号加算するときに、加算器1301の2進
符号のレベルをビットに対応して1ビツトずつずらせて
行く。この加算器出力が1302のフィールド積分輝度
信号となる。
このフィールド積分輝度信号1302を第14図に示す
シフトレジスタ1400に入力する。このシフトレジス
タのクロック信号をV(垂直走査信号)とすると、エフ
イールドごとに信号がシフトレジスタ内を転送する。そ
のうち、第14の例では8フイールドの積分輝度信号を
加算器1401で加算すればコントラスト制御信号↓2
04を得る。
このコントラスト制御信号1204は第12図の選択回
路19に入力し、第3電極のROM群から前記第1表に
示すコントラストレベルのROMを選択する。
なお、第12図に示す、全画面の積分輝度から表示のコ
ントラストを制御する方法と、第1図又は第9図に示す
IHのピーク輝度からコントラストレベルを制御する方
法を同時に行っても本発明に含まれる。
〔発明の効果〕
本発明によれば、1Hの映像信号のピークを検出し、そ
れをに倍して最大輝度に近い信号に変換し、ガス放電パ
ネル表示時に、コントラストを1/kで表示するので、
第3電極に印加するパルスの数が大幅に減り、回路消費
電力が大幅に少なくなるという効果がある。また、暗い
画面でも階調数が増加するため、画質の向上が得られる
という効果もある。また、明るい画面で輝度を落すので
、観測者にとってまぶしくないという効果もある。
本発明はガス放電パネルに限って述べたが、階調や輝度
をパルスの数や表示時間幅で制御する他の表示素子にも
適用される。
【図面の簡単な説明】
第1図は本発明の一実施例を示す回路構成図、第2図は
ガス放電パネルの一つのセルの断面図。 第3図はガス放電パネルの電極配線図、第4図はガス放
電パネルの各電極印加電圧波形図、第5図はメモリ型ガ
ス放電パネルの階調表示の説明図、第6図は信号のピー
ク検出回路の例を示す図、第7図はコントロール電圧発
生回路の例を示す図、第8図は第3電極用ROM群と選
択回路の例を示す図、第9図は本発明の他の実施例を示
す回路構成図、第10図はディジタルで信号のピークを
検出する回路の例を示す図、第11図はディジタル信号
をに倍する回路の例を示す図、第12図は画面の平均輝
度からコントラストを制御する本発明の一実施例を示す
回路構成図、第13図は重み付はカウンタの例を示す図
、第14図は数フィールドに渡って平均輝度を出すため
の回路構成の例を示す図である。

Claims (1)

  1. 【特許請求の範囲】 1、文字または映像信号をディジタル信号に変換して表
    示するディジタル信号表示素子において、表示するため
    に印加するパルスの数またはパルスの幅を各表示ビット
    の比を変えることなく、その絶縁値を文字又は映像信号
    によつて制御することを特徴とするディジタル信号表示
    素子の表示方法。 2、上記特許請求の範囲第1項記載の方法において、表
    示素子にメモリ型ガス放電テレビを用いたことを特徴と
    するディジタル信号表示素子の表示方法。 3、上記特許請求の範囲第1項記載の方法において、表
    示するために印加するパルスの数またはパルスの幅を制
    御する信号が、1H(水平走査期間)内の信号のピーク
    電圧値であることを特徴とするディジタル信号表示素子
    の表示方法。 4、上記特許請求の範囲第1項、第3項記載の方法にお
    いて、1H内の信号のピーク電圧値が表示の最大階調数
    に近くなるようにk倍し、表示素子のそのHに対応する
    電極に印加する表示のためのパルスの数又はパルスの幅
    をある特定のコントラスト表示時の1/k倍として表示
    したことを特徴とするディジタル信号表示素子の表示方
    法。 5、上記特許請求の範囲第1項記載の方法において、表
    示するために印加するパルスの数又はパルスの幅を制御
    する信号が、少なくとも1フィールド以上の文字又は映
    像信号の振幅積分値であることを特徴とするディジタル
    信号表示素子の表示方法。 6、上記特許請求の範囲第1項および第5項記載の方法
    において、少なくとも1フィールド以上の文字又は映像
    信号の積分値があるレベル以上になつたとき、全Hに対
    応する電極に印加する表示のためのパルスの数又はパル
    ス幅を均一に減じることを特徴とするディジタル信号表
    示素子の表示方法。
JP2033763A 1990-02-16 1990-02-16 駆動回路,表示装置及び表示方法 Expired - Lifetime JP3002490B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2033763A JP3002490B2 (ja) 1990-02-16 1990-02-16 駆動回路,表示装置及び表示方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2033763A JP3002490B2 (ja) 1990-02-16 1990-02-16 駆動回路,表示装置及び表示方法

Related Child Applications (5)

Application Number Title Priority Date Filing Date
JP07722599A Division JP3472718B2 (ja) 1999-03-23 1999-03-23 表示装置及び表示方法
JP07722499A Division JP3367453B2 (ja) 1999-03-23 1999-03-23 表示装置及び表示方法
JP11077228A Division JPH11316575A (ja) 1999-03-23 1999-03-23 駆動回路、表示装置及び表示方法
JP11077226A Division JPH11316574A (ja) 1999-03-23 1999-03-23 駆動回路、表示装置及び表示方法
JP11077227A Division JPH11311976A (ja) 1999-03-23 1999-03-23 駆動回路、表示装置及び表示方法

Publications (2)

Publication Number Publication Date
JPH03238497A true JPH03238497A (ja) 1991-10-24
JP3002490B2 JP3002490B2 (ja) 2000-01-24

Family

ID=12395475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2033763A Expired - Lifetime JP3002490B2 (ja) 1990-02-16 1990-02-16 駆動回路,表示装置及び表示方法

Country Status (1)

Country Link
JP (1) JP3002490B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001042814A (ja) * 1999-07-08 2001-02-16 Lg Electronics Inc ディスプレイ駆動装置及びその駆動方法
JP2002536689A (ja) * 1999-02-01 2002-10-29 トムソン ライセンシング ソシエテ アノニム 表示装置の電力レベル制御方法及び装置
WO2002101704A1 (en) * 2001-06-12 2002-12-19 Matsushita Electric Industrial Co., Ltd. Plasma display and its driving method
JP2004245969A (ja) * 2003-02-12 2004-09-02 Sanyo Electric Co Ltd Elディスプレイの駆動装置
US7023406B1 (en) 1999-05-14 2006-04-04 Nec Corporation Method and apparatus for enhancing peak luminance on plasma display panel
US7161607B2 (en) 2002-03-18 2007-01-09 Lg Electronics Inc. Method of driving plasma display panel and apparatus thereof
JP2008203906A (ja) * 2001-01-18 2008-09-04 Lg Electronics Inc プラズマディスプレーパネルのグレイスケール表現方法
JPWO2008149842A1 (ja) * 2007-06-08 2010-08-26 ソニー株式会社 表示装置、表示装置の駆動方法およびコンピュータプログラム
US7911417B2 (en) 2001-01-18 2011-03-22 Lg Electronics Inc. Method and apparatus for expressing gray levels in a plasma display panel
US8035578B2 (en) 2000-03-08 2011-10-11 Fujitsu Hitachi Plasma Display Limited White balance correction circuit and correction method for display apparatus that display color image by controlling number of emissions or intensity thereof in accordance with plurality of primary color video signals

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002536689A (ja) * 1999-02-01 2002-10-29 トムソン ライセンシング ソシエテ アノニム 表示装置の電力レベル制御方法及び装置
US7023406B1 (en) 1999-05-14 2006-04-04 Nec Corporation Method and apparatus for enhancing peak luminance on plasma display panel
JP2001042814A (ja) * 1999-07-08 2001-02-16 Lg Electronics Inc ディスプレイ駆動装置及びその駆動方法
US8704735B2 (en) 2000-03-08 2014-04-22 Hitachi Maxell, Ltd. Display method of plasma display apparatus and plasma display apparatus
US8405577B2 (en) 2000-03-08 2013-03-26 Hitachi, Ltd. White balance correction circuit and correction method for display apparatus that displays color image by controlling number of emissions or intensity thereof in accordance with plurality of primary color video signals
US8223174B2 (en) 2000-03-08 2012-07-17 Hitachi, Ltd. White balance correction circuit and correction method for display apparatus that displays color image by controlling number of emissions or intensity thereof in accordance with plurality of primary color video signals
US8035578B2 (en) 2000-03-08 2011-10-11 Fujitsu Hitachi Plasma Display Limited White balance correction circuit and correction method for display apparatus that display color image by controlling number of emissions or intensity thereof in accordance with plurality of primary color video signals
JP2008203906A (ja) * 2001-01-18 2008-09-04 Lg Electronics Inc プラズマディスプレーパネルのグレイスケール表現方法
US7911417B2 (en) 2001-01-18 2011-03-22 Lg Electronics Inc. Method and apparatus for expressing gray levels in a plasma display panel
CN100346375C (zh) * 2001-06-12 2007-10-31 松下电器产业株式会社 等离子体显示面板显示装置及其驱动方法
US7728791B2 (en) 2001-06-12 2010-06-01 Panasonic Corporation Plasma display panel display device and driving method therefor
US7180481B2 (en) 2001-06-12 2007-02-20 Matsushita Electric Industrial Co., Ltd. Plasma display and its driving method
WO2002101704A1 (en) * 2001-06-12 2002-12-19 Matsushita Electric Industrial Co., Ltd. Plasma display and its driving method
US7760212B2 (en) 2002-03-18 2010-07-20 Lg Electronics Inc. Method of driving plasma display panel and apparatus thereof
US7161607B2 (en) 2002-03-18 2007-01-09 Lg Electronics Inc. Method of driving plasma display panel and apparatus thereof
JP2004245969A (ja) * 2003-02-12 2004-09-02 Sanyo Electric Co Ltd Elディスプレイの駆動装置
JPWO2008149842A1 (ja) * 2007-06-08 2010-08-26 ソニー株式会社 表示装置、表示装置の駆動方法およびコンピュータプログラム
JP5381709B2 (ja) * 2007-06-08 2014-01-08 ソニー株式会社 表示装置、表示装置の駆動方法およびコンピュータプログラム
US8797367B2 (en) 2007-06-08 2014-08-05 Sony Corporation Display device, display device drive method, and computer program

Also Published As

Publication number Publication date
JP3002490B2 (ja) 2000-01-24

Similar Documents

Publication Publication Date Title
US7023406B1 (en) Method and apparatus for enhancing peak luminance on plasma display panel
KR100445731B1 (ko) 표시장치의구동회로
US7466292B2 (en) Plasma display apparatus
JPH04211294A (ja) 表示装置、階調表示方法及び駆動回路
JP3715969B2 (ja) 色信号補正装置及び画像表示装置
US5856823A (en) Plasma display
US20050099367A1 (en) Electron emission device and driving method thereof
JPH03238497A (ja) 駆動回路,表示装置及び表示方法
JPH10333639A (ja) 画像表示装置
US20030210211A1 (en) Driving circuit and method of metal-insulator-metal field emission display (MIM FED)
JP2856203B2 (ja) 表示装置
JP3367453B2 (ja) 表示装置及び表示方法
KR20000000730A (ko) 플라즈마 디스플레이 패널의 구동장치
KR100292535B1 (ko) 플라즈마표시장치의구동방법및장치
JP4393157B2 (ja) 色温度変化補償方法、画像表示方法、及びプラズマ表示装置
KR100486684B1 (ko) 플라즈마 디스플레이 패널의 구동장치
JP3472718B2 (ja) 表示装置及び表示方法
JP2002354378A (ja) プラズマディスプレイ
JPH11311976A (ja) 駆動回路、表示装置及び表示方法
JPH11316575A (ja) 駆動回路、表示装置及び表示方法
JP2908410B2 (ja) 表示装置、駆動回路及び階調表示方法
JP2908411B2 (ja) 表示装置、駆動回路及び階調表示方法
JP3121308B2 (ja) 表示装置及び階調表示方法
JPH11316574A (ja) 駆動回路、表示装置及び表示方法
JPH01163795A (ja) 2値表示パネル画像表示装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071112

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081112

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081112

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091112

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101112

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101112

Year of fee payment: 11