JPH03234052A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、半導体集積回路装置、さらには耐サージ機能
を有する半導体集積回路装置に適用して有効な技術に関
するもので、例えば電磁波などによって負のサージ電圧
が印加されるかも知れないところに使用される半導体集
積回路装置に利用して有効な技術に関するものである。

［従来の技術］ 半導体集積回路装置、特に実装状態にある半導体集積回
路装置では、電源ラインに重畳して半導体集積回路装置
内に侵入する負のサージ電圧による破壊が問題となる。

この電源ラインから侵入するサージ電圧は、例えば電磁
波などによって生じる。

半導体集積回路装置の中で使用され耐サージ手段として
は、（１）内部素子の耐圧を高める、（２）パワー・ツ
ェナー・ダイオードでサージ電圧をクランプする、（３
）電荷集中が起きにくいレイアウトパターンを採用する
などが提案されている。

また、半導体集積回路装置の外で使用されるものとして
は、リレーコイルなどの誘導負荷に並列にサイリスタを
接続し、このサイリスタを上記負荷に誘導されるサージ
電圧で導通動作（トリガー）させることにより、上記負
荷の通電制御を行なう素子の破壊を防止する保護回路が
公知となっている（米国特許４，６６５，４５９号明細
書）。

［発明が解決しようとする課題］ しかしながら、上述した技術には、次のような問題のあ
ることが本発明者らによってあきらかとされた。

すなわち、上述した（１）および（２）の手段では、サ
ージ・エネルギーを確実に吸収できるようにするため、
非常に大面積の素子を形成しなければならない。このた
め、必要な半導体基板面積いわゆるチップ面積が著しく
大きくなって、最近の微細化された半導体集積回路装置
の中では実現が困難である。（３）の手段では、吸収可
能なサージ・エネルギーに限界があって、大きなサージ
電圧には対応できない。

また、上述した保護回路は、リレーコイルなどの誘導負
荷を比較的大電力で制御するパワー素子の保護を目的と
したものであって、電源ラインから侵入する負のサージ
に対しては効果がない。

本発明の目的は、半導体基板（チップ）の面積を大型化
することなく、負のサージ電圧に対する耐サージ機能を
半導体基板集積回路装置に内蔵させるという技術を提供
することにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。

［課題を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、ＰＮ接合によって分離される半導体領域に回
路素子を形成するとともに、電源電位と逆極性のサージ
電圧が印加されたときに導通動作することによって上記
サージ電圧を吸収するサイリスタを、上記ＰＮ接合を用
いて半導体基板内に形成するというものである。

［作用］ 上記した手段によれば、負のサージ電圧をサイリスクの
導通動作によって吸収することができるとともに、その
導通動作を行なうサイリスタが半導体基板の厚み方向に
積層されているため、表面から見た素子面積のわりに大
きなサージ吸収容量をもたせることができる。

これにより、半導体基板の面積を大型化することなく、
負のサージ電圧に対する耐サージ機能を半導体集積回路
装置に内蔵させるという目的が達成される。

［実施例］ 以下、本発明の好適な実施例を図面に基づいて説明する
。

なお、各図中、同一符号は同一あるいは相当部分を示す
。

第１図は本発明の技術が適用された半導体集積回路装置
の要部における素子構成を示す。

同図に示す半導体集積回路装置は、いわゆるバイポーラ
７ＭＯ３型の構成をなしていて、Ｎ型半導体基板１にＰ
型分離拡散層２が形成され、このＰ型分離拡散層２の中
に多数のＮ型ウェル拡散層３が島状に形成されている。

Ｎ型半導体基板１は正の電源電位子Ｖｄｄに接続される
。

Ｐ型分離拡散層２はＰＮ接合による分離領域を形成し、
各ウェル層３，４をそれぞれ電気的に独立させている。

各Ｎ型ウェル拡散層３はそれぞれ、ＮＰＮバイポーラト
ランジスタＱ１％ｐチャンネルＭＯＳトランジスタＭｐ
ｌ、ＮチャンネルＭＯＳトランジスタＭｎ１などの回路
素子を形成するための半導体領域を提供する。

ここで、上記半導体集積回路装置には、第１、第２の２
つのＮ型ウェル拡散層３Ａ−，３Ｂを用いてサージ吸収
回路１０が形成されている。

第１のＮ型ウェル拡散層３ＡにはＰ型ベース拡散層４と
Ｎ型エミッタ拡散層５が形成されている。

Ｎ型エミッタ拡散層５は基準電位（接地電位）ＧＮＤに
接続されている。

第２のＮ型ウェル拡散層３ＢにはＰ型ベース拡散層４だ
けが形成されている。このＰ型ベース拡散層５は基ｆ１
！ｌ電位（接地電位）に接続されるとともに、抵抗Ｒを
介してＮ型ウェル拡散層３に接続されている。抵抗Ｒは
拡散層などを用いて形成される。

これにより、第２図に示すように、ＮＰＮバイポーラト
ランジスタＴｒｉ、ＰＮＰバイポーラトランジスタＴｒ
２、抵抗Ｒ、ダイオードＤ１およびＤ２によるサージ吸
収回路１０が等価的に構成されている。

Ｔｒｉ、Ｔｒ２は、Ｎ型半導体基板１内に形成されたＰ
型分離拡散層２と、このＰ型分離拡散層２内に形成され
たＮ型ウェル拡散層３と、このＮ型ウェル拡散層３内に
形成されたＰ型ベース拡散層４の４層接合によるサイリ
スタＳＲを形成する。

ダイオードＤ１とＤ２は、電源電位十Ｖｄｄと基準電位
ＧＮＤの間で互いに逆向きに直列接続されているととも
に、その中間接続点がＴｒｉのベースおよびＴｒ２のコ
レクタに接続されている。

抵抗ＲはＴｒ２のベースと基準電位ＧＮＤの間に接続さ
れている。

以上のように構成された半導体集積回路装置について、
以下その動作を説明する。

まず、Ｎ型半導体基板１に正の電源電位十Ｖｄｄが印加
される正常動作状態では、トランジスタＴｒｉとダイオ
ードＤ２が逆バイアスされるため、トランジスタＴｒｉ
とＴｒ２によるサイリスタＳＲは導通動作しない。この
状態では、Ｎ型半導体基板１が基準電位ＧＮＤから分離
されて、通常の回路動作が行なわれる。

ここで、電源ラインに電磁波などによる負のサージ電圧
Ｖｓｒｇが重畳し、これがＮ型半導体基板１に印加され
ると、ダイオードＤ１がブレークダウンしてダイオード
Ｄ２に電流が流れる。これによってトランジスタＴｒｌ
にコレクタ電流が長れ、このＴｒｌのコレクタ電流がＴ
ｒ２のベース電流になって、ＴｒｉとＴｒ２によるサイ
リスタＳＲが導通動作する。このサイリスタＳＲの導通
動作によって、上記負のサージ電圧Ｖｓｒｇが基準電位
ＧＮＤ側にクランプされる。

以上のようにして、負のサージ電圧Ｖｓｒｇがサイリス
タＳＲの導通動作によって吸収される。

このとき、そのサージ電圧Ｖｓｒｇを吸収するサイリス
タＳＲがＮ型半導体基板ｌの厚み方向に積層状態で形成
されているため、表面から見た素子面積のわりに大きな
サージ吸収容量が得られる。

したがって、半導体基板の面積を大型化することなく、
電源ラインからの負のサージ電圧に対する耐サージ機能
を半導体集積回路装置に内蔵させることができる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。

例えば、負の電源電位で動作する半導体集積回路装置で
は、正のサージ電圧で導通動作するサイリスタを形成す
ることが行なわれる。

また前述のＴＲ２は特別に回路追加しなくても例えばソ
ースがＧＮＤに接続されたＮ　　ＭＯＳ等他の目的の素
子で構成してもよい。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるバイポー９７０ＭＯ
３型の半導体集積回路装置に適用した場合について説明
したが、それに限定されるものでなく、例えばＭＯＳあ
るいはバイポーラだけの半導体集積回路装置にも適用で
きる。

［発明の効果］ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。

すなわち、半導体基板の面積を大型化することなく、電
源ラインからの負のサージ電圧に対する耐サージ機能を
半導体集積回路装置に内蔵させることができるという効
果が得られる。

【図面の簡単な説明】

第１図は本発明による半導体集積回路装置の要部におけ
る素子構造の概略を示す図、 第２図は上記半導体集積回路装置の要部における等価回
路図である。 １・・・・Ｎ型半導体基板、２・・・・Ｐ型分離拡散層
、３・・・・Ｎウェル拡散層、４・・・・Ｐ型ベース拡
散層、５・・・・Ｎ型エミッタ拡散層、ＳＲ・・・・サ
イリスタ、Ｔｒｉ、Ｔｒ２・・・・サイリスタＳＲを形
成するトランジスタ、ＤＩ、Ｄ２・・・・ダイオード、
Ｍｐｌ、Ｍｎ２・・・・通常動作時の回路素子として使
用されるＭＯＳトランジスタ、Ｑｌ・・・・通常動作時
の回路素子として使用されるバイポーラトランジスタ、
十Ｖｄｄ・・・・電源電位、−Ｖｓｒｇ・・・・サージ
電圧。 （イｑ由回工ｉ）

Claims (1)

1. 【特許請求の範囲】 １、ＰＮ接合によって分離される半導体領域に回路素子
   が形成される半導体集積回路装置であって、電源電位と
   逆極性のサージ電圧が印加されたときに導通動作するこ
   とによって上記サージ電圧を吸収するサイリスタを有す
   るとともに、このサイリスタが上記ＰＮ接合を用いて半
   導体基板内に形成されていることを特徴とする半導体集
   積回路装置。 ２、上記サイリスタは、Ｎ型半導体基板内に形成された
   Ｐ型分離拡散層と、このＰ型分離拡散層に形成されたＮ
   型ウェル拡散層と、このＮ型ウェル拡散層内に形成され
   たＰ型拡散層の４層接合によって形成されていることを
   特徴とする特許請求の範囲第１項記載の半導体集積回路
   装置。