JPH03233639A - マイクロプログラム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプログラム制御装置、特に共通データ
バスに接続された複数のデータ処理用のＬＳＩにより構
成されたマイクロプログラム制御装置に関する。

〔従来の技術〕

従来、この種のマイクロプログラム制御装置は、ＬＳＩ
間のデータバスを介しての情報の転送をマイクロプログ
ラムの制御の下に行なっていて、データエラーに関して
は受信側のＬＳＩでパリティエラーの検出を行なうが、
送信側での制御情報の保存を行なっていない。

〔発明が解決しようとする課題〕

上述した従来のマイクロプログラム制御装置は、受信側
でエラーを検出してからクロック信号を停止するまでに
、各ＬＳＩの内部状態が変ってしまい、障害解析に有効
な情報が失なわれてしまう。従って送信側のＬＳＩを特
定するためには、人手によるプログラム解析、またはマ
イクロアドレストレーサを使用する必要があり、データ
バスでのエラーの場合には被疑ＬＳＩを特定できないと
いう欠点がある。

〔課題を解決するための手段〕

本発明のマイクロプロセッサ制御装置は、複数のフィー
ルドからなるマイクロ命令語を格納する制御記憶から読
出されたマイクロ命令語をマイクロ命令レジスタに保持
し、共通のデータバスに接続された複数のデータ処理用
のＬＳＩのそれぞれにこのマイクロ命令レジスタの複数
のフィールドを解読させ、イネーブル信号を生成させて
自ＬＳＩのレジスタ内のデータを前記データバスへ出力
させるイネーブル信号送出手段と、前記データバスから
の入力データを自ＬＳＩのレジスタへ書込む書込み手段
とを持たせて、ＬＳＩの間の情報転送を行なわせるマイ
クロプログラム制御装置において、それぞれのＬＳＩは
、前記イネーブル信号を保持するイネーブル信号保持手
段と、前記入力データのパリティエラーを検出するエラ
ー検出手段とを宵し、これらのＬＳＩの何れかの前記エ
ラー検出手段からのエラー検出出力で全ての前記ＬＳＩ
のイネーブル信号保持手段の内容の変化とシステムクロ
ック信号とを停止させる停止手段を有することにより構
成される。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例のブロック図で、データ処理
用のＬＳＩ３．４および５がデータバス６に接続され、
制御記憶１に接続されたマイクロ命令レジスタ２からの
マイクロ命令語がＬＳＩ３および４に与えられて処理が
行なわれる場合を示している。ＬＳＩ３はマイクロ命令
解読回路３１、レジスタ３２１，３２２，３２３、選択
回路３９、イネーブル信号保持用のイネーブル記憶フリ
ップフロップ（以下フリップフロップをＦ／Ｆという）
３３、選択回路３９の選択信号を保持するバスインデイ
ケードＦ／Ｆ３４、バスドライバ３７、バスレシーバ３
８、データバスパリティチエツク回路３６、データバス
パリティエラーＦ／Ｆ　３５を有していて、ＬＳＩ４も
ＬＳＩ３と同様に構成されている。またマイクロプログ
ラム制御回路としてデータバスパリティエラーＦ／Ｆ３
５．４５・・・の出力の論理和をとるＯＲ回路８を有す
る構成となっている。

以上の構成において、制御記憶１に格納されたマイクロ
命令語は逐次読出されてマイクロ命令レジスタ２に格納
される。マイクロ命令語はフィールド２１．〜２４の４
つから成り、フィールド２１、〜２３がデータバスの制
御および内部レジスタの書込み制御に関与する。残る第
４のフィールド２４は分岐先アドレス情報である。そこ
で、例えばマイクロ命令語のフィールド２１および２２
がＬＳＩ３へ入力され、マイクロ命令解読回路３１でデ
コードされ、レジスタへの書込み指示の場合ハ、データ
バス８のデータをレシーバ３８を介して任意のレジスタ
３２１，３２２，３２３へロードする。またデータのア
ンロード（読出し）の場合は、選択回路３９に選択信号
３１ｂを供給し、アンロードの対象となるレジスタを選
択すると共に、バスイネーブル信号３１ａを論理“１”
とし、データバス６上へデータを出力する。このときイ
ネーブル記憶Ｆ／Ｆ　３３にはバスイネーブル信号３１
ａが、バスインデイケードＦ／Ｆ　３４には選択信号３
１ｂの情報が一時格納される。受信側ＬＳＩ４では入力
データをパスレシーバ４８を介して受信し、パリティチ
エツク回路４６でエラーチエツクを行ない、その結果を
データバスパリティエラーＦ／Ｆ　４５へ登録する。

もし、エラーが検出されなければ入力データはレジスタ
４２１．〜４２４のいずれかへロードされ、同様の操作
が引続きマイクロ命令レジスタ２の内容に基ずき行なわ
れる。

もし、パリティチエツク回路４６でエラーが検出される
と、データバスパリティエラーＦ／Ｆ４５がセットされ
、ＯＲ回路８を介して出力されるホールド信号８ａによ
って、ＬＳＩ３およびＬＳＩ４のそれぞれのイネーブル
記憶Ｆ／Ｆ　３３および４３．パスインデイケードＦ／
Ｆ３４および４４ならびにデータバスパリティエラーＦ
／Ｆ３５および４５がホールドされ、さらに、クロック
制御回路７に指示してクロックを停止する。クロックが
停止するまでには数クロックの遅延があルタめ、マイク
ロ命令レジスタ２および内部レジスタのデータは書換え
らえてしまう可能性がある。しかし、イネーブル記憶Ｆ
／Ｆ　４２および３２がホールドされているため、障害
検出時の被疑ＬＳＩとして、送信側３または受信側４の
特定が可能となる。

〔発明の効果〕

以上説明したように本発明は、各ＬＳＩ単位にデータバ
スのイネーブル信号を記憶する手段を設けておくことに
より、パスエラー時の被疑ＬＳＩの特定を容易にできる
という効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図である。 １・・・制御記憶、２・・・マイクロ命令レジスタ、３
．４．５・・・ＬＳｌｌＢ・・・データバス、７・・・
クロック制御回路、８・・・ＯＲ回路、２１．〜２４・
・・フィールド、３１．４１・・・マイクロ命令解読回
路、３３．４３・・・イネーブル記憶フリップフロラ７
’、３４．４４・・・パスインデイケードフリップフロ
ップ、３５．４５・・・データバスパリティエラーフリ
ップフロップ、３６．４８・・・データバスパリティチ
エツク回路、３７．４７・・・パスドライバ、３８．４
８・・・パスレシーバ、３９．４９・・・選択回路、３
２１，３２３，４２１．〜４２４・・・レジスタ。

Claims (1)

【特許請求の範囲】
1. 　複数のフィールドからなるマイクロ命令語を格納する
   制御記憶から読出されたマイクロ命令語をマイクロ命令
   レジスタに保持し、共通のデータバスに接続された複数
   のデータ処理用のＬＳＩのそれぞれにこのマイクロ命令
   レジスタの複数のフィールドを解読させ、イネーブル信
   号を生成させて自ＬＳＩのレジスタ内のデータを前記デ
   ータバスへ出力させるイネーブル信号送出手段と、前記
   データバスからの入力データを自ＬＳＩのレジスタへ書
   込む書込み手段とを持たせて、ＬＳＩの間の情報転送を
   行なわせるマイクロプログラム制御装置において、それ
   ぞれのＬＳＩは、前記イネーブル信号を保持するイネー
   ブル信号保持手段と、前記入力データのパリテイエラー
   を検出するエラー検出手段とを有し、これらのＬＳＩの
   何れかの前記エラー検出手段からのエラー検出出力で全
   ての前記ＬＳＩのイネーブル信号保持手段の内容の変化
   とシステムクロック信号とを停止させる停止手段を有す
   ることを特徴とするマイクロプログラム制御装置。