JPH03232275A - イメージセンサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 の 本発明は、固体撮像素子を用いたイメージセンサに関す
る。

吏米立１亙 イメージセンサは、静止画（スチル）及び動画ビデオカ
メラ等に広く用いられているが、いずれも、その解像度
を上げることが強く要望されている。

そのための手段として、従来、様々な方策が考えられて
いるが、その１つに、エリア（２次元）イメージセンサ
を振動させることにより（いわゆる「画素ずらし」）、
有効画素数を増やすという方法がある（例えば、特開昭
５８−１１１５８０．５９−２３１９８１．５９−２３
１９８６、６０−７２３８０号等）。また、非常に画素
数の多い（解像度の高い）ライン（１次元）センサを、
その長手方向と直角方向にスキャンすることにより、高
解像度の２次元画像を得るという方法も考えられている
。

上記従来の方法のうち、前者の「画素ずらし」の方法で
は、このようにすることによる解像度の向上は、画素数
を高々２〜４倍程度にしたものと同等に過ぎない。また
、エリアセンサを振動させない方向に関しては、解像度
の向上はなされない。

これを避けるためにセンサを２次元的に振動させようと
すると、機械的駆動機構が複雑になるばがりか、撮像ス
ピードの点でも不利になる。

が　　しよ゛と　る 後者の方法では、ラインセンサを構成する画素数を、例
えば１０００〜７５００程度に高集積化すれば、非常に
高解像度の画像が得られるが、ラインセンサの長手方向
と直角方向（すなわち、ラインセンサがスキャンされる
方向）における解像度も同様に高め、ラインセンサのス
キャンを正確に制御するためには、そのラインセンサの
スキャン方向での位置を正確に検出する必要がある。特
開昭６２−１２８６６２号公報には、このラインセンサ
の位置検出のために、ラインセンサのスキャン位置を示
す発光素子からの参照光を別の１次元撮像素子に投影す
ることにより検出していた。しかし、この方法では、画
像光検出用のラインセンサとスキャン位置検出用の一１
次元撮像素子とが別の基板上にあるため、スキャン位置
の精度が十分に保障されないという問題があった。

本発明はこのような問題を解決し、画像光検出用のライ
ンセンサのスキャン位置をきわめて正確に検出し、それ
により、そのスキャンを高精度で制御し、高解像度の２
次元画像を検出することのできるイメージセンサを提供
することを目的とする。

るだめの 上記目的を達成するため、本発明に係るイメージセンサ
では、１次元的に配列された光電変換素子群をそれに直
交する方向に走査することにより２次元画像を検出する
イメージセンサにおいて、上記１次元配列光電変換素子
群が配置されているのと同一基板上に走査位置検出用素
子を設けたことを特徴とする。

ここにおける走査位置検出用素子としては、１次元配列
光電変換素子群の配列方向と直交する方向に配列された
別の１次元光電変換素子群であってもよいし、あるいは
、走査位置検出用の参照光を反射する金属皮膜であって
もよい。

作ヨー月− １次元配列光電変換素子群の走査は、このイメージセン
サと検出しようとする２次元画像との相対的位置を素子
群の配列方向に直交する方向に周期的に振動させること
により行われる。これには、イメージセンサを振動させ
る場合と像の方を振動させる場合があるが、いずれの場
合であっても、走査が行われている間、１次元配列光電
変換素子群（ラインセンサ）と同一の基板上にある走査
位置検出用素子はラインセンサと常に同じ動きをする。

このため、１次元配列光電変換素子群の走査時の位置は
常に正確に検出される。

炎ｌ乳 以下、本発明の実施例を図面を参照しつつ説明する。

〈画像入力装置〉 第３図は本発明に係るイメージセンサを用いた画像入力
装置の全体構成を示すブロック図である。

二の装置は、光学像を電気信号に変換して記憶する画像
入力部１、その電気信号に所望の処理を加えて出力する
画像処理部２、それに、その出力を顕画像に変換する画
像再生部３から成る。以下、各部の構成を説明する。

画像入力部１は、被写体像を結像させるための光学系１
０、結像された被写体像を対数圧縮された電気信号に変
換して一時的に記憶するラインタイプ（線形）のイメー
ジセンサ１１、イメージセンサ１１又は被写体像を走査
するスキャン部１２、イメージセンサ１１の駆動回路１
３、イメージセンサ１１又は被写体像の走査位置を検出
する位置検出部１４、イメージセンサ１１から出力され
るアナログ信号をデジタル信号に変換するＡ／Ｄ変換部
１５、そのデジタル信号の冗長度を低減する情報圧縮部
１６、情報圧縮されたデジタル信号を記憶する記憶部１
７、画像入力部１全体の動作を制御するＣＰ０１８、電
源スィッチやレリーズスイッチ等を含む操作部１９、及
び、各部に動作電源電圧を供給する電源部２０がら成る
。

画像処理部２は、画像入力部１からの電気信号を一時的
に記憶するバッファメモリ２１、その電気信号に所望の
処理を加える画像処理部２２、画像処理された電気信号
を所定のフォーマットに変換するインタフェイス２３か
ら成る。

画像再生部３は、プリンタ３１、デイスプレィ３２等か
ら成る。

次に、この装置の動作を説明する。操作部１９の電源ス
ィッチをＯＮにすると、電源部２０からの電圧が各部に
供給される。この状態で操作部１９のレリーズスイッチ
を押すと、ＣＰＵ１８からの指令に基づき、スキャン部
１２、駆動回路１３、位置検出部１４が同期して動作し
、イメージセンサ１１又は被写体像のスキャンが開始さ
れる。このスキャンが行われている間、光学系１０によ
りイメージセンサ１１に結像された被写体像は、次々と
イメージセンサ１１における光電変換素子群に入射する
。入射した光は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラ
ーフィルタで３原色に分解され、それぞれの色の光の強
さに応じた電気信号がフォトダイオードで生成される。

生成された電気信号は対数圧縮され、イメージセンサ１
１における電荷結合素子部に送ら−れて、そこで−時的
に保持される。スキャンが終了すると、ＣＰＵ１８から
の指令により、−時的に保持されていた電荷量情報が電
荷結合素子部から順次読み出され、Ａ／Ｄ変換部１５に
よりデジタル信号に変換される。これらのデジタル信号
は情報圧縮部１６に送られ、元のデータ長の１／１０〜
１／１０００に圧縮された後、記憶部１７に記録される
。この記憶部１７としては、Ｅ２ＰＲＯＭのような不揮
発性メモリを用いてもよいし、また、ＤＲＡＭやＳＲＡ
Ｍのような揮発性のメモリにバックアップ電源を付加し
て用いてもよい。なお、位置検出部１４は、現在イメー
ジセンサ１１のどの部分をスキャンしているかをリアル
タイムに検出するためのものであり、その詳細な構成は
後に述べる。

〈画像入力部〉 第４図及び第５図は前記画像入力部１の構成例である。

図中、４０はイメージセンサ１１を封止するパッケージ
、４１はイメージセンサ１１の第１保護層、４２は赤外
線を遮蔽するカットフィルタ、４３は第２保護層、５０
は発光ダイオード（ＬＥＤ）や半導体レーザ（ＬＤ）等
の発光素子、５１は絞り、５２は投光光学系、１２０は
スキャン用の透明板である。

パッケージ４０としては、例えばＰＧＡ（Ｐｉｎ　Ｇｒ
ｉｄ　Ａｒｒａｙ）等が使用できる。保護層は、通常の
固体撮像装置においては第１保護層４１の１層だけであ
るが、本実施例では更に第２保護層４３を設けている。

これは、第１保護層４１は結像面に近いので、その上に
埃等が付着すると直ちにノイズになってしまうため、ア
フォーカルの位置に第２保護層４３を設けることにより
、埃等をそこでとどめ、結像面のイメージセンサ１１上
で目立たなくするためである。

赤外線カットフィルタ４２は、図示の位置でなくても、
被写体とイメージセンサ１１の間であればどこに位置し
ていてもよい。このフィルタ４２を設けるのは、イメー
ジセンサ１１上に配される各色のカラーフィルタが赤外
線を透過し、また、イメージセンサ１１を構成するシリ
コンフォトダイオードが赤外線に対して感度を有するた
めである。なお、紫外線カツトフィルタも取り付けると
、より望ましい。これは、カラー固体撮像装置は、入射
光をＲ（赤）、Ｇ（緑）、Ｂ（青）（又はＣ（シアン）
１Ｍ（マゼンタ）、Ｙ（イエロー））の３原色に分解す
るために、通常、有機の染料や顔料を分散させたカラー
フィルタを用いているが、紫外線が当たると、これらカ
ラーフィルタが退色して色ズレを起こしてしまうからで
ある。シャッター９も同様の目的で取り付けられたもの
である。すなわち、イメージセンサ１１は電気的に電荷
蓄積時間を制御できるので、その露光時間は電気的に制
御可能であり、この目的にはメカニカルシャッターは必
要がない。しかし、露光の必要がないときにシャッター
９を閉じておくことにより、イメージセンサ１１におけ
るカラーフィルタの劣化を防止することができる。もち
ろん、シャッター９や紫外線カツトフィルタが無くても
本イメージセンサの本来的動作に影響はない。

発光素子５０、絞り５１、投光光学系５２は、後述する
位置検出のためのモニタ光をイメージセンサ１１の所定
の位置に照射するのに用いる。第４図はイメージセンサ
１１を動がしてスキャンする方式を示しておトハ　第５
図は被写体像を動がしてスキャンする方式を示している
。イメージセンサ１１を動かす方式としては、マグネッ
トとコイルを用いて磁気的に動かす方式、バネ等を用い
て機械的に動かす方式、ステッピングモータを用いて電
動で駆動する方式等、種々の方式を適宜採用することが
できる。また、被写体像を動かす方式としては、第５図
に示すように、光学系１０とイメージセンサ１１の間に
透明板１２０を設け、それをモータで回転させる方式、
或いは、結像用のレンズやミラー等の光学系１０を動か
す方式等が考えられる。もちろん、スキャンの方式はこ
こに例示した方式だけに限定されるものではなく、同様
の効果が得られるのであれば、他の種々の方式を用い得
る。

くイメージセンサの構成〉 第１図はイメージセンサ１１の全体構成を示す図である
。（ａ）は１次元的に配列された光電変換素子群を３列
有し、それぞれにＲ（赤）、Ｇ（緑）、Ｂ（青）（又は
Ｃ，Ｍ、Ｙ）の分光フィルタを付けて、３色での撮影が
一度でできるように構成した例である。

また、（ｂ）は１次元的に配列された光電変換素子群を
１列だけ有する場合の例である。まず、（ａ）の場合に
ついて説明する。

第１図（ａ）において、５３はスキャン位置検出のため
の光電変換素子群、Ｒ（Ｎ）は赤色光成分に感度を有す
るＮ番目の光電変換素子群、Ｇ（Ｎ）は緑色光成分に感
度を有するＮ番目の光電変換素子群、Ｂ　（Ｎ）は青色
光成分に感度を有するＮ番目の光電変換素子群、Ｖ　（
Ｎ）はＮ番目の垂直方向電荷結合素子群、Ｈ（Ｎ）はＮ
番目の水平方向電荷結合素子群、ＯＰ　（Ｎ）はＮ番目
の出力信号を表す。本実施例においては、各色の充電変
換素子群Ｒ（Ｎ）、　Ｇ　（Ｎ）、　Ｂ　（Ｎ）、垂直
方向電荷結合素子群Ｖ（Ｎ）、及び水平方向電荷結合素
子群Ｈ（Ｎ）で１つのブロックを形成しており、Ｎ個の
ブロックで１つのイメージセンサ１１を形成している。

このように構成することにより、第１図（ａ）に示すよ
うに、スキャンする範囲は隣接ブロック間の間隔（光電
変換部Ｒ（１）とＲ（２）の間隔）Ｄのみで済み、スキ
ャン時間が短いという利点がある。つまり、垂直方向の
必要画素数をＨとすると、スキャンする画素数はＧ＝Ｍ
／Ｎでよい。例えば、Ｍ＝４０００．　　Ｎ＝４０とす
ると、Ｇ＝Ｍ／Ｎ＝１００画素分だけスキャンすればよ
いことになる。また、２次元タイプのイメージセンサを
構成するのに比べると、光電変換素子群の数は（１／Ｎ
）で済む。従って、イメージセンサ１１を製造する際に
充電変換素子群に欠陥が生じる確率が大幅に減少し、歩
留まりは飛躍的に改善される。

第１図（ａ）のイメージセンサ１１の詳細な構造を第６
図（ａ）を用いて説明する。・イメージセンサ１１にお
けるＲ（赤色光）成分に対する第１番目の光電変換素子
群Ｒ（１）は、横長の赤色光フィルタＦ６、フィルタＦ
、の長手方向に沿って配列された複数個の受光素子ＰＤ
Ｒ，各受光素子ＰＤＲに対応して設けられた対数圧縮部
ＬＧＲより成る。Ｇ（緑色光）成分に対する光電変換素
子群Ｇ（１）やＢ（青色光）成分に対する光電変換素子
群Ｂ（１）も同様に構成されている。

イメージセンサ１１に被写体像の光が入射すると、各カ
ラーフィルタＦ　Ｒ，Ｆ　ａ、　Ｆ　ｅの分光透過率に
応じて特定の波長範囲の光だけが透過して各受光素子Ｐ
　Ｄ　Ｒ，Ｐ　Ｄ　ｏ、　Ｐ　Ｄ　ｓに入射し、その入
射光量に比例した光電流が各受光素子Ｐ　Ｄ　Ｒ，Ｐ　
Ｄ　ａ、　Ｐ　Ｄ　ｅで発生する。この光電流は各対数
圧縮部Ｌ　Ｇ　Ｒ，Ｌ　Ｇ　ａ、　ＬＧａにおいて対数
圧縮され、電荷信号ＱＲ，ＱＧ、ＱＢとして垂直方向電
荷結合素子群■（１）に入力され、−時保持される。次
の１ライン分の充電変換が終了すると、垂直方向電荷結
合素子群■（１）に保持されている電荷は、その電荷結
合素子群■（１）内で１段（図で下方向に）転送され、
新たな信号が前の部分に転送される。このように次々と
光学像が電荷量に変換されて、上から垂直方向電荷結合
素子群■（１）に注入され、結合素子■（１）内部で下
方に転送される。そして、必要な回数の光電変換が終了
すると（すなわち、第１図（ａ）の距離りのスキャンが
終了すると）、垂直方向電荷素子群■（１）に−時的に
保持されている画像情報は１ライン分ずつ水平方向電荷
結合素子Ｈ（１）に転送され、１画素ずつ順次読み出さ
れるのである。

このように、このイメージセンサ１１は、高速で撮影し
た被写体像の情報を垂直方向電荷結合素子■（１）内に
アナログ的に一時記憶しておき、撮影終了後に読み出す
ように構成しであるので、−旦高速で撮影した被写体像
の情報を、後に比較的遅いクロックで読み出すことがで
きる。

以上の構成及び動作は、第１番目の光電変換素子群Ｒ（
１）、　Ｇ　（１）、　Ｂ　（１）、垂直方向電荷結合
素子群■（１）、水平方向電荷結合素子群Ｈ（１）より
なる第１番目のブロックについてのみ説明したが、第２
番目から第Ｎ番目のブロックについても同様に構成され
、同様に動作する。

第１図（ａ）において、５３ａ、　５３ｂ、　５３ｃ、
　・−・はスキャン位置検出用の受光素子群である。各
受光素子ＰＤＲ，Ｐ　Ｄ　ａ、　Ｐ　Ｄ　ｅの幅をｄｌ
、各対数圧縮部ＬＧＲ，ＬｃＧ、ＬＧＢの幅をｄ２とす
ると、ｄ　２＝　ｎ　Ｘ　ｄ　＋　（ｎは自然数）とし
ておくことが望ましい。なぜなら、スキャンの際、各受
光素子が前の受光素子（Ｐ　Ｄ　Ｇの場合はＰ　Ｄ　Ｒ
，Ｐ　Ｄ　ｓの場合はＰ　Ｄ　ＲとＰＤ、）の位置と一
致する方が信号を形成する際に都合がよいためである。

なお、本実施例では、ｎ＝１、つまり、１画素のサイズ
がｄ　＋　Ｘ　ｄ　＋となっている。また、位置検出用
の受光素子５３ａ、　５３ｂ、　５３ｃ、−・・・は、
間隔ｄ、で各受光素子Ｐ　ＤＲ，Ｐ　ＤＧ、　Ｐ　ＤＢ
に対応した位置に配置することが望ましい。

第６図（ｂ）はイメージセンサ１１をスキャンするとき
の動作を説明するための図である。Ｌｌ、　Ｌ２．　Ｌ
３．・・・はそれぞれ水平方向についての１ラインを示
しており、ｒ＊　ｇ　＋　１）はそれぞれ受光素子群Ｒ
（１）、　Ｇ　（１）、　Ｂ　（１）に含まれる個々の
受光素子、ｔｏ−ｔ４は時刻、Ｓはイメージセンサ１１
のスキャン方向を示している。時刻ｔｏからスキャンを
開始し、時刻ｔ４　、　ｊ２＋　ｊ３＋ｔ４には受光素
子ｒ１ｇ、ｂがそれぞれ図示された位置にあるものとす
ると、ラインＬ１のＲ（赤色光）成分は時刻ｔｏに、Ｇ
（緑色光）成分は時刻ｔ２に、Ｂ（青色光）成分は時刻
ｔ４にそれぞれ出力される。同様に、ラインＬ２のＲ成
分は時刻ｔ、に、Ｇ成分はｔ３に、Ｂ成分はｔ５にそれ
ぞれ出力される。この関係を第１表に示す。

このようにすれば、水平方向のみならず、垂直方向につ
いても、１ラインのデータを赤色光、緑色光、青色光の
３面色に分解できるので、解像度を１受光素子の幅ｄ１
まで上げることができる。

第１表 この場合、同一時刻にＲ，Ｇ、Ｈの原色を同一場所で受
光することはできないが、読み出しのときにタイミング
が一致するように処理することは容易である。また、ク
ロックのタイミングを変えることにより一致させること
もできる。これを実現するためには、個々の受光素子ｒ
（又はｇｌ　　又はｂ）がどの位置にあるかを正確に検
出するが、或いはスキャン速度を厳密に制御して常に一
定の速度でスキャンしなければならない。上述の位置検
出部１４はそのために設けられており、十分に細く絞っ
たモニタ光をイメージセンサ１１の位置検出素子群５３
に照射することにより、厳密なスキャン位置を検出する
ようになっている。

次に第１図（ｂ）の例について、説明する。図中、Ｐ　
Ｅ　Ｔ　（Ｎ）はＮ番目の光電変換素子群であり、第１
図（ａ）のＲ（Ｎ）、　Ｇ　（Ｎ）、　Ｂ　（Ｎ）の代
わりに設けられている。その他の素子５３、Ｖ　（Ｎ）
、　Ｈ（Ｎ）、　ＯＰ　（Ｎ）ハ第１図（ａ）と同じも
のである。本実施例においては、１次元的に配列された
１列の光電変換素子群ＰＥＴ（Ｎ）、垂直方向電荷結合
素子群Ｖ（Ｎ）及び水平方向電荷結合素子群Ｈ（Ｎ）が
１つのブロックを形成しており、Ｎ個のブロックで１つ
のイメージセンサ１１を形成しているのは、前の例と同
じである。また、スキャンする範囲が隣接ブロック間の
距離（光電変換部Ｐ　Ｅ　Ｔ　（１）とＰ　Ｅ　Ｔ　（
２）との間の距離）Ｄのみで済み、スキャン時間が短く
て済むという点も、前の例と同じである。本実施例では
、更に、前の例（第１図（ａ））と比較すると、構造が
簡単であり、水平方向の画素ピッチを小さくすることが
でき、チップサイズを小さくすることができるという利
点を有する。但し、カラー化する場合には、同一イメー
ジセンサ１１を３枚用いて３板式カメラとするか、或い
は、Ｒ，Ｇ、Ｂ（又は、Ｃ，Ｍ、Ｙ）ストライプフィル
タを用いる必要がある。

第１図（ｂ）のイメージセンサ１１の詳細な構造と作用
について、第７図により詳しく説明する。このイメージ
センサ１１の第１列目の光電変換素子群ＰＥ　Ｔ　（１
）は、水平方向に沿って１次元的に配列された複数個の
受光素子ＰＤ、各受光素子ＰＤに対応して設けられた対
数圧縮部ＬＧから成る。垂直方向電荷結合素子■（１）
は対数圧縮部ＬＧに隣接して位置している。受光素子Ｐ
Ｄに被写体からの光が入射すると、その光量に比例した
光電流が受光素子ＰＤで発生する。この光電流は、対数
圧縮部ＬＧで対数圧縮され、電荷信号として垂直方向電
荷結合素子■（１）に入力されて、−時保持される。前
の例と同様、次の１ライン分の光電変換が終了すると、
その信号は上から垂直方向電荷結合素子■（１）に注入
され、垂直方向電荷結合素子ｖ（１）内部では、電荷信
号は１段ずつ下方に転送される。このようにして必要な
回数（ｎ　ｃ回）の光電変換が終了すると（すなわち、
全スキャンが終了すると）、垂直方向電荷結合素子群■
（１）に保持されている電荷は水平方向電荷結合素子Ｈ
（１）に転送され、１画素ずつ順次読み出されて行く。

なお、本実施例では、受光素子ＰＤの水平・垂直方向配
列ピッチをｄ、対数圧縮部ＬＧの垂直方向の長さをＤい
　垂直方向電荷結合素子■（１）のシフトレジスタの１
ビット当りのピッチをｄｕとすると、 ｄ　＋　Ｄ　Ｌ　＋　ｎ　ｏ−ｄ　ｕ　＜　Ｄ　＋Ｄ　
／　ｎ　ａ　＝　ｄ となるように配設されている。すなわち、１画素当りの
ピッチを小さくするには、垂直シフトレジスタのピッチ
ｄυを小さくするのが効果的である。

そのためには、３層ポリシリコン電極を用いた３相駆動
の垂直方向電荷結合素子を用いるのが望ましい。

水平方向電荷結合素子については、３相駆動であればｄ
　ｓ　＝　３・ｄ（ここで、ｄ＋は水平方向電荷結合素
子Ｈ（１）のシフトレジスタの１ビット当りのピッチ）
、２相又は４相駆動であればｄ、＝２・ｄとなるように
するのが合理的であり、本実施例では２相駆動でｄ８二
２・ｄとなっている。このようにすると、水平方向シフ
トレジスタ１ビツトに対して垂直方向電荷結合素子２本
が対応するので、同時に１ライン分の信号電荷を垂直方
向電荷結合素子から水平方向電荷結合素子に転送するこ
とができなくなる。そこで、本発明では、後に詳細に説
明するが、偶数番目の垂直方向電荷結合素子の信号と奇
数番目の垂直方向電荷結合素子の信号とを交互に水平方
向電荷結合素子に転送するように構成している。

〈対数圧縮回路〉 ここで、対数圧縮回路（対数積分回路）ＬＧの１例を第
２図に示し、説明する。

一般に、ダイオードを流れる電流■は、その印加電圧を
■、絶対温度をＴとすると、 Ｉ　＝　Ａｏ・（ｅｘｐ（（ｑ・■）／　（ｋＴ））　
　１　）　　−（１）となる。ここで、ｑは電荷素置、
Ａｏは定数である。

いま、ｅｘｐ（（ｑ−Ｖ　）／　（ｋ−Ｔ　））＞＞　
１とすると、（１）式％式％）） （２） となる。ここで、Ｂｏ＝ｑ／（ｋＴ）である。（２）式
の両辺の自然対数をとると、 Ｉｎ　Ｉ　＝　ｌｎＡ　ｏ＋　Ｂ　ｏ・Ｖとなり、　■
は、 Ｖ＝（１／Ｂｏ）・ｌｎＩ　　　（１／Ｂｏ）・１ｎＡ
ｏ　　・・’（３）と得られる。

第２図において、Ｉｐａを受光素子ＰＤの発生する光電
流、■、をダイオードＤ、を流れる電流、■、をダイオ
ード０４両端の電圧、■２をダイオードＤ２を流れる電
流、■２をダイオードＤ２両端の電圧、Ｖｃをコンデン
サＣ両端の電圧、ＶＳ＋ａを本対数積分回路の出力電圧
、ＣをコンデンサＣの容量、ＱＣをコンデンサＣの蓄積
電荷量、Ｑを全回路に供給される電荷量、ＶＤＩをダイ
オードＤ、に接続された電源電圧、ＶＤ２をダイオード
Ｄ２に接続された電源電圧とすると、 Ｉ　ｐｏ＝　Ｉ　＋＋　Ｉ　２　　　　　　　　　　　
　・・・（４）Ｖ　、＋　Ｖ　ｏ　＋　＝　Ｖ　２　＋
　Ｖ　Ｄ　２　＝　Ｖ　２　＋　Ｖ　ｃ　＋　Ｖ　ｏ　
ｐ・・・（５）Ｖ＋＝（１／Ｂｏ）ｉｎＩ＋−（１／Ｂ
ｏｌｌｎＡｏ−（６）Ｖ２＝（１／　Ｂｏ）・１ｎＩ　
２　　（１／　Ｂｏ）４ｎＡｏ”・（７）Ｑｃ”　ｆ　
Ｉ　ａｄｔ＝　Ｃ・Ｖｃ　　　　　　−（８）Ｑ　”’
　ｆ　Ｉ　ｐｎｄｔ　　　　　　　　　　　　・・・（
９）なる関係が成り立つ。ここで、（６）、（７）式ヲ
（５）式に代入すると、 （１／Ｂｏ）・１ｎＩ＋　　（１／Ｂｏ）・１ｎＡｏ＋
Ｖａ＋＝（１／Ｂｏ１１ｎＩ２　（１／Ｂｏ）・１ｎＡ
ｏ＋Ｖ　ｃ　＋　Ｖ　ｎ　２ すなわち、 Ｖｃ＝（１／ＢｏｌｌｎＩ＋　　（１／Ｂｏ）ｉｎＩ２
＋　（Ｖ　ｎ＋　　Ｖ　Ｄ２） ＝（１／　Ｂｏ）・Ｉｎ（Ｉ　＋／　Ｉ　２）＋（ＶＤ
Ｉ　　ＶＣ２）・・・（１０） となる。

（４）式よりｌ１＝ＩＰＤ　　Ｉ２をこの（１０）式に
代入すると、 Ｖ　ｃ＝　（１／　Ｂ　ｏｌｌｎ（（Ｉ　ＰＤ　　Ｉ　
２）／丁、）＋（Ｖ　ＤＩ　　　Ｖ　Ｄ２）　　　　　
　　　　　　　　　　　　−（１１）また、（８）、（
９）式より、 工２＝ｄ（Ｃ・Ｖｃ）／ｄｔ ■ρｎ＝ｄＱ／ｄｔ を（１−１）式に代入すると、 ＋　（Ｖ　ｏ　＋　　Ｖ　ｎ　２　） これよシバ ＢＯｏ（ＶＣ＋ＶＤ２　　ＶＤＩ） ＝Ｉｎ　（ｄＱ／ｄ（Ｃ・Ｖｃ）　　１　）すなわち、 ｅｘｐ（Ｂｏ・Ｖｃ）・ｅｘｐ（Ｅｏ（Ｖｎ２ＶＤＩ）
）＝ｄＱ／ｄ（Ｃ・ＶＣ）　−１ あるいは、 ｅｘｐ（Ｂｏ−Ｖｃ）−ｅｘｐ（Ｂｏ−Ｖｏｐ）／ｅＸ
Ｉ）（Ｂｏ・ＶＤｔ）＋　１　＝ｄＱ／ｄ（Ｃ−ｖｃ） となる。この式の両辺を積分すると、 ｆ　（ｅｘｐ（Ｂｏ・Ｖｃ）−ｅｘｐ（Ｂｏ・Ｖ＋＋２
）／ｅｘｐ（Ｂｏ・Ｖ　ＤＩ）＋　１　）ｄ（Ｃ・Ｖ　
ｃ）＝　Ｊ　ｄＱ　＋　Ｄより、 （Ｃ／Ｂ　ｏＬｅｘｐ（Ｂ　ｏ・Ｖ　ｃ）・ｅｘｐ（Ｂ
　Ｏ−ｖ　Ｄ２）／ｅｘｐ（Ｂｏ−ＶＤｔ）＋　Ｃ−Ｖ
ｃ＝　Ｑ＋　Ｄとなる。ここで、Ｄは積分定数である。

これを（９）式に代入すると、 （Ｃ／Ｂｏｌｅｘｐ（Ｂｏ・Ｖｃｌｅｘｐ（Ｂ　ｏ・Ｖ
ｎ２）／ｅｘｐ（Ｂｏ−ＶＤｔ）＋Ｃ−Ｖｃ　　Ｄ＝、
ｊＩｐｎｄｔ・・・（１２） Ｃ・■。−〇がほとんどＯになるようにコンデンサＣの
容量Ｃを選択すると、式（１２）は、（Ｃ／ＢｏＬｅｘ
ｐ（Ｂｏ・Ｖｃｌｅｘｐ（Ｂ　０−ＶＣ２）／ｅｘｐ（
Ｂ　ｏ−ＶＤｔ）＃ｆ　Ｉ　ｐｏｄｔとなり、 ｅｘｐ（Ｂｏ−Ｖｃ）＃ｅｘｐ（Ｂｏ・ＶＤｔ）／ｅｘ
ｐ（Ｂ　ｏ−ＶＣ２）・（Ｂ　ｏ／Ｃ）・Ｊ　Ｉ　ｐｏ
ｄｔ より ＶＣ磐（１−Ｂｏ）ｉｎ（ｅｘｐ（Ｂｏ・ＶＤｔ）／ｅ
ｘｐ（Ｂ　ｏ・Ｖ　ｐ２）（Ｂ　ｏ／Ｃ）ｊ　Ｉ　ｐｎ
ｄｔ）＝（Ｉ　　Ｂ　ｏｌｌｎ（ｆ　Ｉ　ｐｎｄｔ）＋
（Ｉ　　Ｂｏ）ｉｎ（Ｂｏ／Ｃ）＋ （Ｉ　　Ｂａ１ｌＴ］（Ｂｏ’Ｖａ＋　　Ｂｏ・Ｖｎ２
）””　（Ｉ　　Ｂ　ｏ）４ｎ（ｆ　Ｉ　ｐｏｄｔ）＋
（１−Ｂｏｌｌｎ（Ｂｏ／Ｃ）＋Ｖｏ＋　　　Ｖ１１２
となる。ゆえに、 Ｖ　ｓ＋ａ＝　Ｖ　ｃ＋　Ｖ　Ｄ２ ＝（Ｉ　　Ｂ　ｏ）’　Ｉｎ（ｆ　Ｉ　ｐｎｄｔ）＋（
１−Ｂｏ）’Ｉｎ（Ｂｏ／Ｃ）＋　ＶＤｔとなり、■、
１ＧとしてＩｎ（Ｊ　ｒ　ｐｏｄｔ）に比例する電圧信
号が得られる。

このような対数圧縮部ＬＧを受光素子ＰＤと共に各画素
毎に備えれば、受光光量が大きくなり、光電流工ρ、が
大きくなっても信号電圧ＶＳ＋Ｏはあまり大きくならず
、出力が飽和することはない。逆に、受光光量が小さく
なり、光電流Ｉｐｎが小さくなっても、信号電圧Ｖｓ、
Ｇはあまり小さくならず、常に適正なレベルの信号電圧
ＶＳＩＧを得ることができるものである。

〈出力信号処理〉 次に、これらイメージセンサ１１から読み出したアナロ
グ信号の処理について説明する。第３図に示したように
、読み出されたアナログ信号はＡ／Ｄ変換部１５でデジ
タル信号に変換され、情報圧縮部１６で圧縮された後、
記憶部１７に記憶される。ここで、情報圧縮部１６を省
略することは可能であるし、また、記憶部１７を設けず
に直接データを画像処理部２に送るようにしてもよい。

第１図（ａ）、　（ｂ）に示したイメージセンサ１１で
は、撮像面をＮ個のブロックに分けているので、Ｎ個の
信号ＯＰ　（１）〜○Ｐ　（Ｎ）が並列に出力される。

これを処理する方法の１つには、Ｎ個のＡ／Ｄ変換部１
５−１−１５−Ｎを設けて並列的にＡ／Ｄ変換を行い、
情報圧縮部及び記憶部もそれに対応してＮ個並列に設け
ることが考えられる。この並列処理（パラレル）方式に
よると、高速の読み出しが可能となる。

もう１つの方法としては、水平方向電荷結合素子群Ｈ（
１）〜Ｈ（Ｎ）への転送りロックφ８及び垂直方向電荷
結合素子群■（１）〜Ｖ　（Ｎ）への転送りロックφ。

の切換回路を付加し、イメージセンサ１１からのアナロ
グ信号出力線は１本にまとめて１つのＡ／Ｄ変換部１５
で出力アナログ信号を順次Ａ／Ｄ変換し、情報圧縮部及
び記憶部も１個ずつでそれに対応することが考えられる
（シリアル方式）。この場合には、イメージセンサ１１
の端子数を減らすことができる。なお、このシリアル方
式の場−合、イメージセンサ１１の１つのブロックを全
部読み出してから次のブロックの読み出しを行う方式や
、１ラインの読み出しが終了したら次のブロックの１ラ
インを読み出す方式等が考えられる。このブロック毎の
読み出し方式によると、アナログ信号出力線を何本かま
とめて１本にし、複数のＡ／Ｄ変換部でＡ／Ｄ変換する
、パラレルとシリアルの中間的な処理方法を用いること
ができる。この場合には、イメージセンサ１１の端子数
を減らせるという利点と高速読み出しという利点のバラ
ンスを任意のところでとることができる。なお、アナロ
グ信号線をまとめる方法としては、アナログスイッチの
順次切換により順次選択してゆく方法や、後に詳細に述
べる出力選択用電荷結合素子を付加する方法などが考え
られる。

〈種々の光電変換素子〉 第８図は光電変換素子の等価回路図である。同図（ａ）
の回路は、例えば逆バイアスされたシリコンフォトダイ
オードより成る受光素子ＰＤと、受光素子ＰＤの発生す
る光電流ＩＰＤを分流する第１及び第２のＰＮ接合ダイ
オードＤ　＋　、　Ｄ　２と、第２のＰＮＮ接合ダイオ
ードＤを介して第１のＰＮＮ接合ダイオードＤに並列的
に接続されるコンデンサＣと、コンデンサＣの蓄積電荷
を放電するリセット用のＭＯＳトランジスタＴＲＯとで
構成されており、コンデンサＣの電圧として、信号電圧
ＶＳ＋Ｏが得られる。

同図（ｂ）の回路は、第１及び第２のＰＮ接合ダイオー
ドＤ　＋　、　Ｄ　２に代えて、ＮＰＮトランジスタＴ
Ｒ＋　、　Ｔ　Ｒ２のベース−エミッタ間ＰＮ接合を用
いた例であり、同図（ａ）の回路に比べると、構造は複
雑であるが、光電流Ｉｐｏを増幅できるので、高感度に
することが可能であるという利点がある。

同図（ｃ）の回路は、同図（ｂ）の回路における受光素
子ＰＤとトランジスタＴ　Ｒ＋　、　Ｔ　Ｒ２をマルチ
エミッタのフォトトランジスタＰＴＲで実現した例であ
り、回路構成が簡単になるという利点がある。

同図（ｄ）の回路は、同図（ｂ）の回路の相補回路であ
り、ＮＰＮ　トランジスタＴ　Ｒ＋　、　Ｔ　Ｒ２を使
用し、ＮチャンネルＭＯＳトランジスタＴ　Ｒｏに代え
て、ＰチャンネルＭＯＳトランジスタＴ　Ｒｏを用いて
いる。

同図（ｅ）の回路は、同図（ａ）の回路の相補回路であ
り、ダイオードＤ　＋　、　Ｄ　２とフォトダイオード
ＰＤのＮ型領域が共通になっている。こうすることによ
り、Ｐ型基板を用いて、簡単な構造でこの回路を実現す
ることができる。

同図（ｆ）の回路は同図（ａ）の回路の発展形である。

光電流を増幅するために、フォトダイオードＰＤの代わ
りにフォトトランジスタＰＴを用い、出力電圧を増幅す
るために、ＰＮダイオードを２ｎ個用いている。こうす
ることにより、出力電圧をｎ倍に増幅することができ、
なおかつ、高感度にすることができる。

同図（ｇ）は同図（ｂ）の回路の発展形で、ＮＰＮ　ト
ランジスタＴ　Ｒ、＋〜ＴＲ１３，ＴＲ２１〜ＴＲ２３
をダーリントン接続することにより、充電流増幅と出力
電圧増幅とを同時に実現している。

第８図（ａ）〜（ｄ）、　（ｆ）、　（ｇ）の各回路に
含まれるＭＯＳトランジスタＴ　Ｒｏは、コンデンサＣ
に蓄積された電荷をクリアするためのもので、そのゲー
トにクリアパルスφＣＬが印加されると、ＭＯＳトラン
ジスタＴ　Ｒｏが導通状態となり、コンデンサＣの蓄積
電荷がクリアされるようになっている。同図（ｅ）にお
いては、蓄積された電荷を電荷結合素子に転送すること
により、コンデンサＣの蓄積電荷がクリアされるように
なっており、ＭＯＳトランジスタＴＲＯはここでは回路
の初期化に用いられる。

以上の第８図（ａ）、　（ｂ）、　（ｃ）、　（ｆ）、
　（ｇ）に示した回路においては、光電流を工ρＤ１　
　出力電圧を■、１６とすると、 Ｖｓｅａ　　（Ｃｎ−１ｎ−１ｏ　ａ−Ｉ　ｐｎｄｔ）
（ｎ　、ａは定数）という関係が成り立つ。すなわち、
光電流ＩＰＨの積分値の対数に比例した電圧が出力とし
て得られるようになっている。また、同図（ｄ）、　（
ｅ）に示した回路においては、Ｖｓｅａ　ｃｃ　Ｖｃｃ
　　ｌｏｇ（ｊ　工ｐｐｄｔ）という関係が成り立つが
、本明細書でいう「光電流工’ｐｎの積分値の対数に比
例した電圧」は、この関係を満たす電圧Ｖ　ｓ　＋　ｏ
も含んでいる。これらの回路はいずれもシリコンダイオ
ード又はシリコンフォトトランジスタ等で構成されてい
る受光素子ＰＤに光電流工ρ０を流した状態で使用し、
対数圧縮された出力電圧Ｖ　ＧＩＧを直接取り出すこと
を特徴としており、光電変換素子の内部で対数積分処理
を済ましてしまう点が、従来のイメージセンサとは基本
的に異なっている。更に言えば、バイポーラトランジス
タ、ダイオード、ＭＯＳ）−ランジスタ、コンデンサ等
で対数回路を構成し、その出力電圧を電荷信号に変換し
て電荷結合素子に転送する点が、従来とは異なっている
のである。なお、同様の作用を行う対数圧縮回路は、こ
こに挙げた例にとどまらないのは言うまでもない。

くダイナミックレンジ拡大原理〉 第９図は、対数圧縮部を内蔵することにより、受光光量
に対するダイナミックレンジが拡大される理由を説明す
るための図である。同図（ａ）は、従来の固体撮像素子
の特性（受光光量と出力電圧との関係）を示している。

実線で示す初期の従来例では、入射光により発生した電
荷をコンデンサに蓄積するという原理上、飽和電圧ＶＳ
Ａ−で存在し、どうしてもダイナミックレンジが狭く（
高々１：１０３程度）なっていた。図（ａ）の破線は、
それを改善するために、受光光量に対する出力電圧の変
化の度合を途中で変える、いわゆる折れ線特性を与えた
場合を示すが、この場合でも、ダイナミックレンジはせ
いぜい５倍程度拡大されるに過ぎない。

同図（ｂ）は、上述の対数積分回路を用いた場合の特性
を示し、ダイナミックレンジは従来例の１００倍以上拡
大している。このため、本発明に係るイメージセンサは
、積分時間を一定にしておいても、高輝度時（大光量が
入射したとき）に飽和するおそれがない。従って、輝度
（入射光量）を気にすることなく、常に積分時間を一定
として用いることができる。

〈スキャン位置検出〉 第１０図はスキャン位置を検出するための手段を説明す
る図である。同図（ａ）は、イメージセンサ１１上の位
置検出素子群５３として、シリコンフォトダイオードか
ら成る受光素子５３ａ、　５３ｂ、　５３ｃ、・・・を
用いた例である。半導体レーザ等の発光素子５０からの
モニタ光は、スキャンに伴って受光素子５３ａ、　５３
ｂ。

５３ｃ、・・・の上を順に移動してゆく。

同図（ｂ）は受光素子５３ａ、　５３ｂ、　５３ｃ、・
・・の出力をモニタするための回路である。各受光素子
５３ａ、　５３ｂ、　５３Ｃ１・・・、５３ｎのカソー
ドは電源電圧ＶＣＣに共通に接続され、アノードは抵抗
Ｒ５の一端に共通に接続されている。抵抗Ｒ１の他端は
接地されている。抵抗Ｒ１の両端に生じる電圧は、アン
プＡＩにより増幅され、モニタ出力Ｖ、として取り出さ
れる。モニタ出力の時間的変化の一例を第１０図（ｃ）
に示す。受光素子５３ａにモニタ光が照射されていると
きは、光電流により抵抗Ｒ１の電圧降下が増大し、モニ
タ出力■□は増大する。これにより、モニタ光が受光素
子５３ａから離れるにつれ、モニタ出力ＶＭは減少し、
次の受光素子５３ｂにモニタ光が近づくにつれ、モニタ
出力■。は再び増大する。従って、モニタ出力が極大値
をとるときに撮像を行えばよいことになる。

なお、第１０図（Ｃ）に示すモニタ出力■。の時間的変
化を、撮像間隔よりも十分短い周期でサンプリングして
記憶しておけば、各サンプリング点における画像情報を
前述の画像処理部２で補間計算することができ、垂直方
向についての見かけの解像度を更に改善するとか、スキ
ャン速度の変動による画像の歪を補正するといった高度
な画像処理が可能となる。

第１０図（ｄ）は、位置検出素子群５３ａ、　５３ｂ、
　５３ｃ、−として、アルミニウム皮膜のような反射膜
５３ａ、。７，５３ｂｒ　ｅ　、、　５３ｃｒ。２．・
・・を用いた例である。発光素子５０がらのモニタ光は
、イメージセンサ１１の表面に付着された反射膜５３ａ
ｒｅ＋１５３ｂｒａ＋＋　５３０＋ａ＋＋　”・で反射
され、受光素子５４により受光される。この受光素子５
４の出力を同図（ｂ）と同様のモニタ回路でモニタする
ことにより、同図（Ｃ）のようなモニタ出力ｖ１を取り
出すことができる。もちろん、ここに例示したちの以外
であっても、正確にスキャン位置が検出できる手段であ
れば、位置検出手段として用いることが可能である。

〈光電変換素子の種々の具体例〉 第１１図は、第８図（ａ）に示す回路を実現するための
半導体集積回路の構造を例示したものである。

図中、６０はＮ−型のシリコン基板、６１はＰ−型領域
、６２はＮ・型領域から成る受光部、６３．６４はＮ”
から成るダイオードＤＩ、Ｄ２のカソード領域、６５は
コンデンサＣを形成するための多結晶シリコンから成る
電極、６６は蓄積電荷クリア用のＭＯＳトランジスタＴ
ＲＯのゲート領域を形成するための多結晶シリコンから
成る電極、６７はカラーフィルタ、６８ａ〜６８ｄはア
ルミニウム薄膜から成る配線である。配線６８ａを第１
の電源電圧■。Ｃに、配線６８ｂを第２の電源電圧ＶＤ
Ｄに、配線６８ｃをクリアパルスφ。、に、各々接続し
、配線６８ｄから出力電圧ＶＳＩＧを取り出している。

シリコン基板６０は第１の電源電圧ＶＣＣに接続され、
各画素のＰ−型領域６１に対しては逆バイアスが印加さ
れるようになっている。これにより、各画素のＰ−型領
域６１が同一のシリコン基板６０上に形成されていても
、ＰＮ接合は分離されることになる。

第８図（ａ）に示すシリコンフォトダイオードから成る
受光素子ＰＤはＰ−型領域６１とＮ゛型領領域６２で形
成され、ダイオードＤ１はＰ−型領域６１とＮ゛型領領
域６３で形成され、ダイオードＤ２はＰ−型領域６１と
Ｎ′″型領域６４とで形成され、コンデンサＣはＮ・型
領域６４とその上に絶縁層６９を介して形成された電極
６５とによるＭＯ３容量となっている。対数圧縮された
出力電圧ＶＳ＋ａは、配線６８ｄを介してＮ″型領領域
６４ら取り出され、後述する垂直方向電荷結合素子群■
（１）に注入される。なお、特に図示はしていないが、
カラーフィルタ６７で覆われた部分以外の部分は遮光膜
で覆われている。

第１２図は、第８図（ａ）に示す回路を実現するための
半導体集積回路の第２の例を示すものである。

図中、６０はＮ−型のシリコン基板、６１はＰ−型領域
から成るダイオードＤ、、Ｄ２のアノード領域、６２は
Ｎ゛型領領域ら成る受光部、６３．６４はＮ゛から成る
ダイオードＤ、、Ｄ、、のカソード領域、６５は垂直電
荷結合素子に蓄積電荷を入力するためのＮ゛型領領域６
６は蓄積電荷クリア用のＭＯＳトランジスタＴ　Ｒ。

のゲート領域を形成するための多結晶シリコンから成る
電極、６７はカラーフィルタ、６８ａ〜６８ｄはアルミ
ニウム薄膜から成る配線、６９は蓄積電荷クリア用のＭ
Ｏ８Ｉ−ランジスタＴＲＯのゲートを形成する酸化膜、
７０はＰ−型領域から成る垂直方向電荷結合素子のＰ−
型ウェル領域、７１はＮ−型領域から成る埋め込みチャ
ンネル層、７２は電荷蓄積領域を形成するための多結晶
シリコンから成る電極、７３は蓄積電荷を転送領域に移
送するためのゲートを形成する多結晶シリコン電極、７
４．７５は転送ゲートを形成する多結晶シリコン電極、
７６はＰ″″型領型動域成るチャンネルストップ層であ
る。ここでは、配線６８ａを第１の電源電圧■。Ｃに、
配線６８ｂを第２の電源電圧ｖｎｏに、配線６８ｃをク
リアパルスφＣＬに、各々接続し、配線６８ｄから出力
電圧ＶＳＩＧを取り出して垂直方向電荷結合素子に入力
している。

なお、シリコン基板６０は第１の電源電圧■。Ｃに接続
され、各画素のＰ−型領域６１に対しては逆バイアスが
印加されるようになっている。これにより、各画素のＰ
−型領域６１が同一のシリコン基板６０上に形成されて
いても、ＰＮ接合は分離されることになる。また、Ｐ−
型ウェル領域７０はグラウンドレベルに接続され、Ｎ−
型埋め込みチャンネル層７１は第２の電源電圧ＶＤＤに
接続され、それぞれ、逆バイアスが印加されるようにな
っている。これにより、Ｎ−型埋め込みチャンネル層７
１は、同一のＰ−型ウェル領域７０上に形成されていて
も、ＰＮ接合分離されるものである。なお、ここでは、
ＶＣＣ＞ＶＤＤ〉０となっている。

第８図（ａ）に示す受光素子ＰＤはＰ−型領域６１とＮ
゛型領領域６２で形成され、ダイオードＤ、はＰ−型領
域６１とＮ゛型領領域６３で形成され、ダイオードＤ２
はＰ−型領域６１とＮ・型領域６４とで形成され、コン
デンサＣは垂直方向電荷結合素子内のＮ゛型領領域６５
その上に絶縁層を介して形成された蓄積電極７２とによ
るＭＯ８容量及びＰ−型ウェル領域７０とＮ−型埋め込
みチャンネル層７１の接合容量の合成容量で形成されて
おり、対数圧縮された電圧に対応した電荷が、直接、垂
直方向電荷結合素子群に注入されるようになっている。

なお、特に図示はしていな−いが、カラーフィルタ６７
で覆われた部分以外の部分は遮光膜で覆われている。

第１３図は、第８図（ａ）に示した同−路を実現するた
めの半導体集積回路の第３の構造例を示すものである。

図中の符号は、第１１図で用いたものと同じである。こ
の例では、裏面にカラーフィルタ６７を配して、裏面か
ら光を受ける構造となっている。

このようにすることにより、開口率を大きくとることが
できるという利点がある。

第１４図は、第８図（ａ）に示した回路を実現するため
の半導体集積回路の第４の構造例を示すものである。図
中の符号は、第１２図で用いたものと同じである。この
例では、裏面にカラーフィルタ６７を配し、Ｎ・型領域
６２とＰ−領域６１にょるＰＮ接合で受光部を形成して
、裏面から光を受ける構造となっている。このようにす
ることにより、前の例と同様、開口率を大きくとること
ができるという利点がある。

第１５図は、第８図（ａ）に示した回路を実現するため
の半導体集積回路の第５の構造例を示すものである。図
中、符号６０〜７６で示されるものは第１２図で用いた
ものと同じであり、７７は光電流を注入するためのＰ゛
領域７８はＩ　Ｔ　Ｏ（Ｉｎｄｉｕｍ　Ｔｉｎ　０ｘｉ
ｄｅ）のような透明電極、７９は光導電物質、８０は金
属から成る画素電極、８１は絶縁膜、６８ｅはアルミニ
ウム薄膜から成る電極である。本例では、透明電極はＶ
ＤＤ＜ＶεＥ≦ＶＣＣの関係にある第３の電源電圧ＶＥ
Ｅに接続され、画素電極８０はアルミニウム薄膜がら成
る電極６８ｅ及びＰ゛゛域７７を介してＰ−領域６１と
オーム性接触をしている。第８図（ａ）に示す受光素子
ＰＤは透明電極７８と光導電物質７９と画素電極８０で
構成された光導電型受光素子となっている。このような
構成にすることにより、開口率を大きくとることができ
る、及び、大きな光電流を得ることができる、という利
点がある。なお、光導電物質７９としては、公知のＺｎ
Ｓ、ＣｄＳ、アモルファスシリコン等を用いることがで
きる。

第１６図は、第８図（Ｃ）で示した回路を実現するため
の半導体集積回路の構造例を示すものである。

図中、１００はＰ−型のシリコン基板、１０１はＮ−型
領域から成る電荷結合素子の埋め込みチャンネル領域、
１０２はＮ−型領域から成るフォトトランジスタＰＴＲ
のコレクタ領域、１０３はコレゲタ領域とオーム性接触
を形成するためのＮ′−領域、１０４はＰ゛型領領域ら
成るフォトトランジスタのベース領域、１０５はＮ＋型
領領域ら成るフォトトランジスタの第２のエミッタ領域
、１０７はコンデンサＣを形成するための多結晶シリコ
ンから成る電極、１０８はＰ１型領域から成るチャンネ
ルストップ領域、１０９はＮ゛型領領域ら成る蓄積電荷
クリア用ＭＯＳトランジスタＴ　Ｒｏのドレイン領域、
１１０はＮ′″型領型動域成るＭＯＳトランジスタＴ　
Ｒｏのソース領域、１１１はＭ○ＳトランジスタＴ　Ｒ
ｏのゲート領域を形成するための多結晶シリコンから成
る電極、１１２ａ−１１２ｅはアルミニウム薄膜から成
る配線、１１３は信号電極を形成するための多結晶シリ
コン電極、１１４は障壁電極を形成するための多結晶シ
リコン電極、１１５．１１６は電荷結合素子の転送電極
を形成するための多結晶シリコン電極、１１７はＮ゛型
領領域ら成る電荷注入ソースである。配線１１２ａは第
１の電源電圧■。Ｃに、配線１１２ｂ、　１１２ｄを第
２の電源電圧ＶＤＤに、配線１１２ｅを電荷注入パルス
φＩＤに接続し、配線１１２ｃを信号電極１１３に接続
している。

第１７図は、第８図（ｅ）に示す回路を実現するための
半導体集積回路の構造例を示すものである。図中、１０
０はＰ−型のシリコン基板、１０１はＮ−型領域から成
る電荷結合素子の埋め込みチャンネル領域、１０２はＮ
−型領域から成るダイオードＤ　＋　、　Ｄ　２のカソ
ード領域、１２１はＰ゛型領領域ら成る受光部、１２２
゜１２３はＰ゛型領領域ら成るダイオードＤ　＋　、　
Ｄ　２のアノード領域、１０８はＰ＋型領域から成るチ
ャンネルストップ領域、１０９はリセット用ＭＯＳトラ
ンジスタＴ　Ｒｏのドレイン領域を形成するためのＮ・
型領域、１１１はＭＯＳトランジスタＴ　Ｒｏのゲート
領域を形成するための多結晶シリコンから成る電極、１
１２ａ〜１１２ｄ’はアルミニウム薄膜から成る配線、
１１５゜１１６は電荷結合素子の転送電極を形成するた
めの多結晶シリコン電極、１２４は対数圧縮された信号
電荷を蓄積するコンデンサを形成するためのＮ゛型領領
域１２５は領域１２４に蓄積された信号電荷を電荷結合
素子に移送する移送電極を形成するための多結晶シリコ
ン電極である。配線１１２ａ’　、　１１２ｄ’を第１
の電源電圧ＶＣＣに、配線１１２ｂ’を第２の電源電圧
ＶＤＤに、配線１１２Ｃ“を領域１２４に接続するよう
に構成して、第８図（ｅ）に示す回路を実現している。

〈光電変換素子の動作〉 次に、第１１．１３．１６図に示すような光電変換素子
群Ｒ（１）、　Ｇ　（１）、　Ｂ　（１）の各素子から
垂直方向電荷結合素子群■（１）の各電荷結合素子への
電荷注入及び注入された電荷の転送動作について説明す
る。

第１８図（ａ）に、垂直方向電荷結合素子群■（１）内
の１つの電荷結合素子の断面構造を示す。この電荷結合
素子は、電荷蓄積用のポテンシャル井戸となるＮ−型の
埋め込みチャンネル層７１を有する。この埋め込みチャ
ンネル層７１は、Ｐ−型半導体基板７０にイオン注入を
行うことにより形成される。Ｐ型半導体基板７０の裏面
及び側面には、他の素子と分離するために、Ｎ′″層７
２が形成される。また、埋め込みチャンネル層７１の上
には、ＳｉＯ２膜から成る絶縁層７３が形成され、この
絶縁層７３の上には信号電極ＥＳＩＧ、障壁電極ＥＢＩ
Ａｓの他に、垂直方向電荷結合素子の転送電極となるＥ
　＋ａ、　Ｅ　Ｉｂ＋・・・、Ｅ４゜。

Ｅ４ｂ、・・・が形成されている。これらのうち、奇数
番目の転送電極Ｅ　Ｉｓ、　Ｅ　＋ｂ＋　Ｅ　３ｍ、　
Ｅ　３ｂ、・・・には第１の転送りロックφｕ１が印加
され、偶数番目の転送電極Ｅ　２ｍ、　Ｅ　２ｂ＋　Ｅ
　４ａＩ　Ｅ　４ｂＨ・・・には第２の転送りロックφ
、２が印加される。すなわち、垂直方向電荷結合素子は
、２相駆動される。転送電極ＥｌｓとＥｌｂは、その下
の絶縁層７３の厚さを変えるか、或いは、イオン注入等
の方法で、それぞれ、その下に誘起されるポテンシャル
に段差を設けるようになされている。　その他の転送電
極Ｅ　２＠、　Ｅ　２ｂ＋・・・°についても、同様で
ある。７４は、後述する方法で電荷を注入するための電
荷注入ソースであり、Ｎ１拡散により形成される。

第１８図（ａ）には、１画素分の受光素子Ｐ　Ｄ　Ｒ、
Ｐ　ＤＧ、ＰＤ［ｌ及び対数圧縮部Ｌ　Ｇ　Ｒ，Ｌ　Ｇ
　ａ、　Ｌ　Ｇ　ａから異なるタイミングで得られる電
圧信号Ｖ　Ｒ，Ｖ　ａ、　Ｖ　ｅを垂直方向電荷結合素
子群Ｖ　（１）に注入するための回路を示しである。各
電圧信号Ｖ　Ｒ，Ｖ　ａ、　Ｖ　８はそれぞれアンプＡ
　Ｒ，Ａ　ａ、　Ａ　８にて増幅され、ＭＯＳ）−ラン
ジスタＴ　ＲＲ，Ｔ　Ｒａ、　Ｔ　Ｒｅのソースに接続
される。

ＭＯＳトランジスタＴ　ＲＲ，Ｔ　Ｒａ、　Ｔ　ＲＢは
、そのゲート電圧φＲ９φＧ、φＢを正電圧とすること
により導通状態となり、そのソースとドレインの電圧が
等しくなる。各ＭＯＳトランジスタＴ　ＲＲ，Ｔ　Ｒｏ
、　ＴＲ８を順次具なるタイミングで導通させることに
より、垂直方向電荷結合素子群■（１）の入力信号電極
Ｅｓ＋ｃに、アンプＡ　Ｒ，Ａ　ａ、　Ａ　８にて増幅
された電圧信号Ｖ　Ｒ，Ｖ　ａ、　Ｖ　ａが順次印加さ
れる。アンプで増幅された信号電圧をＶＳＩＧとし、こ
の電圧ＶＳＩＧを信号電極ＥＳＩＧに印加したときその
下の埋め込みチャンネル層７１中に誘起されるポテンシ
ャルをφＧＩＧとする。信号電極ＥＳＩＧに隣接した障
壁電極ＥＢＩＩＩＳには一定のバイアス電圧ｖ　ｅ　＋
　ｐ　ｓを印加し、その下にはφ８１９．のポテンシャ
ルが誘起されている。ここで、信号電圧の全ての範囲に
わたり、φｓｅａ＞φＢ。、となるように、φｅｔａｓ
が選ばれている。

次に、第１９図のタイミングチャート及びそこに示した
時刻ｔ３〜ｔ７におけるポテンシャル図である第１８図
（ｂ）〜（ｆ）を用いて、イメージセンサ１１にょる撮
像及び電荷転送動作を説明する。

時刻ｔ１において、赤色光についての対数圧縮部ＬＧＲ
におけるリセット用ＭＯＳトランジスタＴＲＯのゲート
にクリアパルスφＲＣＬが印加されると、信号電圧■、
がリセットされる。

その後、時刻ｔ２において、クリアパルスφＲＣＬが１
１　Ｌ　ｏ、ｌ“レベルとなり、対数圧縮部Ｌ　Ｇ　Ｒ
のリセットが解除されて受光素子ＰＤ、ｔの光電流の対
数積分が開始される。

時刻ｔ３において、ゲート電圧φ、が”Ｈｉｇｈ“ルベ
ルとなり、ＭＯＳトランジスタＴ　Ｒ＋ｔがＯＮ状態と
なる。

また、他の２色のゲート電圧φ６．φＢは°ｌ　Ｌ　０
ｗ１１レベルとなっており、ＭＯＳトランジスタＴＲ６
，ＴＲ８はＯＦＦ状態となっている。従って、アンプＡ
Ｒにより増幅された信号電圧ＶＲが、信号電極Ｅ、１６
に印加される。時刻ｔ３におけるポテンシャル図を第１
８図（ｂ）に示す。

次に、時刻ｔ４で電荷注入信号φＩＤがＩＩ　Ｌ　ｏ、
ｊルベルとなると、電荷注入信号φＩＤを印加された電
荷注入ソニースフ４の電位が下がり、第１８図（ｃ）の
斜線部で示すように、障壁電極Ｅ、、、ｓ及び信−号電
極ＥＳＩＧの下に電荷が満たされる。

続いて、時刻ｔ５で電荷注入信号φ１Ｄが再び”Ｈｉｇ
ｈ＋＋レベルとなると、電荷注入ソース７４のポテンシ
ャルは下がり、信号電極Ｅｌ：ｓ＋ｏの下に電荷Ｑｓが
残される。この電荷Ｑｓは、信号電極Ｅｓ＋ｏの容量を
Ｃｓとすると、 Ｑ　ｓ　＝　Ｃ６Ｘ　（φ８１Ｇ−φ８１１１８）で与
えられ、信号電圧ＶＳ＋ａに対応した電荷量となる。す
なわち、これにより、電圧−電荷変換がなされる。

時刻ｔ６において、垂直方向転送用の第１の転送りロッ
クφす１がＬｏｗ”レベルから”Ｈｉｇｈ”レベルに変
化し、第２の転送りロックφ、２が”Ｈｉｇｈ’“レベ
ルからＩＩ　Ｌ　ｏ、ＩＴレベルに変化すると、信号電
極ＥＳＩＧに隣接した転送電極Ｅ　＋ａ、　Ｅ　１６の
下のポテンシャルが下がり、信号電極Ｅ　ｓＩＧの下の
電荷Ｑｓは転送電極Ｅ、ｂの下に形成されたポテンシャ
ル井戸へと転送される。

さらに、時刻ｔ７において、第１のクロックφ１１＋が
”）Ｉｉｇｈ”レベルからＬｏｗ’“レベルへ、第２の
転送りロックφｕ２がＬｏｗ“°レベルから”Ｈｉｇｈ
”レベルへと変化すると、転送電極Ｅｌｂの下に蓄積さ
れた電荷は転送電極Ｅ２ｂの下に形成されたポテンシャ
ル井戸へと転送され、時刻ｔ３におけるポテンシャル状
態に戻る。

次に、クリアパルスφＲＣＬから１転送周期だけ遅れて
印加されたクリアパルスφＧＣＬによって積分開始され
た緑色光成分に対応する信号電圧ｖ６を、前述の方法で
読み込む。さらに、クリアパルスφＧＣ５から１転送周
期だけ遅れて印加されたクリアパルスφ［ｌＣＬによっ
て積分開始された青色光成分に対応する信号電圧ＶＢを
、同様の方法で読み込む。

以上の動作により、赤色光、緑色光、青色光の３原色か
ら成る１画素分の画像情報の記憶及び転送が終了する。

これらの動作を繰り返すことにより、複数画素外の画像
情報の記憶及び転送が順次行われる。

次に、垂直方向電荷結合素子群■（１）の１つの電荷結
合素子から水平方向電荷結合素子群Ｈ（１）を構成する
各素子への電荷注入、及び注入された電荷の転送動作に
ついて、説明する。

第２０図（ａ）は、垂直方向電荷結合素子群■（１）の
１つの電荷結合素子と水平方向電荷結合素子群Ｈ（１）
を構成する１つの素子との接続部分の断面構造を示す。

第２０図（ａ）において、Ｅ　５ｉｌｌ＠＋　Ｅ　ｅ＠
＋ｂ、　−Ｅ　６１１６１＋　Ｅ　ｅｓｓｂは垂直方向
電荷結合素子ｖ（１）の最終段付近の転送電極であり、
このうち、奇数番目の転送電極Ｅ　６１１１ａ、Ｅ　ｅ
ｓ＋ｂ、　Ｅ　６＠３ｅ、　Ｅ　ｅＩｌｓｂ、　Ｅ　ａ
＠ｓｓ。

Ｅ　６１１５ｂには垂直方向転送用の第１のクロックφ
。。

が印加され、偶数番目の転送電極Ｅ６８□、、Ｅｓ５ａ
ｂ＋Ｅ　５ｅ４ｓ、　Ｅ　６＠ａｂには第２のクロック
φυ２が印加されている。障壁電極Ｅ　ＵＯＧは垂直方
向電荷結合素子群■（１）の１つの電荷結合素子の最終
転送段と水平方向電荷結合素子Ｈ（１）の１つの転送段
との間にあって、水平方向電荷結合素子Ｈ（１）から垂
直方向電荷結合素子群■（１）への電荷の逆流を防止す
るポテンシャル障壁を形成するための電極である。この
障壁電極Ｅ　ＵＯＧには一定バイアスφＵＯＧが印加さ
れる。

ＥＨ＋＋は水平方向電荷結合素子Ｈ（１）の１つの転送
段の電極である。

第１９図のタイミングチャートにおいて、時刻ｔ８は複
数画素分の画像情報についての全走査が終了した時点を
示しており、そのときのポテンシャルは第２０図（ｂ）
に示す通りとなっている。

時刻ｔｏにおいて、第１の転送りロックφ８．が°°Ｈ
１ｇｈ　ＩＩレベルからＩＴ　Ｌ　ｏ、ＩＩレベルへ、
第２の転送りロックφｕ２が’Ｌｏｗ’“レベルからパ
旧ｇｈ“レベルへと変化すると、第２０図（ｃ）に示す
ように、垂直方向電荷結合素子群ｖ（１）の内部で電荷
転送が行われ、垂直方向電荷結合素子群Ｖ（１）の最終
転送段の電極Ｅ６ｅｓｂの下に形成されたポテンシャル
井戸に蓄積された電荷が、障壁電極Ｅ　ｕｏｏの下に形
成されたポテンシャルの障壁を超えて、水平方向電荷結
合素子Ｈ（１）の１つの転送段の電極ＥＨｎの下に形成
されたポテンシャル井戸に転送される。その後、水平方
向電荷結合素子Ｈ（１）の転送パルスφ８４．φＨ２に
より、水平方向電荷結合素子Ｈ（１）の内部で各垂直方
向電荷結合素子群■（１）から転送された信号電荷が転
送され、水平方向の走査が行われる（第２０図（ｄ）参
照）。

時刻ｔｌｏで垂直方向転送用の第１の転送りロックφ０
．が“Ｌｏｗ”レベルから“旧ｇｈ“レベルへ、第２の
転送りロックφ、２がＨｉｇｈ”レベルから’Ｌｏｗ’
“レベルへと変化し、第２０図（ｅ）に示すように、垂
直方向電荷結合素子群■（１）の内部で電荷転送が行わ
れ、垂直方向電荷結合素子群■（１）の最終転送段の電
極Ｅ６１１５ｂの下に形成されたポテンシャル井戸に、
次のラインの信号電荷が転送される。

以上の動作を繰り返すことにより、全画素についての画
像情報の読み出しが行われ、第１９図に示すように出力
信号が取り出される。

第２１図は、水平方向電荷結合素子Ｈ（１）の断面構造
を示すものである。これは、周知の埋め込みチャンネル
の電荷結合素子である。Ｐ型の半導体基板８１の裏面及
び側面には、他の素子と分離するために、Ｎ゛層８２が
形成され、Ｐ型半導体基板８１にはＮ−型の埋め込みチ
ャンネル層８０が形成されている。

埋め込みチャンネル層８０の上には５ｉ０２膜から成る
絶縁層８３を介して複数の転送電極Ｅ　Ｈｌ　＋　Ｅ　
Ｈ２＋・・・ＥＨｎが形成されている。各転送電極Ｅ１
４１１ＥＨ２１・・・ＥＨｎには水平方向転送用の第１
の転送グロックφ□、と第２の転送グロックφＨ２が１
つ置きに印加されている。ＯＧは逆流防止用の障壁電極
、ＩＤは電荷注入ゲート、ＯＤは電荷排出ゲートである
。

水平方向の最終転送段の電極から障壁電極ＯＧを越えて
Ｎ゛層８４から取り出された電荷の量は、コンデンサ８
５にて電圧に変換され、ソースフォロア８６を介して出
力信号ＯＰ　（１）として取り出される。

以上説明した実施例では、Ｒ，Ｇ、Ｂの各色成分につい
て、光電変換により得られた電圧信号ＶＳ＋。を垂直方
向電荷結合素子■（１）にシリアルに入力していたが、
次に説明するように、パラレルに入力するようにしても
よい。

第２２図は、垂直方向電荷結合素子群■（１）の１つの
電荷結合素子と、それに対応する１画素分の光電変換素
子群を示している。図中、９０．９１．９２は各々Ｒ，
Ｇ、Ｂの各色成分を検出するための光電変換素子であり
、垂直方向電荷結合素子■（１）における各転送段９３
．９４．９５に対応している。１つの転送段９３は、同
図（ｂ）の断面構造で示される通り、４個の転送電極９
３ａ〜９３ｄから成る。各転送電極９３ａ〜９３ｄは多
結晶シリコンによって形成されており、５ｉ０２膜から
成る絶縁層７３の厚さを、転送電極９３ａ、９３ｃの下
と転送電極９３ｂ、　９３ｄの下とで変えることにより
、ポテンシャルの段差を形成している。また、７０は垂
直方向電荷結合素子■（１）の埋め込みチャンネル層で
あり、Ｐ型半導体基板７１にＮ−型不純物イオンを注入
することにより形成されている。７２はＮ１層から成る
分離層である。

赤色光に対する光電変換素子９０により発生され、対数
圧縮された信号電圧ＶＳＩＧは、アルミニウム配線９７
により、垂直方向電荷結合素子群■（１）の１つの転送
段９３の転送電極９３ｄに隣接した電圧−電荷変換部９
３ｅに供給される。同様に、緑色光及び青色光に対する
光電変換部９１．９２により発生され、対数圧縮された
信号電圧ＶＳ＋ａは、アルミニウム配線９８゜９９によ
り、転送段９４．９５の転送電極９４ｄ、　９５ｄに隣
接した電圧−電荷変換部９４ｅ、　９５ｅに供給される
。なお、前述したシリアル入力の場合と同様、信号電圧
をそれぞれアンプで増幅した後、電圧−電荷変換部９３
ｅ、　９４ｅ、　９５ｅに供給するようにしてもよい。

第２３図に電圧−電荷変換部９３ｅの構造を示す。同図
（ａ）、　（ｂ）において、７５は垂直方向電荷結合素
子群ｖ（１）の転送チャンネル間を分離するためのチャ
ンネルストップであり、Ｐｌがら成る。７４は電荷注入
ソースであり、Ｎ゛層がら成る。ＥＳＩＧ及びＥ８゜ｌ
、ｌｓは多結晶シリコンにより形成された入力信号電極
及び障壁電極であり、埋め込みチャンネル層７１の上に
絶縁層７３を介して配されている。これら各電極Ｅ　Ｓ
ＩＧ＋　ＥＢＩＩＩＳに印加された電圧に応じて、その
下の埋め込みチャンネル層７１内にポテンシャルの井戸
が形成される。障壁電極Ｅ［１ｌｌＴＳには一定電圧Ｖ
ａ＋ａｓが印加されており、入力信号電極ＥＳＩＧには
光電変換部９０がらアルミニウム配線９７により信号電
圧ＶｓｌＧが印加される。信号電圧Ｖ　ｓ　＋　６は最
小値として基準電圧Ｖ　ＲＥ　ｐの値をとるが、入力信
号電極ＥｓＩＧに基準電圧ＶＲＥＦを印加したときに形
成されるポテンシャルφＲＥＦの井戸よりも、障壁電極
ＥＢＩＱＳにバイアス電圧Ｖ　［１１＾Ｓを印加したと
きに形成されるポテンシャルφ８　ＪＡＳの井戸が浅く
なるように、バイアス電圧ＶＢ１０Ｓを設定して↓）る
。

第２２図（ｃ）〜（ｇ）及び第２３図（ｃ）〜てｆ）の
ポテンシャル図と第２４図のタイミングチャートを参照
しながら、垂直方向電荷結合素子群ｖ（１）へのパラレ
ル入力動作について説明する。

時刻ｔｏにおいて、赤色光用の光電変換素子９ｏの積分
クリアゲートにクリアパルスφＲＣＬを印加し、コンデ
ンサＣの電圧を基準電圧ＶＲＥＦにリセットする。この
時点から、積分（電荷蓄積）を開始する。

時刻ｔ１における垂直方向電荷結合素子群ｖ（１）のポ
テンシャルは、第２２図（Ｃ）に示す通りである。ここ
で、垂直方向転送用の第１の転送パルスφ、１は１１　
Ｈｉ　ｇｈ　１１レベル、第２の転送パルスφＬＩ２は
”　Ｌ　ｏ　ｗ　”レベルである。

次に、時刻ｔ２で、第１の転送パルスφυ、を’　Ｌｏ
ｗ゛レベルとし、電荷注入の準備動作を行う（第２２図
（ｄ））。

時刻ｔ３において、電荷注入信号φＩＤを”　Ｌ　ｏ　
ｗ“レベルとし、電圧−電荷変換部の電荷注入ソース７
４のポテンシャルを上げる。これによって、第２３図（
ｄ）の斜線部で示すように、電荷が障壁電極Ｅ、、ｏｓ
及び入力信号電極Ｅ　！ｉｌＧの下の領域を満たす。こ
のときの電荷注入ソース７４のポテンシャルは、垂直方
向電荷結合素子■（１）における電極９３ｄのポテンシ
ャルよりも低くなるように選んである。

次に、時刻ｔ４で電荷注入信号φＩＤを°ｌ　Ｈｉ　ｇ
ｈ　１１レベルに戻して、電荷注入ソース７４のポテン
シャルを下げる。このとき、入力信号電極Ｆｌ：ｓ＋ａ
の下には、入力信号電極Ｅ　ＳＩＧに印加された信号電
圧ＶｓｌＧにより生じるポテンシャルφＳＩＧと、それ
に隣接する障壁電極ＥＢ、９．の下に生じるポテンシャ
ルφＩｆ　ＩＡＳとの差に相当する電荷Ｑｓが蓄積され
る。つまり、入力信号電極ＥＳＩＧの容量をＣｓとする
と、Ｑ　ｓ　”　Ｃｓ　Ｘ　（φ５ＩＧ−φＢＩＩＩＳ
）の電荷が蓄積される（第２３図（ｅ））。

このようにして、入力信号電極ＥＳＩ。の下に電荷Ｑｓ
が蓄積された後、時刻ｔ５で第１の転送りロックφｕ１
をパ旧ｇｈ“ラベルにすると、電荷Ｑｓは垂直方向電荷
結合素子■（１）における転送電極９３ｄの下に形成さ
れたポテンシャルの井戸に移送される。

以上の動作がＲ，Ｇ、Ｅの各画素について同時に行われ
、赤色光についての信号電圧は転送段９３に、緑色光に
ついての信号電圧は転送段９４に、青色光についての信
号電圧は転送段９５に、それぞれ移送される（第２２図
（Ｃ））。

次に、第１及び第２の転送りロックφＩＪＩ、φｕ２に
より３段分の転送を行い、時刻ｔＳでは第２２図（ｆ）
に示すポテンシャル状態となり、前述と同様の動作を繰
り返すことにより、Ｒ，Ｇ、Ｂの各色についての電圧信
号が次々と垂直方向電荷結合素子群■（１）の各転送段
に順次注入され、転送されてゆく。

なお、第６図（ｂ）に示すように、１画素についてＲ，
Ｇ、Ｂの各成分の電圧信号が得られるタイミングは所定
時間ずつ異なっているので、垂直方向電荷結合素子群■
（１）に蓄積された画像情報を読み出すときには、最初
の３段分の転送出力の３段目から第１画素のＲ成分を、
次の３段分の転送出力の２段目から第１画素のＧ成分を
、その次の３段分の転送出力の１段目から第１画素のＢ
成分を、それぞれ読み出す必要がある。

次に、第１２．１４．１５図に示すような充電変換素子
群Ｒ（１）、　Ｇ　（１）、　Ｂ　（１）の各素子から
垂直方向電荷結合素子群■（１）における各電荷結合素
子への電荷注入、及び、注入された電荷の転送動作の第
２の例について説明する。

第２５図（ａ）に第２の例の垂直方向電荷結合素子群ｖ
（１）の１つの電荷結合素子の断面構造を示す。この電
荷結合素子は、電荷蓄積用のポテンシャル井戸が形成さ
れるＮ−ｍの埋め込みチャンネル層７１と、それが形成
されるＰ−型ウェル層７０を有する。Ｐ−型ウェル層７
０は、Ｎ−型半導体基板６０にイオン注入を行うことに
より形成され、埋め込みチャンネル層７１はＰ−型ウェ
ル層７０にイオン注入を行うことにより形成される。ま
た、埋め込みチャンネル層７１の上には５ｉ０２膜から
成る絶縁層８２が形成され、この絶縁層８２の上には、
蓄積電極Ｅｓ□、移送電極ＥＴＲの他に、垂直方向電荷
結合素子の転送電極となるＥ　１１１　Ｅ　ｌｂ＋・・
・、　Ｅ　４ａＨＥ　４ｂ＋・・・が形成されている。

これらのうち、奇数番目の転送電極Ｅ、。、Ｅ、ｂ、Ｅ
３ａ＋Ｅ３ｂ＋・・・には第１の転送りロックφｕＩが
印加され、偶数番目の転送電極Ｅ　２＊Ｉ　Ｅ　２ｂ、
−Ｅ　ａ□Ｅ４５．・・・には第２の転送りロックφｌ
Ｊ２が印加される。すなわち、垂直方向電荷結合素子は
、２相駆動される。

転送電極Ｅ１ｍとＥｌｂは、その下の絶縁層８２の厚さ
を変えるか、或いは、イオン注入等の方法で、それぞれ
、その下に誘起されるポテンシャルに段差を設けるよう
になされている。その他の転送電極Ｅ２□Ｅ２１．・・
・についても、同様である。６５は、後述する方法で電
荷を放電させるための領域であり、Ｎ３拡散により形成
される。

第２５図（ａ）は、１画素分の受光素子Ｐ　Ｄ　Ｒ，Ｐ
　Ｄａ。

Ｐ　Ｄ　ｅ及び対数圧縮部Ｌ　ＧＲ，Ｌ　ＧＯ，Ｌ　Ｃ
８から異なるタイミングで得られる信号電荷Ｑ　Ｒ，Ｑ
　ａ、　Ｑ　ｅを、垂直方向電荷結合素子群■（１）へ
放電させるための回路を示している。ＭＯＳ）−ランジ
スタＴＲＲ，ＴＲａ、　Ｔ　Ｒｅは信号電荷Ｑ　Ｒ，Ｑ
　Ｇ、　Ｑ　Ｂのうちのどれを放電させるかを選択する
ためのもので、そのゲート電圧φＲ９φＧ、φＢを正電
圧とすることにより、導通状態となる。各ＭＯＳトラン
ジスタＴＲＲ，ＴＲ０、ＴＲＢを順次具なるタイミング
で導通させることにより、垂直方向電荷結合素子群のＮ
″型領領域６５蓄積電極ＥＳＴの下のポテンシャル井戸
から信号電荷ＱＲ，Ｑｏ、Ｑｅを放電させる。

次に、第２６図のタイミングチャート及びその時刻ｔ１
〜ｔ５におけるポテンシャルを表す第２５図（ｂ）〜（
ｆ）を用いて、イメージセンサ１１による撮像及び電荷
転送動作を説明する。

時刻ｔ、において、ＭＯＳトランジスタＴ　ＲＲのゲー
ト電圧φＲは”Ｈｉｇｈ”レベル、φＧ、φＢは”Ｌｏ
ｗ”レベルになっているのでＭ　ＯＳ’　トランジスタ
Ｔ　ＲＲはＯＮ状態、Ｔ　Ｒａ、　Ｔ　ＲｅはＯＦＦ状
態である。二のとき、クリアパルスφＲＣＬは′°旧ｇ
ｈ”レベルとなっているので、リセット用のＭＯＳトラ
ンジスタＴＲＲＣＬがＯＮ状態となり、垂直方向電荷結
合素子の電荷蓄積部ＳＴはリセットされ、ポテンシャル
φＲ３になるまで電荷が注入されている。

時刻ｔ２において、クリアパルスφＲＣＬがｌｌ　Ｌ　
ｏ、ＩＴレベルに変わると、リセット状態は解除され、
ゲート電圧φＲは”Ｈｉｇｈ”レベルで、放電用のＭＯ
ＳトランジスタＴ　ＲＲはＯＮ状態にあるため、受光素
子ＰＤ８の光電流の対数積分が開始される。時刻ｔ２に
おけるポテンシャル状態を第２５図（Ｃ）に示す。

時刻ｔ３において、ゲート電圧φＲが“ｌ　Ｌ　０Ｗ１
１レベルになると、放電用のＭＯＳ）−ランジスタＴＲ
ＲはＯＦＦ状態となり、積分が終了する。このときのポ
テンシャル状態が第２５図（ｄ）であるが、信号電荷Ｑ
Ｒに等しい電荷が放電されている。電荷蓄積部ＳＴの全
容量をＣ８とし、リセット時の電荷量をＱ。とすると、
残された電荷Ｑｓは、 Ｑ　ｓ　＝　Ｃｓ　Ｘ　（φＳＴ−φ＋ｔｓ）−ＱＲ＝
Ｑｏ　　ＱＲ となる。すなわち、初期状Ｕ（リセット時）から信号電
荷ＱＲを引いた分だけが電荷蓄積部ＳＴに残る。

時刻ｔ４において、移送電極ＥＴＲに印加されるクロッ
クφＴＲが′”Ｈｉｇｈ’”レベルから“Ｌｏｗ“レベ
ルに変化すると、移送電極ＥＴＲの下のポテンシャルが
下がり、電荷蓄積部ＳＴに残った電荷Ｑｓが転送電極Ｅ
１．の下のポテンシャル井戸に移送される。第２５図（
ｅ）は時刻ｔ４におけるポテンシャル状態を示す。

時刻ｔ６において、第１の転送りロックφす１が？ｌＨ
ｉｇｈ”レベルから”’Ｌｏｗ”レベルへ、第２の転送
りロックφＵ２が”Ｌｏｗ’“レベルから”Ｈｉｇｈ”
レベルに変化すると、転送電極Ｅｌｂの下に蓄積された
電荷は転送電極Ｅ２ゎの下のポテンシャルの井戸に転送
され、時刻ｔ１におけるポテンシャル状態に戻る。

次に、クリアパルスφＲｅＬから１転送周期だけ遅れて
印加されたクリアパルスφＧｅＬと、ゲート電圧φＲか
ら１転送周期だけ遅れて印加されたゲート電圧φ。によ
って積分開始された緑色光成分に対応する信号電荷Ｑ、
を前述の方法で放電させる。更に、クリアパルスφＧＣ
Ｌから１転送周期だけ遅れて印加されたクリアパルスφ
［ｌｃＬと、ゲート電圧φ。がら１転送周期だけ遅れて
印加されたゲート電圧φＢによって積分開始された青色
光成分に対応する信号電荷Ｑ８を前述の方法で放電させ
る。

以上の動作により、赤色光、緑色光及び青色光の３原色
から成る１画素分の画像情報の記憶及び転送が終了する
。これらの動作を繰り返すことにより、複数画素分の画
像情報の記憶及び転送が順次行われる。

なお、垂直方向電荷結合素子から源平方向電荷結合素子
への電荷注入、及び注入された電荷の転送動作について
は、第２０．２１図で説明したものと同じである。

次に、第１７図に示す充電変換素子群の各素子から垂直
方向電荷結合素子群ｖ（１）の各電荷結合素子への電荷
注入、及び注入された電荷の転送動作の第３の例を説明
する。

第２７図（ａ）に、その第３の例の垂直方向電荷結合素
子群■（１）の１つの電荷結合素子及び電荷注入部の断
面構造を示す。本実施例においては、電荷注入部は、対
数圧縮された信号電荷を蓄積するコンデンサ（すなわち
、ポテンシャルの井戸）を形成するＮ°型領領域１２４
及びそこに蓄積された信号電荷を垂直方向電荷結合素子
に移送するための移送電極ＥＴＲから成る。また、垂直
方向電荷結合素子はＮ−型の埋め込みチャンネル層１０
１を有している。

図中のその他の番号は、第１７図と共通である。Ｎ−型
埋め込みチャンネル層１０１はＰ−哉半導体基板１００
にイオン注入を行うことにより形成される。また、埋め
込みチャンネル層１０１の上には、５１０２膜から成る
絶縁層が形成され、この絶縁層の上には垂直方向電荷結
合素子の転送電極となるＥ　目、　Ｅ、２．・・・が形
成されている。転送電極Ｅ＋＋、Ｅ＋ａ、Ｅ＋７、・・
・には第１の転送りロックφυ３が印加され、Ｅ１２、
　Ｅ　１５＋　Ｅ　１８＋・・・には第２の転送りロッ
クφυ１が印加され、Ｅ　＋３．　Ｅ　＋ｅ、　Ｅ　Ｉ
Ｑｓ・・・には第３の転送りロックφυ２が印加される
。すなわち、本垂直方向電荷結合素子は３相駆動される
。このように３相駆動とすることにより、垂直方向電荷
結合素子のシフトレジスタの１ビット当りの長さを、２
相或いは４相駆動の場合と比較して、短くすることがで
きる。

次に、第２８図のタイミングチャート及びその時刻も１
〜ｔ７におけるポテンシャル状態を示す第２７図により
、イメージセンサ１１による撮像及び電荷転送動作を説
明する。

時刻１＋において、リセット用ＭＯＳトランジスタＴ　
Ｒｏのゲート電圧φＣＬが”Ｈｉｇｈ”レベルから”Ｌ
０Ｗ゛レベルになると、トランジスタＴ　ＲｏはＯＦＦ
状態となり、回路のリセットが終了する。同時に、移送
電極ＥＴＲの電圧φＴ１１も”Ｉ（ｉｇｈ”′から”Ｌ
ｏｗ”′に切り換わり、移送電極の下のポテンシャルが
上がると、対数積分が開始される。

時刻ｔ２においては、第２の転送りロックφす１がＩＴ
　Ｈｉｇｈ　＋＋レベルに切り換わっているので、転送
電極Ｅ　Ｉ　２１　Ｅ　＋　６１　Ｅ　＋　ＩＴ、・・
・の下のポテンシャルが下がり、ポテンシャルは第２７
図（Ｃ）の状態となる。このとき、Ｎ１型領域１２４の
ポテンシャルは、信号電荷の分だけ上がっている。

時刻ｔ３においては、第１の転送りロックφｕ３が”Ｌ
ｏｗ”レベルに切り換わっているので、転送電極Ｅ１１
＋　Ｅ　１４．　Ｅ　１７１・・・の下のポテンシャル
が上がり、ポテンシャルは第２７図（ｄ）の状態となる
。このとき、垂直方向電荷結合素子内の信号電荷は、第
２７図（ｂ）のときよりも、転送電極１つ分だけ先に送
られている。また、Ｎ°型領領域１２４ポテンシャルは
更に上がって、積分が進む。

時刻ｔ４においては、第３の転送りロックφす２が”Ｈ
ｉｇｈ”レベルに切り換わっているので、転送電極Ｅ　
Ｉｓ、　Ｅ　１６ｅ　Ｅ　Ｉｏ＋・・・の下のポテンシ
ャルが下がり、ポテンシャルは第２７図（ｅ）の状態と
なる。

時刻ｔ６においては、第２の転送りロックφυ１が”Ｌ
ｏｗ”レベルに切り換わっているので、転送電極Ｅ１ｅ
＊　Ｅ　ＩＩＩ＋　Ｅ　１１１＋・・・の下のポテンシ
ャルが上がり、第２７図（ｆ）の状態となる。

時刻ｔ６においては、第１の転送りロックφ。３がＨｉ
ｇｈ“°レベルに切り換わっているので、転送電極Ｅ　
ＩＩ＋　Ｅ　＋ａ、　Ｅ　Ｉ？、・・・の下のポテンシ
ャルが下がり、第２７図（ｇ）の状態となる。

時刻ｔ７においては、第３の転送グロックφｕ２がＩＩ
　ＬＯ，ｔ＋レベルに切り換わっているので、転送電極
Ｅ１３＋　Ｅ　＋ｅ、　Ｅ　１ｇ、・・・の下のポテン
シャルが上がり、第２７図（ｈ）の状態となる。

これで、シフトレジスタ１段分の転送が終了する。更に
、このとき、移送電極ＥＴＲの電圧φＴ１１が”Ｈｉｇ
ｈ“ルベルに切り換わっているので、移送電極下のポテ
ンシャルが下がトハ　Ｎ゛型領領域１２４蓄積された信
号電荷が転送電極Ｅ４．の下のポテンシャルの井戸に移
送され、積分が終了することになる。

なお、このとき、対数圧縮回路の動−作を停止させるた
めに、リセット用ＭＯＳトランジスタＴＲｏのゲート電
圧φＣＬをｌ　ｏ　ｉ　ｇｈ　ＩＩレベルにして、トラ
ンジスタＴＲＯを導通させている。これを十分効果的に
行うためには、このときのリセット電圧と移送電極の下
のポテンシャルとが一致するようにしておくとよい。こ
うすることにより、蓄積電荷の移送が、同時に電荷注入
部のリセットともなり、効率がよい。

以上の動作により、１画素分の画像情報の記憶及び転送
が終了する。これらの動作を繰り返すことにより、複数
画素分の画像情報の記憶及び転送が順次行われる。

次に、垂直方向電荷結合素子群Ｖ　（１）の１つの電荷
結合素子から水平方向電荷結合素子Ｈ（１）の各素子へ
の電荷注入及び注入された電荷の転送動作について説明
する。

第２９図（ａ）及び第３０図（ａ）は、垂直方向電荷結
合素子群Ｖ（１）の１つの電荷結合素子と、水平方向電
荷結合素子Ｈ（１）の１つの素子との接続部分の断面構
造を示す。第２９図（ａ）及び第３０図（ａ）において
、Ｅｓｌ１＋、Ｅ＋ｓ＋＋・・・Ｅｘ’、Ｅ＋”は垂直
方向電荷結合素子群■（１）の最終段付近の転送電極で
あり、転送電極Ｅ　３１１．　Ｅ　ｓｅ２には垂直方向
転送用の第１の転送りロックφｕ３が印加され、転送電
極Ｅ１の１．Ｅ＋ｓ２には第２の転送りロックφｕ１が
印加され、転送電極Ｅ２８２．Ｅ２゜２には第３の転送
りロックφυ２が印加され、転送電極Ｅ３°には第４の
転送りロックφｕ３“が印加され、転送電極Ｅ＋“には
第５の転送りロックφす１゛が印加されている。Ｅ＋ｎ
＋は水平方向電荷結合素子Ｈ（１）の１つの転送段の電
極で、水平方向転送用の第１の転送りロックφＨ４が印
加されている。ＥＨｎ２は同じく水平方向電荷結合素子
Ｈ（１）の１つの転送段の電極で、水平方向転送用の第
２の転送りロックφＨ２が印加されている。

第２８図のタイミングチャートにおいて、時刻ｔ８は複
数画素分の画像情報についての全走査が終了した時点を
示しており、そのときのポテンシャルは第２９図（ｂ）
及び第３０図（ｂ）に示す状態となってい時刻ｔ９にお
いては、垂直方向転送用の第５の転送りロックφ月゛が
”Ｈｉｇｂ”レベルとなっているので、転送電極Ｅｌ’
の下のポテンシャルが下がる。このとき、水平方向転送
の第１の転送りロックφＨ＋　ｌｔ”Ｌｏｗ”レベルで
あるので、電極ＥＨｒ＋＋の下のポテンシャルは上がっ
ており、転送電極Ｅ　３１　、　Ｅ、　ｌの下のポテン
シャルよりも高くなっている。従って、転送電極Ｅ３’
、Ｅ、’の下のポテンシャル井戸に保持されている信号
電荷は電極Ｅ　Ｈｎｌの下に移動することができず、そ
のままそこに留まっている。その状態が第２９図（ｃ）
である。一方、水平方向転送の第２の転送りロックφＨ
２は“旧ｇｈｌ＋レベルであるので、電極Ｅ　Ｈｎ２の
下のポテンシャルは下がっており、転送電極Ｅ３”、Ｅ
１゛の下のポテンシャルよりも低くなっている。従って
、転送電極Ｅ　３’　、　Ｅ　Ｈ“の下のポテンシャル
井戸に保持されている信号電荷は、電極Ｅ　Ｈｎ２の下
に転送される。この状態が第３０図（Ｃ）である。

時刻ｔｌｏにおいては、垂直方向転送用の第４の転送グ
ロックφＵ３′が”Ｌｏｗ’“レベルに切り換わってい
るので、転送電極Ｅ３゛の下のポテンシャルが上がって
いる。このときのポテンシャル状態を第２９図（ｄ）及
び第３０図（ｄ）に示す。

時刻１＋＋においては、第４の転送りロックφす３が“
’Ｈｉｇｈ”レベルに切り換わっているので、転送電極
Ｅ３′の下のポテンシャルが下がっている。このときの
ポテンシャル状態は第２９図（ｅ）及び第３０図（ｅ）
に示す通りである。

時刻ｊ＋２においては、第５の転送りロックφｕ１がＬ
ｏｗ”レベルに切り換わっているので、転送電極Ｅｌ’
の下のポテンシャルが上がっている。これは水平方向電
荷結合素子からの電荷の逆流を防ぐ障壁として働く。こ
のとき、水平方向の第１と第２の転送りロックφＭ＋、
φＩＩ２は交互に”’Ｈｉｇｈ’“レベルと”Ｌｏｗ”
レベルとで切り換わり、時刻ｔＱにおいて水平方向電荷
結合素子に転送された信号電荷を全部読み出す。このと
きのポテンシャル状態は第２９図（ｆ）及び第３０図（
ｆ）に示す通りである４時刻ｔｒ３においては、垂直方
向の第２の転送りロックヤ８．が”Ｈｉｇｈ’”レベル
、第５の転送りロックφＬｌｌ゛が”Ｌｏｗ“ルベルに
切り換わっていあので、転送電極Ｅ　ＩＩＩＩ＋　Ｅ　
ｌ１１２．　Ｅ　＋”の下のボテンーシャルは下がって
いる。このとき、第２の転送りロックφす１が”Ｈｉｇ
ｈ”レベルであるので、電極Ｅ＋ｎ＋の下のポテンシャ
ルが下がり、転送電極Ｅ３′、Ｅ１′の下のポテンシャ
ルよりも低くなっている。従って、転送電極Ｅ　３　’
　＋　Ｅ　Ｉｏの下のポテンシャル井戸の信号電荷は、
電極ＥＨｎｌの下に転送される。この状態が第２９図（
ｇ）である。一方、電極Ｅ　Ｈｎ２に対応する方は、時
刻ｔ９に既に転送してしまっているので、゛転送電極Ｅ
　３＋　、　Ｅ　、　ｌの下は空であり、転送すべき電
荷は存在しない。また、仮に存在したとしても、転送り
ロックφＨ２がＩＩ　Ｌｏ、−ルベルであるので、電極
Ｅ　Ｈｎ２の下のポテンシャルの方が転送電極Ｅ　３　
’　＋　Ｅ　Ｉｏの下のポテンシャルよりも高く、転送
することはできない。このポテンシャル状態は第３０図
（ｇ）に示す通りである。

時刻ｔ１４においては、第１と第４の垂直転送りロック
φ、３及びφυ３′が”Ｌｏｗ”ルベルとなっているの
で、転送電極Ｅ　３ｅｌ＋　Ｅ　３１１２．　Ｅ　３°
の下のポテンシャルは上がっている。このときのポテン
シャルは第２９図（ｈ）及び第３０図（ｈ）に示す通り
である。この時点は、時刻ｔ８に比べて転送電極１個分
だけ進んでいる。

時刻ｔ＋ｓにおいては、第３の垂直転送グロックφＵ２
が’Ｈｉｇｈ”レベルとなっているので、転送電極Ｅ２
１１　Ｅ　２Ｉ！２の下のポテンシャルは下がる。この
ときのポテンシャルは第２９図（ｉ）及び第３０図（ｉ
）に示す通りである。

時刻ｔ＋ａにおいては、第２と第５の垂直転送りロック
φ、１．φ。、゛がｌ　Ｉ　ｏ、Ｉ＋レベルとなってい
るので、転送電極Ｅ　＋ａ＋、　Ｅ　１１１２．　Ｅ＋
’の下のポテンシャルは上がっている。このときのポテ
ンシャルは第２９図（ｊ）及び第３０図（ｊ）に示す通
りである。このとき、時刻ｔ８に比べて、転送電極２個
分進んでいる。

時刻ｔＢにおいては、第１と第４の垂直転送りロックφ
、３．φ、３′が゛）Ｉｉｇｈ”レベルとなっているの
で、転送電極Ｅ　３Ｂ＋　、　Ｅ　３ｅ２の下のポテン
シャルは上がっている。このときのポテンシャルは第２
９図（ｋ）及び第３０図（ｋ）に示す通りである。

時刻ｔ’ｓにおいては、第３の垂直転送りロックφ、２
が°“Ｌｏｗ”レベルに切り換わっているので、転送電
極Ｅ　２＠１．　Ｅ　２１２の下のポテンシャルは上が
っている。

このときのポテンシャルは第２９図（１）及び第３０図
（１）に示す通りである。この時点は、時刻ｔ８に比べ
て、転送電極３個分、すなわち、シフトレジスタの１ビ
ット分転送が進んでいる。

以上のように構成することにより、偶数番目の列と奇数
番目の列の垂直電荷結合素子の電気信号を交互に水平方
向電荷結合素子に転送し、読み出すことができる。従っ
て、垂直電荷結合素子の各列に対して水平方向電荷結合
素子の転送電極を１個配置することができ、水平方向の
画素ピッチを短くすることができる。

第３１図は、アナログ信号出力線を複数本まとめて１本
にするのに、出力選択用電荷結合素子を設けた例である
。図中、Ｈ（１）、　Ｈ（２）、−、Ｈ（ｎ）は、第１
図に示した水平方向電荷結合素子、Ｏ８は出力選択用電
荷結合素子、ＥＴＲ’はＨ（１）〜Ｈ（ｎ）の信号電荷
をＯ８に移送する移送電極を形成する多結晶シリコンか
ら成る電極、ＯＰ　’　（１）は出力、１，２はそれぞ
れクロックφ−２，φＨ２が印加される水平方向電荷結
合素子の第１．第２転送電極、１’　、　２’も同様で
ある。　　Ｈ（１）〜Ｈ（ｎ）を転送されてきた信号電
荷の先頭のものがそれぞれ末端に達すると、電極ＥＴｌ
ｌ’に印加されているクロックφＴＲ’が°’Ｈｉｇｈ
”レベルになり、電極ＥＴＲ’のポテンシャルが下がる
。このとき、信号電荷は電極２°にあるので、それに対
するＯ８の電極のポテンシャルをそれよりも低くしてお
けば、信号電荷がＯ８に移送されることになる（この例
では、クロックφ□、゛の印加されている電極がそれに
当たる）。

その後、Ｏ８の電荷をすべて読み出し、同様の動作を繰
り返せばよい。なお、Ｏ８に転送されるのは電極２゛に
ある電荷のみで、電極２にある電荷は何等影響されない
。Ｏ８の電荷を読み出している間に、Ｈ（１）〜Ｈ（ｎ
）の転送は引続き行われており、再び末端に到達したと
ころで、移送される。

見豆夏羞釆 以上説明した通り、本発明のイメージセンサでは１次元
配列光電変換素子群と走査位置検出素子とが同一基板上
にあるため、１次元配列光電変換素子群の走査時の位置
が常に正確に検出される。

また、両者はきわめて近接しているため、両者間の温度
差がほとんど生じず、特に空間的温度差の大きい場所で
使用される場合に正確な位置精度を保障することができ
る。さらに、両者は同一基板上に載置されるため、両者
を一体として製造することができ、イメージセンサ全体
としての製造工程が簡略化されるとともにコストも下げ
ることができる。

【図面の簡単な説明】

第１図（ａ）及び（ｂ）は本発明に係るイメージセンサ
の２つの例を示す基本構成図である。第２図は対数圧縮
回路の１例を示す回路図である。第３図は本発明に係る
イメージセンサを用いた画像入力装置の構成図である。 第４図はその画像入力装置の画像入力部の第１の例を示
す構成図である。第５図は第２の例の構成図である。第
６図（ａ）は第１図（ａ）のイメージセンサの詳細構成
図、同図（ｂ）は走査時の各色画素の配置を示す図であ
る。第７図は第１図（ｂ）のイメージセンサの詳細構成
図である。 第８図（ａ）〜（ｇ）はイメージセンサを構成する光電
変換素子の各種回路図である。第９図（ａ）、　（ｂ）
は対数圧縮部を内蔵することにより、受光光量に対する
ダイナミックレンジが拡大される理由を説明するための
グラフである。第１０図（ａ）〜（ｄ）はスキャン位置
検出のための具体的構成を示す構成図９回路図及び出力
信号図である。１１１図（ａ）は第８図（ａ）に示す回
路を実現するための半導体集積回路の平面図であり、同
図（ｂ）、　（ｃ）、　（ｄ）は各々そのＢ−Ｂ’、Ｃ
−Ｃ’、Ｄ−Ｄ’線断面図である。第１２図（ａ）は第
８図（ａ）に示す回路を実現するための第２例の半導体
集積回路の平面図であり、同図（ｂ）はそのＡ−Ａ’線
断面図である。第１３図（ａ）は第８図（ａ）に示した
回路を実現するための半導体集積回路の第３の構造例を
示す平面図であり、同図（ｂ）、　（ｃ）、　（ｄ）は
各々そのＢ−Ｂ’、Ｃ−Ｃ’、Ｄ−Ｄ’線断面図である
。第１４図（ａ）は第８図（ａ）に示した回路を実現す
るための半導体集積回路の第４の構造例を示す平面図で
あり、同（ｂ）はそのＡ−Ａ’線断面図である。第１５
図（ａ）は第８図（ａ）に示した回路を実現するための
半導体集積回路の第５の構造例を示す平面図であり、同
図（ｂ）はそのＡ−Ａ’線断面図である。第１６図（ａ
）は第８図（Ｃ）で示した回路を実現するための半導体
集積回路の構造例を示す平面図であり、同図（ｂ）はそ
のＡ−Ａ“線断面図である。第１７図（ａ）は第８図（
ｅ）に示す回路を実現するための半導体集積回路の構造
例を示す平面図であり、同（ｂ）はそのＡ−Ａ”線断面
図である。第１８図（ａ）は垂直方向電荷結合素子群■
（１）内の１つの電荷結合素子の断面構造図であり、同
図（ｂ）〜（ｆ）はその時刻ｔ３〜ｔ７（第１９図参照
）におけるポテンシャル図である。第１９図は撮像及び
電荷転送動作のタイミングチャートである。第２０図（
ａ）は垂直方向電荷結合素子群の１つの電荷結合素子と
水平方向電荷結合素子群の１つの素子との接続部分の断
面構造図であり、同図（ｂ）〜（ｅ）はその接続部分を
電荷が移送されるときの様子を示すボテンシャル図であ
る。第２１図は水平方向電荷結合素子の断面構造図であ
る。第２２図（ａ）は垂直方向電荷結合素子群の１つの
電荷結合素子と、それに対応する１画素分の光電変換素
子群を示す平面図、同図（ｂ）はその断面図、同図（ｃ
）〜（ｇ）はその転送時のポテンシャルの推移を示す図
である。第２３図（ａ）は電圧−電荷変換部９３ｅの平
面図、同図（ｂ）はその断面図、第２３図（ｃ）〜（ｆ
）は電圧−電荷変換時のポテンシャル図である。第２４
図は第２２図（ｃ）〜（ｇ）及び第２３図（Ｃ）〜（ｆ
）のポテンシャル図に対応するタイミングチャートであ
る。第２５図（ａ）は第２の例の垂直方向電荷結合素子
群の１つの電荷結合素子の断面構造図であり、同図（ｂ
）〜（ｆ）はその時刻ｔ、〜ｔｓ（第２６図参照）にお
けるポテンシャル図である。第２６図は撮像及び電荷転
送動作のタイミングチャートである。 第２７図（ａ）は第３の例の垂直方向電荷結合素子群の
１つの電荷結合素子及び電荷注入部の断面構造図であり
、同図（ｂ）〜（ｈ）はその時刻ｔ、〜ｔマ（第２８図
参照）におけるポテンシャル図である。第２８図は撮像
及び電荷転送動作のタイミングチャートである。 第２９図（ａ）は垂直方向電荷結合素子群の１つの電荷
結合素子と水平方向電荷結合素子の−１つの素子との接
続部分の断面構造図であり、同ｗｉ（ｂ）〜（ｈ）はそ
の時刻ｔ８〜ｔ、４（第２８図参照）におけるポテンシ
ャル図である。第３０図（ａ）は垂直方向電荷結合素子
群の１つの電荷結合素子と水平方向電荷結合素子の１つ
の素子との接続部分の別の例の断面構造図であり、同図
（ｂ）〜（ｈ）はその時刻ｔ＠〜ｔ１４（第２８図参照
）におけるポテンシャル図である。第３１図はアナログ
信号出力線を複数本まとめて１本にし、出力選択用電荷
結合素子を設けた例の配線図である。 ５３・・・スキャン位置検出用光電変換素子群■（１）
〜Ｖ　（Ｎ）・・・垂直方向電荷結合素子群Ｈ（１）〜
Ｈ（Ｎ）・・・水平方向電荷結合素子群ＰＤ・・・光電
変換素子 ＬＧ・・・対数圧縮回路

Claims (3)

【特許請求の範囲】
1. （１）１次元的に配列された光電変換素子群をそれに直
   交する方向に走査することにより２次元画像を検出する
   イメージセンサにおいて、 上記１次元配列光電変換素子群が配置されているのと同
   一基板上に走査位置検出用素子を設けたことを特徴とす
   るイメージセンサ。
2. （２）走査位置検出用素子が、上記１次元配列光電変換
   素子群の配列方向と直交する方向に配列された別の１次
   元光電変換素子群である請求項１記載のイメージセンサ
   。
3. （３）走査位置検出用素子が、走査位置検出用の参照光
   を反射する金属皮膜である請求項１記載のイメージセン
   サ。