CN110149487B - 图像传感器及成像系统 - Google Patents

图像传感器及成像系统 Download PDF

Info

Publication number
CN110149487B
CN110149487B CN201910426505.7A CN201910426505A CN110149487B CN 110149487 B CN110149487 B CN 110149487B CN 201910426505 A CN201910426505 A CN 201910426505A CN 110149487 B CN110149487 B CN 110149487B
Authority
CN
China
Prior art keywords
photodiode
image sensor
storage diode
region
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910426505.7A
Other languages
English (en)
Other versions
CN110149487A (zh
Inventor
滕支刚
富田隆治
陈世杰
黄晓橹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huaian Xide Industrial Design Co ltd
Original Assignee
Huaian Imaging Device Manufacturer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huaian Imaging Device Manufacturer Corp filed Critical Huaian Imaging Device Manufacturer Corp
Priority to CN201910426505.7A priority Critical patent/CN110149487B/zh
Publication of CN110149487A publication Critical patent/CN110149487A/zh
Application granted granted Critical
Publication of CN110149487B publication Critical patent/CN110149487B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本公开涉及图像传感器和成像系统。该图像传感器包括至少一个像素单元，所述像素单元包括：光电二极管区域，包括光电二极管，所述光电二极管被配置为在第一时间段期间累积在所述光电二极管中生成的与入射光对应的光电荷；存储二极管区域，包括存储二极管，所述存储二极管被配置为存储在所述光电二极管中累积的光电荷；其中，在平面图中，所述存储二极管区域至少围绕所述光电二极管区域的两个侧边。

Description

图像传感器及成像系统
技术领域
本公开整体地涉及成像领域，并且更具体地来说，涉及图像传感器和包括图像传感器的成像系统。
背景技术
图像传感器常在电子设备诸如单反相机、普通数码相机、摄像机、手机、汽车电子和计算机等等中用来捕获图像。本领域中一直存在对改善的图像传感器和包括这种改善的图像传感器的成像系统的需求。
发明内容
本公开的目的之一是提供图像传感器和成像系统。
根据本公开的一个方面，提供了一种图像传感器，包括至少一个像素单元，所述像素单元包括：光电二极管区域，包括光电二极管，所述光电二极管被配置为在第一时间段期间累积在所述光电二极管中生成的与入射光对应的光电荷；存储二极管区域，包括存储二极管，所述存储二极管被配置为存储在所述光电二极管中累积的光电荷；其中，在平面图中，所述存储二极管区域至少围绕所述光电二极管区域的两个侧边。
根据本公开的另一个方面，提供了一种成像系统，包括：相机模块，所述相机模块包括图像传感器和镜头，所述镜头将光聚焦到所述图像传感器上，存储和处理电路，所述存储和处理电路被配置为存储和处理由所述图像传感器输出的信号，以生成图像数据；其中所述图像传感器包括按照行和列布置的像素单元的阵列，所述像素单元的阵列包括多个像素单元，其中所述多个像素单元中的每一个像素单元包括：光电二极管，形成在光电二极管区域中，所述光电二极管被配置为在第一时间段期间累积在所述光电二极管中生成的与入射光对应的光电荷；存储二极管，形成在存储二极管区域中，所述存储二极管被配置为存储在所述光电二极管中累积的光电荷；其中，所述光电二极管区域和所述存储二极管区域沿着行方向和/或列方向布置。
通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得更为清楚。
附图说明
构成说明书的一部分的附图描述了本公开的示例性实施例，并且连同说明书一起用于解释本公开的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：
图1示出了根据本公开的一个或多个示例性实施例的成像系统的简化示意图；
图2示出了根据本公开的一个或多个示例性实施例的图像传感器中包括的像素单元阵列和相关的控制电路和读出电路的示意图，其中读出电路用于从像素单元阵列读出图像信号；
图3示出了在全局快门图像传感器中使用的典型的像素单元阵列的平面示意图；
图4-图6示出了根据本公开的一个或多个示例性实施例的在全局快门图像传感器中使用的像素单元阵列的平面示意图；
图7-图9分别示出了根据本公开的一个或多个示例性实施例的图4-图6的像素单元阵列中的像素单元的布局；
图10示出了根据本公开的一个或多个示例性实施例的具有图7中所示的布局的像素单元的截面图；
图11示出了根据本公开的一个或多个示例性实施例的具有图8中所示的布局的像素单元的截面图；
图12示出了根据本公开的一个或多个示例性实施例的与图7-图9中所示的像素单元中的任一个对应的像素单元的电路图。
注意，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在一些情况中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
为了便于理解，在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此，本公开并不限于附图等所公开的位置、尺寸及范围等。
具体实施方式
下面将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些示例性实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。也就是说，本文中的结构及方法是以示例性的方式示出，来说明本公开中的结构和方法的不同示例性实施例。然而，本领域技术人员将会理解，它们仅仅说明可以用来实施的本公开的示例性方式，而不是穷尽的方式。此外，附图不必按比例绘制，一些特征可能被放大以示出具体组件的细节。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
图1示出了根据本公开的一个或多个示例性实施例的成像系统的简化示意图。
如图1中所示，该成像系统10使用相机模块12捕获图像。该相机模块12可以将入射光转换成数字图像数据。相机模块12可以包括镜头14和图像传感器16。在图像捕获操作期间，可以通过镜头14将光聚焦到图像传感器16上。图像传感器16可以包括用于将光信号转换为电信号的像素单元阵列以及用于将模拟像素数据转换成要提供给存储和处理电路18的对应数字图像数据的电路。
存储和处理电路18可以包括一个或多个集成电路(例如，图像处理电路、微处理器、诸如随机存取存储器和非易失性存储器的存储设备等)。存储和处理电路18例如用于自动曝光量控制、非均匀补偿、白平衡处理、黑电平控制、伽玛校正等，以用于将从图像传感器16获得的信号进行进一步的处理。可以根据需要使用耦接到存储和处理电路18的有线和/或无线通信路径将经过处理的图像数据提供给外部设备(如，计算机、外部显示器或其它设备)。
图2示出了根据本公开的一个或多个示例性实施例的图像传感器中包括的像素单元阵列和相关的控制电路和读出电路的示意图，其中读出电路用于从像素单元阵列读出图像信号。
如图2中所示，图像传感器16可以包括像素单元阵列30以及控制和处理电路210。像素单元阵列30包括被布置成行和列的像素单元20。如图2中所示的，每一个像素单元20布置在行(例如行R1到Ry)及列(例如列C1到Cx)内以获得图像数据。像素单元阵列30可以包含例如几百或几千行和几百或几千列以及更多或更少的像素单元20。
控制和处理电路210可以耦接至控制电路220(有时也称为行控制电路)和读出电路230(有时也称为列控制电路、图像读出电路等)。控制电路220可以从控制和处理电路210接收行地址，并且通过行控制线将对应的行控制信号诸如重置控制信号、行选择控制信号、电荷转移控制信号和读出控制信号提供给像素单元阵列30。
读出电路230可以通过列线接收图像信号(如，由像素单元阵列30生成的模拟像素值)。读出电路230可以包括用于对从像素单元阵列30读出的图像信号进行采样和暂时存储的采样保持电路、放大器电路、模拟/数字转换(ADC)电路、偏置电路、列存储器等。读出电路230中的ADC电路可以将从像素单元阵列30接收的模拟像素值转换成对应的数字像素值(有时称为数字图像数据或数字像素数据)。
在一些实施例中，图像传感器16可以利用电子快门模式来控制和确定与电信号对应的光电荷的量的曝光时间。在电子快门模式中，对生成和累积光电荷的积分时间进行电控制。电子快门模式包括滚动快门模式和全局快门模式。在滚动快门模式中，针对像素单元阵列中的每一行分别控制积分时间。在全局快门模式中，在整个像素单元阵列中的所有的行中一致地控制积分时间。
全局快门模式能够消除在卷帘曝光中由于各行之间的不同的积分时间所引起的图像失真。但是，为了存储光电二极管中累积的光电荷，需要添加一个存储二极管。
图3示出了在全局快门图像传感器中使用的典型的像素单元阵列的平面示意图。
如图3中所示，在像素单元阵列30中，3×3个像素单元区域300被布置为与行方向和列方向平行或垂直。每一个像素单元区域300可以包括微透镜330，该微透镜330将通过光学镜头14进入的入射光聚焦在像素单元区域300的中心上。每个像素单元20可以包括光电二极管区域PA310和存储二极管区域SA320。光电二极管区域PA310可以用于放置光电二极管(例如，图10中的PD)，该光电二极管累积在其中生成的与入射光对应的光电荷。存储二极管区域SA320可以用于放置存储二极管(例如，图10中的SD)，该存储二极管暂时存储积累在光电二极管中的光电荷以实现全局快门模式。如图3中所示，存储二极管区域SA320和光电二极管区域PA310可以以相对于行方向成45度的角度形成。
在一个具体实现中，存储二极管区域SA320的受光面需要沉积挡光金属层，防止光对放置在存储二极管区域SA320中的存储二极管的影响。然而，这种斜45度的布局对于工艺要求较高，尤其是对于光刻工艺要求较高。
鉴于以上所述，本发明人提出了一种降低光刻工艺难度的全局快门图像传感器的结构。发明人通过合理布局光电二极管区域(PA)和存储二极管区域(SA)的位置，以及改变存储二极管区域(SA)的形状，从而降低光刻工艺难度。
图4-图6示出了根据本公开的一个或多个示例性实施例的在全局快门图像传感器中使用的像素单元阵列的平面图。
如图4中所示，假设像素单元阵列30-1包括按具有三行和三列的3×3矩阵布置的九个像素单元20-1。在说明书中，为了方便起见，描述像素单元阵列30-1包括九个像素单元20-1，但发明构思不限于此。像素单元阵列30-1可以具有n×m矩阵格式，其中，“n”和“m”是至少为1的整数。
3×3个像素区域400被布置为与行方向和列方向平行或垂直。每一个像素区域400可以包括微透镜430、光电二极管区域PA410和存储二极管区域SA420。光电二极管区域PA410可以包括光电二极管，光电二极管可以占据光电二极管区域PA410中的每一个的大部分。光电二极管区域PA410和微透镜430中的每一个的中心可以与像素区域400的中心重合，使得微透镜430将入射光聚焦在光电二极管区域PA410中的每一个的光电二极管上。
存储二极管区域SA420可以包括存储二极管，存储二极管可以占据存储二极管区域SA420中的每一个的大部分。存储二极管区域SA420中的每一个可以完全地围绕对应的光电二极管区域PA410形成。
光电二极管区域PA410和存储二极管区域SA420可以被布置为大致沿着行方向和/或列方向布置。也就是说，在图4中所示的实施例中，光电二极管区域PA410、存储二极管区域SA420和微透镜430位于对应的像素区域400中。
除了几处差异之外，图5和图6中所示的像素单元阵列30-2和30-3与图4中所示的像素单元阵列30-1基本相同。因此，将只描述这些不同之处。
与图4中所示的像素单元阵列30-1不同，在图5中，像素单元20-2包括光电二极管区域PA510和存储二极管区域SA520。光电二极管区域PA510中的每一个的中心可以与相应的像素区域500的中心不重合。例如，在一个实施例中，在每个像素区域500中，存储二极管区域SA520可以围绕光电二极管区域PA510的三个侧边。微透镜530可以被形成为对应于光电二极管区域PA510。这里，微透镜530对应于光电二极管区域PA510可能意味着，微透镜530具有与光电二极管区域PA510匹配的区域并被形成为与光电二极管区域PA510的大部分重叠。因此，在图5中所示的实施例中，微透镜530的中心可以与光电二极管区域PA510的中心重合而与像素区域500的中心不重合。
与图4中所示的像素单元阵列30-1不同，在图6中，像素单元20-3包括光电二极管区域PA610和存储二极管区域SA620。光电二极管区域PA610中的每一个的中心可以与相应的像素区域600的中心不重合。例如，在一个实施例中，在每个像素区域600中，存储二极管区域SA620可以围绕光电二极管区域PA610的两个侧边。微透镜630可以被形成为对应于光电二极管区域PA610。因此，在图6中所示的实施例中，微透镜630的中心可以与光电二极管区域PA610的中心重合而与像素区域600的中心不重合。
在图4-图6中所示的实施例中，光电二极管区域PA410-PA610和存储二极管区域SA420-SA620可以被布置为大致沿着行方向和/或列方向布置。光电二极管区域PA410-PA610分别被形成为尽可能对应于相应的微透镜430-630。存储二极管区域SA420-SA620分别至少围绕光电二极管区域PA410-PA610的两个侧边，并且被形成在光电二极管区域PA410-PA610之外的区域中，从而提高了像素单元阵列30-1至30-3的布置效率或集成度。
此外，如果需要，可以在像素单元阵列30-1至30-3中的光电二极管上方形成滤色器层阵列，使得在相关像素单元20-1至20-3的光电二极管的上表面上方形成滤色器层阵列中的预期滤色器层元件。由此，入射光可以由微透镜430-630聚焦到对应的光电二极管区域上，并且可以穿过滤色器层元件，使得在光电二极管处仅捕获对应颜色的光。
另外，由于微透镜430-630不被形成为对应于存储二极管区域SA420-SA620而被形成为只对应于光电二极管区域PA410-PA610，所以增大了吸光率并减少了光泄漏。
在图4-图6中所示的实施例中，光电二极管区域PA周围形成存储二极管区域SA，这种结构在曝光工艺中形成的图形相对简单，降低了工艺难度，尤其是光刻工艺的难度。改变布局后与图3中所示的示例相比，填充因子相同。
图7-图9分别示出了根据本公开的一个或多个示例性实施例的图4-图6的像素单元阵列中的像素单元的布局。
参照图7，布局700是图4中所示的像素区域400之一的布局。布局700示出了包括在像素区域400中的元件的布置。
布局700可以包括光电二极管区域PA710和存储二极管区域SA720。光电二极管区域PA710和存储二极管区域SA720可以包括有源区750，并且光电二极管区域PA710的有源区750和存储二极管区域SA720的有源区750之间可以由深沟槽隔离(DTI)区732分隔开。
此外，DTI区731可以被形成在存储二极管区域SA720的有源区750的边缘处，用于与相邻像素区域(未示出)的有源区(未示出)电隔离或光隔离。
使用DTI工艺形成的DTI731和732可以填充二氧化硅用于电隔离。在一些实施例中，DTI731和732可以填充高反射率的掺杂有硼的多晶硅膜用于光隔离。此外，为了实现电隔离，在沉积多晶硅前需要沉积一层二氧化硅用于电隔离。另外，在一些实现中，可以沉积例如氧化铪或者三氧化二铝之类的高介电常数(高K)薄膜用于形成DTI731和732，从而用于减少DTI造成的暗电流。在沉积高K薄膜前，需要沉积二氧化硅用于金属污染的隔离；在沉积高K薄膜后，需要再沉积一层二氧化硅用于金属污染的隔离。在另外一些实施例中，可以依次沉积二氧化硅、高K薄膜、掺硼的多晶硅薄膜、二氧化硅用于形成DTI731和732。但是发明构思不限于此。DTI区731和732可以其它材料。
有源区750可以包括浅沟槽隔离(STI)770、阱区760、像素电压端子(Vdd)790、溢出晶体管(OX)的栅极725、存储晶体管(SX)的栅极726、转移晶体管(TX)的栅极727、浮置扩散部(FD)740、选择晶体管(SEL)的栅极721、源极跟随器(SF)的栅极722、复位晶体管(RX)的栅极723、接地端子(GND)724以及输出端子(Vout)780。栅极721至723和725至727可以由多晶硅形成。
选择晶体管SEL的栅极721、复位晶体管RX的栅极723、溢出晶体管OX的栅极725、存储晶体管SX的栅极726以及转移晶体管TX的栅极727可以分别接收稍后将参照图12描述的控制信号SLS、RS、OS、SS和TS。
累积在光电二极管区域PA710的光电二极管中的光电荷从光电二极管通过存储晶体管SX转移到存储二极管区域SA720的存储二极管中，然后通过转移晶体管TX转移到浮置扩散部(FD)740。
光电二极管、存储二极管和浮置扩散部当中的沟道的长度越短且该沟道越宽，光电荷的转移效率就越高。因此，为了使光电二极管、存储二极管和浮置扩散部当中的光电荷的转移效率最大化，可以将栅极725、726、727以及浮置扩散部740顺序布置成线，如图7中所示。
像素电压端子790可以供应与布局700对应的像素单元20-1的操作所需的像素电压Vdd。接地端子724可以供应与布局700对应的像素单元20-1的操作所需的接地电压VSS。当然，本发明不限于此。像素电压端子790和接地端子724可以接收其它合适的电压。
此外，包括在有源区750中的元件的布置不限于图7中所示的布置，并且可以修改。
STI770可以形成在DTI区731和732内部中的其它元件周围。可以使用STI工艺来形成STI770以使元件电隔离。STI770可以比DTI区731和732浅。STI770的内部可以由与DTI区731基本上相同的材料形成。
阱区760可以被掺杂有p型或n型杂质。可以形成阱区760以使元件相互电隔离。可以在阱区760中形成使用杂质(例如，p++或n++杂质)重掺杂的区域。该重掺杂的区域可以用作溢出晶体管OX、存储晶体管SX、转移晶体管TX、复位晶体管RX、源极跟随器SF和选择晶体管SEL中的每一个的源极端子和/或漏极端子。因为不同器件的隔离要求不同，因此不同区域掺杂浓度不同。
这里，图4中所示的像素单元阵列30-1中的相邻像素单元可以是在与布局700所处的行不同的行中的任何像素单元。
图8-图9分别是根据本公开的一个或多个示例性实施例的图5-图6的像素单元阵列30-2至30-3中的像素单元的布局。在图8和图9中，与图7中类似的附图标记指示类似的元件。为了说明的简洁起见，在此不再赘述图8和图9的具体布局。但是本领域技术人员应该理解，图8和图9中的元件并不一定按照图中所示的布置。
图10示出了根据本公开的一个或多个示例性实施例的具有图7中所示的布局的像素单元的截面图。图10中所示的像素单元700-1是沿着图7中所示的线A-A′截取的截面的示例。像素单元700-1可以包括入射层1010、半导体衬底1000和布线层1020。在图10中示出了像素单元700-1是BSI图像传感器的像素单元的示例。但是本发明不限于此，像素单元700-1也可以用FSI图像传感器。
入射层1010可以包括微透镜1014、第一平坦层1013、滤色器层1012和第二平坦层1011。当然，入射层1010也可以包括其它层，例如防反射层，并且入射层1010可以包括更多或更少的平坦层。微透镜1014可以形成在像素单元700-1的顶部(假设该顶部是入射光首先到达的位置)以对应于光电二极管区域PA710中的光电二极管PD。微透镜1014可以用来增大光聚集力，从而提高图像质量。微透镜1014可以是图4中所示的微透镜430。
滤色器层1012可以形成在微透镜1014下方。滤色器层1012可以选择性地透射具有预定波长(例如，红色、绿色、蓝紫色、黄色或青色)的光。第一平坦层1013和第二平坦层1011可以分别形成在滤色器层1012的上方和下方以能防止通过微透镜1014和滤色器层1012进入的光被反射。
半导体衬底1000可以包括DTI区731、STI770、阱区760、溢出晶体管OX的栅极725、存储晶体管SX的栅极726、转移晶体管TX的栅极727、浮置扩散部740、像素电压端子790、光电二极管PD、存储二极管SD、DTI区732以及遮光膜1001和金属遮蔽物1021。已经参照图7描述了图10中所示的元件725、726、727、731、732、740、760、770和790。
溢出晶体管OX的栅极725可以包括与半导体衬底1000的平面平行的平面部分和向着光电二极管PD延伸的垂直部分。类似地，存储晶体管SX的栅极726可以包括与半导体衬底1000的平面平行的平面部分、向着光电二极管PD延伸的第一垂直部分和向着存储二极管SD延伸的第二垂直部分。转移晶体管TX的栅极727可以包括与半导体衬底1000的平面平行的平面部分和向着存储二极管SD延伸的垂直部分。
栅极的垂直部分可以使用从布线层1020的一侧开始形成沟槽的前沟槽工艺来形成。可以根据光电二极管PD的垂直深度和存储二极管SD的垂直深度使用DTI或STI工艺来形成各晶体管OX、SX和TX的栅极725、726和727。还可以将垂直栅极结构形成为插入到光电二极管PD或存储二极管SD中。
DTI区732可以形成在光电二极管区域PA710和存储二极管区域SA720之间。DTI区732可以具有覆盖光电二极管PD和存储二极管SD的垂直区域的第一长度D1。DTI区732可以减少或可能防止光电二极管PD和存储二极管SD之间的电串扰和光串扰。具体地，DTI区732可以阻挡透过光电二极管区域PA710的入射光，从而可能防止存储二极管SD存储除了从光电二极管PD转移的电荷以外的电荷。此外，DTI区732可以与半导体衬底1000的表面分开第二长度D2。第二长度D2可以是形成用于在光电二极管PD和存储二极管SD之间移电荷的沟道的最小长度，如图10中所示，但是发明构思不限于此。
栅极绝缘层(未示出)可以形成在各晶体管OX、SX和TX的栅极725、726和727与半导体衬底1000之间。
存储二极管SD可以被形成为具有与光电二极管PD不同的厚度，如图10中所示，从而便于转移在存储二极管SD中存储的光电荷。
遮光膜1001形成在存储二极管上面或上方，以阻挡通过入射层1010入射在存储二极管PD上的光。遮光膜1001可以由例如钨形成，但是发明构思不限于此。
金属遮蔽物1021可以形成在各晶体管SX和TX的栅极726和727的底部上以阻挡已经从多层导线1022向着存储二极管SD反射的光。
DTI区731、DTI区732、遮光膜1001和金属遮蔽物1021可以形成遮光单元，该遮光单元阻挡入射在存储二极管SD上的光。换句话说，可以通过DTI区731、DTI区732、遮光膜1001和金属遮蔽物1021来减少光泄漏或者可能使光泄漏最小化。
布线层1020可以包括多层布线1022。多层布线1022可以传输被施加到晶体管OX、SX、TX、RX和SEL的控制信号OS、SS、TS、RS和SLS，或者可以在像素700-1和外部之间传输信号。
如图10中所示，像素700-1可以形成为将多层布线1022定位在半导体衬底1000的相对侧处以面向入射层1010的背侧照明(BSI)像素单元。然而，发明构思并不局限于此。
图11示出了根据本公开的一个或多个示例性实施例的具有图8中所示的布局的像素单元的截面图。图11中的像素单元800-1是沿着图8中所示的线B-B′截取的截面的示例。在图11中，与图10中类似的附图标记指示类似的元件。为了说明的简洁起见，在此不再赘述图11。但是本领域技术人员应该理解，图11中的元件并不一定按照图中所示的布置。
图12示出了根据本公开的一个或多个示例性实施例的与图7-图9中所示的像素单元中的任一个对应的像素单元的电路图。
像素单元1200包括溢出晶体管1201、光电二极管1202、存储晶体管1203、存储二极管1204、转移晶体管1205、浮置扩散部1206、复位晶体管1207、源极跟随器1208和选择晶体管1209。
光电二极管1202累积或收集响应于入射光而在其中生成的光电荷。溢出晶体管1201被连接在供应像素电压Vdd的像素电压端子(例如，图10中所示的像素电压端子790)和光电二极管1202(例如，图10中所示的PD)之间。使用溢出晶体管1201可以防止由光电二极管1202生成的电荷溢出到存储二极管1204中。溢出晶体管1201响应于施加到其栅极(例如，图10中所示的栅极725)的溢出控制信号OS而导通或截止。
存储晶体管1203被连接在光电二极管1202和存储二极管1204之间。从光电二极管1202转移的电荷通过存储晶体管1203被存储在存储二极管1204中。存储晶体管1203响应于施加到其栅极(例如，图10中所示的栅极726)的存储控制信号SS而导通或截止。
转移晶体管1205连接在存储二极管1204和浮置扩散部1206之间。在存储二极管1204中存储的电荷通过转移晶体管1205存储或累积在浮置扩散部1206中。转移晶体管1205响应于施加到其栅极(例如，图10中所示的栅极727)的转移控制信号TS而导通或截止。此外，浮置扩散部1206可以连接到附加的电容器(未示出)。
复位晶体管1207连接在供应像素电压Vdd的像素电压端子和浮置扩散部1206之间。复位晶体管1207可以响应于施加到其栅极(例如，图7中所示的栅极723)的复位控制信号RS而控制光电荷(例如，电子)从浮置扩散部1206到像素电压端子的传输。
源极跟随器1208被连接在供应像素电压Vdd的像素电压端子和选择晶体管1209之间。源极跟随器1208基于由浮置扩散部1206处的电荷确定的电压电平来操作。
选择晶体管1209可以响应于施加到其栅极(例如，图7中所示的栅极721)的选择控制信号SLS将源极跟随器1208的输出信号(例如，模拟像素信号)输出到列线。
为了描述上方便，在图12中所示的实施例中，将像素电压Vdd共同施加到溢出晶体管1201、复位晶体管1207和源极跟随器1208。然而，可以将分别施加到溢出晶体管1201、复位晶体管1207和源极跟随器1208的操作电压设计为相互不同。
在说明书及权利要求中的词语“前”、“后”、“顶”、“底”、“之上”、“之下”等，如果存在的话，用于描述性的目的而并不一定用于描述不变的相对位置。应当理解，这样使用的词语在适当的情况下是可互换的，使得在此所描述的本公开的示例性实施例，例如，能够在与在此所示出的或另外描述的那些取向不同的其他取向上操作。
如在此所使用的，词语“示例性的”意指“用作示例、实例或说明”，而不是作为将被精确复制的“模型”。在此示例性描述的任意实现方式并不一定要被解释为比其它实现方式优选的或有利的。而且，本公开不受在上述技术领域、背景技术、发明内容或具体实施方式中所给出的任何所表述的或所暗示的理论所限定。
如在此所使用的，词语“基本上”意指包含由设计或制造的缺陷、器件或元件的容差、环境影响和/或其它因素所致的任意微小的变化。词语“基本上”还允许由寄生效应、噪声以及可能存在于实际的实现方式中的其它实际考虑因素所致的与完美的或理想的情形之间的差异。
另外，前面的描述可能提及了被“连接”或“耦接”在一起的元件或节点或特征。如在此所使用的，除非另外明确说明，“连接”意指一个元件/节点/特征与另一种元件/节点/特征在电学上、机械上、逻辑上或以其它方式直接地连接(或者直接通信)。类似地，除非另外明确说明，“耦接”意指一个元件/节点/特征可以与另一元件/节点/特征以直接的或间接的方式在机械上、电学上、逻辑上或以其它方式连结以允许相互作用，即使这两个特征可能并没有直接连接也是如此。也就是说，“耦接”意图包含元件或其它特征的直接连结和间接连结，包括利用一个或多个中间元件的连接。
另外，仅仅为了参考的目的，还可以在本文中使用“第一”、“第二”等类似术语，并且因而并非意图限定。例如，除非上下文明确指出，否则涉及结构或元件的词语“第一”、“第二”和其它此类数字词语并没有暗示顺序或次序。
还应理解，“包括/包含”一词在本文中使用时，说明存在所指出的特征、整体、步骤、操作、单元和/或组件，但是并不排除存在或增加一个或多个其它特征、整体、步骤、操作、单元和/或组件以及/或者它们的组合。
在本公开中，术语“提供”从广义上用于涵盖获得对象的所有方式，因此“提供某对象”包括但不限于“购买”、“制备/制造”、“布置/设置”、“安装/装配”、和/或“订购”对象等。
本领域技术人员应当意识到，在上述操作之间的边界仅仅是说明性的。多个操作可以结合成单个操作，单个操作可以分布于附加的操作中，并且操作可以在时间上至少部分重叠地执行。而且，另选的示例性实施例可以包括特定操作的多个实例，并且在其他各种示例性实施例中可以改变操作顺序。但是，其它的修改、变化和替换同样是可能的。因此，本说明书和附图应当被看作是说明性的，而非限制性的。
另外，本公开的实施方式还可以包括以下示例：
项目1.一种图像传感器，所述图像传感器包括至少一个像素单元，所述像素单元包括：光电二极管区域，包括光电二极管，所述光电二极管被配置为在第一时间段期间累积在所述光电二极管中生成的与入射光对应的光电荷；存储二极管区域，包括存储二极管，所述存储二极管被配置为存储在所述光电二极管中累积的光电荷；其中，在平面图中，所述存储二极管区域至少围绕所述光电二极管区域的两个侧边。
项目2.根据项目1所述的图像传感器，所述至少一个像素单元包括多个像素单元，所述多个像素单元以行和列布置，其中，所述多个像素单元的光电二极管区域基本沿着行的方向和列的方向布置。
项目3.根据项目1所述的图像传感器，在平面图中，所述存储二极管区域完全地围绕所述光电二极管区域。
项目4.根据项目1所述的图像传感器，所述像素单元还包括微透镜，在平面图中，所述微透镜的中心与所述光电二极管的中心重叠。
项目5.根据项目1所述的图像传感器，所述像素单元还包括：存储栅极，所述存储栅极被配置为控制在所述光电二极管中累积的光电荷转移到所述存储二极管，所述存储栅极包括向着所述光电二极管延伸的垂直栅极结构。
项目6.根据项目1所述的图像传感器，所述像素单元还包括：溢出栅极，所述溢出栅极被配置为在与第一时间段不同的第二时间段期间控制在所述光电二极管中累积的光电荷溢出到所述存储二极管中，所述溢出栅极包括向着所述光电二极管延伸的垂直栅极结构。
项目7.根据项目1所述的图像传感器，所述像素单元还包括：浮置扩散部，所述浮置扩散部被配置为接收在所述存储二极管中存储的光电荷；以及转移栅极，所述转移栅极被配置为控制在所述存储二极管中存储的光电荷转移到所述浮置扩散部，所述转移栅极包括向着所述存储二极管延伸的垂直栅极结构。
项目8.根据项目5所述的图像传感器，所述存储栅极还包括向着所述存储二极管延伸的垂直栅极结构。
项目9.根据项目1所述的图像传感器，所述像素单元还包括：在所述像素单元的边缘处的第一深沟槽隔离(DTI)，用于所述像素单元和其相邻像素单元之间的电隔离和光隔离。
项目10.根据项目1所述的图像传感器，所述像素单元还包括：在所述光电二极管区域和所述存储二极管区域之间的第二深沟槽隔离DTI，以遮蔽所述存储二极管免受入射光。
项目11.根据项目1所述的图像传感器，所述像素单元还包括：在所述存储二极管上的遮光膜，以遮蔽所述存储二极管免受入射光。
项目12.根据项目5所述的图像传感器，所述像素单元还包括：在所述存储栅极的表面上的金属遮蔽物，以遮蔽所述存储栅极免受入射光。
项目13.一种成像系统，包括：相机模块，所述相机模块包括图像传感器和镜头，所述镜头将光聚焦到所述图像传感器上，存储和处理电路，所述存储和处理电路被配置为存储和处理由所述图像传感器输出的信号，以生成图像数据；其中所述图像传感器包括按照行和列布置的像素单元的阵列，所述像素单元的阵列包括多个像素单元，其中所述多个像素单元中的每一个像素单元包括：光电二极管，形成在光电二极管区域中，所述光电二极管被配置为在第一时间段期间累积在所述光电二极管中生成的与入射光对应的光电荷；存储二极管，形成在存储二极管区域中，所述存储二极管被配置为存储在所述光电二极管中累积的光电荷；其中，所述光电二极管区域和所述存储二极管区域沿着行方向和/或列方向布置。
虽然已经通过示例对本公开的一些特定示例性实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。在此公开的各示例性实施例可以任意组合，而不脱离本公开的精神和范围。本领域的技术人员还应理解，可以对示例性实施例进行多种修改而不脱离本公开的范围和精神。本公开的范围由所附权利要求来限定。

Claims (13)

1.一种图像传感器，其特征在于，所述图像传感器包括至少一个像素单元，
所述像素单元包括：
光电二极管区域，包括光电二极管，所述光电二极管被配置为在第一时间段期间累积在所述光电二极管中生成的与入射光对应的光电荷；
存储二极管区域，包括存储二极管，所述存储二极管被配置为存储在所述光电二极管中累积的光电荷；
其中，在平面图中，所述存储二极管区域至少围绕所述光电二极管区域的两个侧边，且相邻的光电二极管区域之间包括存储二极管区域。
2.根据权利要求1所述的图像传感器，其特征在于：
所述至少一个像素单元包括多个像素单元，所述多个像素单元以行和列布置，
其中，所述多个像素单元的光电二极管区域沿着行的方向和列的方向布置。
3.根据权利要求1所述的图像传感器，其特征在于，在平面图中，所述存储二极管区域完全地围绕所述光电二极管区域。
4.根据权利要求1所述的图像传感器，其特征在于，所述像素单元还包括微透镜，在平面图中，所述微透镜的中心与所述光电二极管的中心重叠。
5.根据权利要求1所述的图像传感器，其特征在于，所述像素单元还包括：
存储栅极，所述存储栅极被配置为控制在所述光电二极管中累积的光电荷转移到所述存储二极管，所述存储栅极包括向着所述光电二极管延伸的垂直栅极结构。
6.根据权利要求1所述的图像传感器，其特征在于，所述像素单元还包括：溢出栅极，所述溢出栅极被配置为在与第一时间段不同的第二时间段期间控制在所述光电二极管中累积的光电荷溢出到所述存储二极管中，所述溢出栅极包括向着所述光电二极管延伸的垂直栅极结构。
7.根据权利要求1所述的图像传感器，其特征在于，所述像素单元还包括：
浮置扩散部，所述浮置扩散部被配置为接收在所述存储二极管中存储的光电荷；以及
转移栅极，所述转移栅极被配置为控制在所述存储二极管中存储的光电荷转移到所述浮置扩散部，所述转移栅极包括向着所述存储二极管延伸的垂直栅极结构。
8.根据权利要求5所述的图像传感器，其特征在于，所述存储栅极还包括向着所述存储二极管延伸的垂直栅极结构。
9.根据权利要求1所述的图像传感器，其特征在于，所述像素单元还包括：在所述像素单元的边缘处的第一深沟槽隔离(DTI)，用于所述像素单元和其相邻像素单元之间的电隔离和光隔离。
10.根据权利要求1所述的图像传感器，其特征在于，所述像素单元还包括：在所述光电二极管区域和所述存储二极管区域之间的第二深沟槽隔离DTI，以遮蔽所述存储二极管免受入射光。
11.根据权利要求1所述的图像传感器，其特征在于，所述像素单元还包括：在所述存储二极管上的遮光膜，以遮蔽所述存储二极管免受入射光。
12.根据权利要求5所述的图像传感器，其特征在于，所述像素单元还包括：在所述存储栅极的表面上的金属遮蔽物，以遮蔽所述存储栅极免受入射光。
13.一种成像系统，其特征在于，所述成像系统包括：
相机模块，所述相机模块包括图像传感器和镜头，所述镜头将光聚焦到所述图像传感器上，
存储和处理电路，所述存储和处理电路被配置为存储和处理由所述图像传感器输出的信号，以生成图像数据；
其中所述图像传感器包括按照行和列布置的像素单元的阵列，所述像素单元的阵列包括多个像素单元，其中所述多个像素单元中的每一个像素单元包括：
光电二极管，形成在光电二极管区域中，所述光电二极管被配置为在第一时间段期间累积在所述光电二极管中生成的与入射光对应的光电荷；
存储二极管，形成在存储二极管区域中，所述存储二极管被配置为存储在所述光电二极管中累积的光电荷；
其中，所述光电二极管区域和所述存储二极管区域沿着行方向和/或列方向布置，在平面图中，所述存储二极管区域至少围绕所述光电二极管区域的两个侧边，且相邻的光电二极管区域之间包括存储二极管区域。
CN201910426505.7A 2019-05-22 2019-05-22 图像传感器及成像系统 Active CN110149487B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910426505.7A CN110149487B (zh) 2019-05-22 2019-05-22 图像传感器及成像系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910426505.7A CN110149487B (zh) 2019-05-22 2019-05-22 图像传感器及成像系统

Publications (2)

Publication Number Publication Date
CN110149487A CN110149487A (zh) 2019-08-20
CN110149487B true CN110149487B (zh) 2021-05-07

Family

ID=67592672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910426505.7A Active CN110149487B (zh) 2019-05-22 2019-05-22 图像传感器及成像系统

Country Status (1)

Country Link
CN (1) CN110149487B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112951861A (zh) * 2021-01-26 2021-06-11 宁波飞芯电子科技有限公司 一种图像传感器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105529342A (zh) * 2014-10-16 2016-04-27 三星电子株式会社 图像传感器的像素和包括该像素的图像传感器
CN205883411U (zh) * 2015-09-23 2017-01-11 半导体元件工业有限责任公司 图像传感器像素和成像系统
CN107768391A (zh) * 2012-11-09 2018-03-06 索尼公司 成像元件及其制造方法
CN107787523A (zh) * 2015-06-19 2018-03-09 三星电子株式会社 用于防止光泄漏的拍摄设备及其图像传感器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082253A (ja) * 2009-10-05 2011-04-21 Sony Corp 固体撮像装置、および、その製造方法、電子機器
KR102427639B1 (ko) * 2017-11-13 2022-08-01 삼성전자주식회사 이미지 센싱 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107768391A (zh) * 2012-11-09 2018-03-06 索尼公司 成像元件及其制造方法
CN105529342A (zh) * 2014-10-16 2016-04-27 三星电子株式会社 图像传感器的像素和包括该像素的图像传感器
CN107787523A (zh) * 2015-06-19 2018-03-09 三星电子株式会社 用于防止光泄漏的拍摄设备及其图像传感器
CN205883411U (zh) * 2015-09-23 2017-01-11 半导体元件工业有限责任公司 图像传感器像素和成像系统

Also Published As

Publication number Publication date
CN110149487A (zh) 2019-08-20

Similar Documents

Publication Publication Date Title
KR101863505B1 (ko) 고체 촬상 장치 및 전자 기기
KR101683307B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기
US9635294B2 (en) Solid-state imaging device, production method of the same, and imaging apparatus
KR101683296B1 (ko) 고체 촬상 장치와 그 제조 방법, 및 전자기기
KR101129128B1 (ko) 후면 조사 이미지 센서를 위한 회로 및 광센서 오버랩
KR102499590B1 (ko) 고체 촬상 소자 및 그 제조 방법, 및 전자 기기
KR101679864B1 (ko) 고체 촬상 장치와 그 제조 방법, 및 전자기기
US8564701B2 (en) Solid-state imaging device having a buried photodiode and a buried floating diffusion positioned for improved signal charge transfer, and electronic apparatus including the solid-state imaging device
US7541628B2 (en) Image sensors including active pixel sensor arrays
WO2014141900A1 (ja) 固体撮像素子およびその製造方法、並びに電子機器
US20170005121A1 (en) Image sensors with backside trench structures
US20150035028A1 (en) Image Sensor with Buried Light Shield and Vertical Gate
CN108200366B (zh) 像素单元和形成像素单元的方法及数字相机成像系统
US20080170149A1 (en) Solid-state imager and solid-state imaging device
US20180227529A1 (en) Stacked image sensor pixel cell with selectable shutter modes and in-pixel cds
JP2015053411A (ja) 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP2003338615A (ja) 固体撮像装置
KR102473154B1 (ko) 이미지 센서
US10608025B2 (en) Image sensor
US20120104523A1 (en) Solid-state imaging device manufacturing method of solid-state imaging device, and electronic apparatus
CN108281452B (zh) 像素单元和形成方法以及成像系统组件
US20180227523A1 (en) Stacked image sensor pixel cell with selectable shutter modes and in-pixel cds
US20180227513A1 (en) Stacked image sensor pixel cell with selectable shutter modes and in-pixel cds
US20210144319A1 (en) Systems and methods for generating high dynamic range images
JP2009026984A (ja) 固体撮像素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20221227

Address after: 223001 Room 318, Building 6, east of Zhenda Steel Pipe Company, south of Qianjiang Road, Huaiyin District, Huai'an City, Jiangsu Province

Patentee after: Huaian Xide Industrial Design Co.,Ltd.

Address before: 223300 no.599, East Changjiang Road, Huaiyin District, Huai'an City, Jiangsu Province

Patentee before: HUAIAN IMAGING DEVICE MANUFACTURER Corp.

TR01 Transfer of patent right