JPH02306786A - イメージセンサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産」ＬＬ０主げした野 本発明は、固体撮像素子を用いたイメージセンサに関す
る。

翌】Ｓ嬶皮術− イメージセンサは、静止画（スチル）及び動画ビデオカ
メラ等に広く用いられているが、いずれも、その解像度
を上げることが強く要望されている。

そのための手段として、従来、様々な方策が考えられて
いるが、その１つに、エリア（２次元）イメージセンサ
を振動させることにより（いわゆる「画素ずらし」）、
有効画素数を増やすという方法がある（例えば、特開昭
５８−１１１５８０．５９−２３１９８１．５９−２３
１９８６、６０−７２３８０号等）、また、非常に画素
数の多い（解像度の高い）ライン（１次元）センサを、
その長手方向と直角方向にスキャンすることにより、高
解像度の２次元画像を得るという方法も考えられている
。

す　　しよ　と　る 上記従来の方法のうち、前者の「画素ずらし」の方法で
は、このようにすることによる解像度の向上は、画素数
を高々２〜４倍程度にしたものと同等に過ぎない。また
、エリアセンサを振動させない方向に関しては、解像度
の向上はなされない。

これを避けるためにセンサを２次元的に振動させようと
すると、機械的駆動機構が複雑になるばかりか、撮像ス
ピードの点でも不利になる。

また、後者の方法では、ラインセンサを構成する画素数
を、例えば１０００〜７５００程度に高集積化すれば、
非常に高解像度の画像が得られるが、一方、この方法で
は１ラインずつ撮影して画像データを読み出すものであ
るため、１回の撮影（１画面の撮影）に数秒〜数分程度
かかり、動画撮影ができないという欠点がある。

本発明はこれら問題を解決し、高解像度でありながら、
比較的高速で撮像することのできるイメージセンサを提
供することを目的とする。

゛　る二めの 上記目的を達成するため、本発明のイメージセンサでは
、１列に配列された光電変換素子群を１チップ上に一定
の間隔を設けて複数列配設し、各光電変換素子列の間に
、各光電変換素子列の各光電変換素子に対応して、その
光電変換素子が生成する画像信号の複数個分を記憶する
手段を設けたことを特徴とする。

なお、上記記憶手段は、光電変換素子列に垂直に配列さ
れた複数の電荷結合素子によって構成することができる
。

また、各光電変換素子には、受光素子と受光素子の発生
する画像信号を対数圧縮する回路とを含むようにすると
よい。

作二」Ｌ このイメージセンサを用いて画像を撮影する方法には２
種類ある。１つは、このイメージセンサ（チップ）を上
記一定間隔（光電変換素子列の配列間隔）に相当する距
離だけ移動させる方法であり、もう１つは、画像の方を
光学的手段により、同じく一定間隔に相当する幅だけス
キャンさせる方法である。これらは、画像とチップとの
相対移動の点で同等であるので、以下、後者の方法に沿
って説明する。

まず、画像をこのチップ上に結像させる。すると、各光
電変換素子列を構成する各光電変換素子が、その位置に
おける画像の光の強さに応じた信号を発生する。この画
像信号は、その光電変換素子に対応する記憶手段により
、記憶される。次に、画像を、光電変換素子列の垂直方
向に少しずらし、その位置で同様に撮像を行う。このと
きの画像信号も、各々の記憶手段により記憶される。こ
うして画像を順次移動させ、各位置で、撮像及び画像信
号の記憶手段への記憶を行う。光電変換素子列の間隔に
相当する距離だけ画像を動かしたとき、画像全体の画像
信号が記憶手段に記憶されていることになり、最後に、
この記憶されている画像信号を読み出せば、全体の画像
データが得られる。

なお、光電変換素子に受光素子と対数圧縮回路を設け、
受光素子の発生する画像信号を対数圧縮することにより
、このイメージセンサのダイナミックレンジを拡大する
ことができる。

遺」１例− 以下、本発明の実施例を図面を参照しつつ説明する。

〈画像入力装置〉 第３図は本発明に係るイメージセンサを用いた画像入力
装置の全体構成を示すブロック図である。

この装置は、光学像を電気信号に変換して記憶する画像
人力部１、その電気信号に所望の処理を加えて出力する
画像処理部２、それに、その出力を顕画像に変換する画
像再生部３から成る。以下、各部の構成を説明する。

画像入力部１は、被写体像を結像させるための光学系１
０、結像された被写体像を対数圧縮された電気信号に変
換して一時的に記憶するラインタイプ（線形）のイメー
ジセンサ１１、イメージセンサ１１又は被写体像を走査
するスキャン部１２、イメージセンサ１１の駆動回路１
３、イメージセンサ１１又は被写体像の走査位置を検出
する位置検出部１４、イメージセンサ１１から出力され
るアナログ信号をデジタル信号に変換するＡ／Ｄ変換部
１５、そのデジタル信号の冗長度を低減する情報圧縮部
１６、情報圧縮されたデジタル信号を記憶する記憶部１
７、画像入力部１全体の動作を制御するＣＰＵ１８、電
源スィッチやレリーズスイッチ等を含む操作部１９、及
び、各部に動作電源電圧を供給する電源部２０から成る
。

画像処理部２は、画像入力部１からの電気信号を一時的
に記憶するバッファメモリ２１、その電気信号に所望の
処理を加える画像処理部２２、画像処理された電気信号
を所定のフォーマットに変換するインタフェイス２３か
ら成る。

画像再生部３は、プリンタ３１、ディスプレイ３２等か
ら成る。

次に、この装置の動作を説明する。操作部１９の電源ス
ィッチをＯＮにすると、電源部２０からの電圧が各部に
供給される。この状態で操作部１９のレリーズスイッチ
を押すと、ＣＰＵ１８からの指令に基づき、スキャン部
１２、駆動回路１３、位置検出部１４が同期して動作し
、イメージセンサ１１又は被写体像のスキャンが開始さ
れる。このスキャンが行われている間、光学系１０によ
りイメージセンサ１１に結像された被写体像は、次々と
イメージセンサ１１における光電変換素子群に入射する
。入射した光は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラ
ーフィルタで３原色に分解され、それぞれの色の光の強
さに応じた電気信号がフォトダイオードで生成される。

生成された電気信号は対数圧縮され、イメージセンサ１
１における電荷結合素子部に送られて、そこで一時的に
保持される。スキャンが終了すると、ＣＰＵ１８からの
指令により、一時的に保持されていた電荷量情報が電荷
結合素子部から頭数読み出され、Ａ／Ｄ変換部１５によ
りデジタル信号に変換される。これらのデジタル信号は
情報圧縮部１６に送られ、元のデータ長の１／１０〜１
／１０００に圧縮された後、記憶部１７に記録される。

この記憶部１７としては、Ｅ２ＦＲＯＭのような不揮発
性メモリを用いてもよいし、また、ＤＲＡＭやＳＲＡＭ
のような揮発性のメモリにバックアップ電源を付加して
用いてもよい。なお、位置検出部１４は、現在イメージ
センサ１１のどの部分をスキャンしているかをリアルタ
イムに検出するためのものであり、その詳細な構成は後
に述べる。

く画像入力部〉 第４図及び第５図は前記画像入力部１の構成例である。

図中、４０はイメージセンサ１１を封止するパッケージ
、４１はイメージセンサ１１の第１保護層、４２は赤外
線を遮蔽するカットフィルタ、４３は第２保護層、５０
は発光ダイオード（ＬＥＤ）や半導体レーザ（ＬＤ）等
の発光素子、５１は絞り、５２は投光光学系、１２０は
スキャン用の透明板である。

パッケージ４０としては、例えばＰＧＡ（Ｐｉｎ　Ｇｒ
ｉｄ　Ａｒｒａｙ）等が使用できる。保護層は、通常の
固体撮像装置においては第１保護層４１の１層だけであ
るが、本実施例では更に第２保護層４３を設けている。

これは、第１保護層４１は結像面に近いので、その上に
埃等が付着すると直ちにノイズになってしまうため、ア
フォーカルの位置に第２保護層４３を設けることにより
、埃等をそこでとどめ、結像面のイメージセンサ１１上
で目立たなくするためである。

赤外線カットフィルタ４２は、図示の位置でなくても、
被写体とイメージセンサ１１の間であればどこに位置し
ていてもよい。このフィルタ４２を設けるのは、イメー
ジセンサ１１上に配される各色のカラーフィルタが赤外
線を透過し、また、イメージセンサ１１を構成するシリ
コンフォトダイオードが赤外線に対して感度を有するた
めである。なお、紫外線カツトフィルタも取り付けると
、より望ましい。これは、カラー固体撮像装置は、入射
光をＲ（赤）、Ｇ（緑）、Ｂ（青）（又はＣ（シアン）
９Ｍ（マゼンタ）、Ｙ（イエロー））の３原色に分解す
るために、通常、有機の染料や顔料を分散させたカラー
フィルタを用いているが、紫外線が当たると、これらカ
ラーフィルタが退色して色ズレを起こしてしまうからで
ある。シャッター９も同様の目的で取り付けられたもの
である。すなわち、イメージセンサ１１は電気的に電荷
蓄積時間を制御できるので、その露光時間は電気的に制
御可能であり、この目的にはメカニカルシャッターは必
要がない。しかし、露光の必要がないときにシャッター
９を閉じておくことにより、イメージセンサ１１におけ
るカラーフィルタの劣化を防止することができる。もち
ろん、シャッター９や紫外線カツトフィルタが無くても
本イメージセンサの本来的動作に影響はない。

発光素子５０１　　絞り５１、投光光学系５２は、後述
する位置検出のためのモニタ光をイメージセンサ１１の
所定の位置に照射するのに用いる。第４図はイメージセ
ンサ１１を動かしてスキャンする方式を示しており、第
５図は被写体像を動かしてスキャンする方式を示してい
る。イメージセンサ１１を動かす方式としては、マグネ
ットとコイルを用いて磁気的に動かす方式、バネ等を用
いて機械的に動かす方式、ステッピングモータを用いて
電動で駆動する方式等、種々の方式を適宜採用すること
ができる。また、被写体像を動かす方式としては、第５
図に示すように、光学系１０とイメージセンサ１１の間
に透明板１２０を設け、それをモータで回転させる方式
、或いは、結像用のレンズやミラー等の光学系ｌＯを動
かす方式等が考えられる。もちろん、スキャンの方式は
ここに例示した方式だけに限定されるものではなく、同
様の効果が得られるのであれば、他の種々の方式を用い
得る。

くイメージセンサの構成〉 第１図はイメージセンサ１１の全体構成を示す図である
。（ａ）は１次元的に配列された光電変換素子群を３列
有し、それぞれにＲ（赤）、Ｇ（緑）、Ｂ（青）（又は
Ｃ，Ｍ、Ｙ）の分光フィルタを付けて、３色での撮影が
一度でできるように構成した例である。

また、（ｂ）は１次元的に配列された光電変換素子群を
１列だけ有する場合の例である。まず、（ａ）の場合に
ついて説明する。

第１図（ａ）において、５３はスキャン位置検出のため
の光電変換素子群、Ｒ（Ｎ）は赤色光成分に感度を有す
るＮ番目の光電変換素子群、Ｇ（Ｎ）は緑色光成分に感
度を有するＮ番目の光電変換素子群、Ｂ　（Ｎ）は青色
光成分に感度を有するＮ番目の光電変換素子群、ｖ　（
ｎ）はＮ番目の垂直方向電荷結合素子群、Ｈ（Ｎ）はＮ
番目の水平方向電荷結合素子群、０Ｐ（Ｎ）はＮ番目の
出力信号を表す０本実施例においては、各色の光電変換
素子群Ｒ（Ｎ）、　Ｇ　（Ｎ）、　Ｂ　（Ｎ）、垂直方
向電荷結合素子群Ｖ（Ｎ）、及び水平方向電荷結合素子
群Ｈ（Ｎ）で１つのブロックを形成しており、Ｎ個のブ
ロックで１つのイメージセンサ１１を形成している。

このように構成することにより、第１図（ａ）に示すよ
うに、スキャンする範囲は隣接ブロック間の間隔（光電
変換部Ｒ（１）とＲ（２）の間隔）Ｄのみで済み、スキ
ャン時間が短いという利点がある。つまり、垂直方向の
必要画素数をＨとすると、スキャンする画素数はＧ＝Ｍ
／Ｉテよい０例えば、Ｍ＝４０００．　　Ｎ＝４０とす
ると、Ｇ＝Ｍ／Ｎ＝１００画素分だけスキャンすればよ
いことになる。また、２次元タイプのイメージセンサを
構成するのに比べると、光電変換素子群の数は（１／Ｎ
）で済む、従って、イメージセンサ１１を製造する際に
光電変換素子群に欠陥が生じる確率が大幅に減少し、歩
留まりは飛躍的に数倍される。

第１図（ａ）のイメージセンサ１１の詳細な構造を第６
図（ａ）を用いて説明する。イメージセンサ１１におけ
るＲ（赤色光）成分に対する第１番目の光電変換素子群
Ｒ（１）は、横長の赤色光フィルタＦｊｈ　　フィルタ
Ｆ宵の長手方向に沿って配列された複数個の受光素子Ｐ
　ＤＲ，各受光素子ＰＤＲに対応して設けられた対数圧
縮部ＬＧＲより成る。Ｇ（緑色光）成分に対する光電変
換素子群Ｇ（１）やＢ（青色光）成分に対する光電変換
素子群Ｂ　（１）も同様に構成されている。

イメージセンサ１１に被写体像の光が入射すると、各カ
ラーフィルタＦ　＊、　Ｆ　Ｑ、　Ｆ　＊の分光透過率
に応じて特定の波長範囲の光だけが透過して各受光素子
Ｐ　Ｄ　Ｒ，Ｐ　Ｄ　ｏ、　Ｐ　Ｄ　ａに入射し、その
入射光量に比例した光電流が各受光素子Ｐ　ＤＲ，Ｐ　
ＤＧ、　Ｐ　ＤＢで発生する。この光電流は各対数圧縮
部Ｌ　ＧＲ，Ｌ　ＧＯ，ＬＧｏにおいて対数圧縮され、
電荷信号ＱＲ，ＱＧ、ＱＢとして垂直方向電荷結合素子
群ｖ（１）に入力され、一時保持される。次の１ライン
分の光電変換が終了すると、垂直方向電荷結合素子群ｖ
（１）に保持されている電荷は、その電荷結合素子群Ｖ
（１）内で１段（図で下方向に）転送され、新たな信号
が前の部分に転送される。このように次々と光学像が電
荷量に変換されて、上から垂直方向電荷結合素子群ｖ（
１）に注入され、結合素子ｖ（１）内部で下方に転送さ
れる。そして、必要な回数の光電変換が終了すると（す
なわち、第１図（ａ）の距離りのスキャンが終了すると
）、垂直方向電荷素子群■（１）に一時的に保持されて
いる画像情報は１ライン分ずつ水平方向電荷結合素子Ｈ
（１）に転送され、１画素ずつ順次読み出されるのであ
る。

このように、このイメージセンサ１１は、高速で撮影し
た被写体像の情報を垂直方向電荷結合素子■（１）内に
アナログ的に一時記憶しておき、撮影終了後に読み出す
ように構成しであるので、一旦高速で撮影した被写体像
の情報を、後に比較的遅いクロックで読み出すことがで
きる。

以上の構成及び動作は、第１番目の光電変換素子群Ｒ（
１）、　Ｇ　（１）、　Ｂ　（１）、垂直方向電荷結合
素子群■（１）、水平方向電荷結合素子群Ｈ（１）より
なる第１番目のブロックについてのみ説明したが、第２
番目から第Ｎ番目のブロックについても同様に構成され
、同様に動作する。

第１図（ａ）において、５３ａ、　５３ｂｅ　５３ｃ、
　＋＋＋はスキャン位置検出用の受光素子群である。各
受光素子ＰＤＲ、Ｐ　Ｄ　ａ、　Ｐ　Ｄ　ｅの幅をｄ２
、各対数圧縮部ＬＧＲ，ＬＧ　ａ、　Ｌ　Ｇ　ｅの幅を
ｄ２とすると、ｄ　２　＝　ｎ　Ｘ　ｄ　＋　（ｎは自
然数）としておくことが望ましい。なぜなら、スキャン
の際、各受光素子が前の受光素子（ＰＤ、の場合はＰＤ
Ｒ，ＰＤ８の場合はＰ　Ｄ　ＲとＰＤｏ）の位置と一致
する方が信号を形成する際に都合がよいためである。な
お、本実施例では、ｎ＝１、つまり、１画素のサイズが
ｄ　＋　Ｘ　ｄ　１となっている。また、位置検出用の
受光素子５３ａ、　５３ｂ、　５３ｃ、・・・は、間隔
ｄ、で各受光素子Ｐ　Ｄ　＊、　Ｐ　Ｄ　ｏ、　Ｐ　Ｄ
　ｓに対応した位置に配置することが望ましい。

第６図（ｂ）はイメージセンサ１１をスキャンするとき
の動作を説明するための図である。　　ＬＬ、Ｌ２．Ｌ
３．・・・はそれぞれ水平方向についての１ラインを示
しており、ｒ９ｇ、ｂはそれぞれ受光素子群Ｒ（１）、
　Ｇ　（１）、　Ｂ　（１）に含まれる個々の受光素子
、ｔｏ−ｔ４は時刻、Ｓはイメージセンサ１１のスキャ
ン方向を示している０時刻ｔｏからスキャンを開始し、
時刻ｔｌ　、　ｔ２．　ｔｓ、ｔａには受光素子ｒ１ｇ
、ｂがそれぞれ図示された位置にあるものとすると、ラ
インＬ１のＲ（赤色光）成分は時刻ｔ０に、Ｇ（緑色光
）成分は時刻ｔ２に、Ｂ（青色光）成分は時刻ｔ４にそ
れぞれ出力される。同様に、ラインＬ２のＲ成分は時刻
ｔ、に、Ｇ成分はｔａに、Ｂ成分はｔｓにそれぞれ出力
される。この関係を第１表に示す。

このようにすれば、水平方向のみならず、垂直方向につ
いても、１ラインのデータを赤色光、緑色光、青色光の
３原色に分解できるので、解像度を１受光素子の幅ｄ、
まで上げることができる。

第１表 この場合、同一時刻にＲ，Ｇ、Ｂの原色を同一場所で受
光することはできないが、読み出しのときにタイミング
が一致するように処理することは容易である。また、ク
ロックのタイミングを変えることにより一致させること
もできる。これを実現するためには、個々の受光素子ｒ
（又はｇｌ　　又はｂ）がどの位置にあるかを正確に検
出するか、或いはスキャン速度を厳密に制御して常に一
定の速度でスキャンしなければならない、上述の位置検
出部１４はそのために設けられており、十分に細く絞っ
たモニタ光をイメージセンサ１１の位置検出素子群５３
に照射することにより、厳密なスキャン位置を検出する
ようになっている。

次に第１図（ｂ）の例について、説明する０図中、Ｐ　
Ｅ　Ｔ　（Ｍ）はＮ番目の光電変換素子群であり、第１
図（ａ）のＲ（Ｎ）、　Ｇ　（Ｎ）、　Ｂ　（Ｎ）の代
わりに設けられている。その他の素子５３、Ｖ　（Ｎ）
、　Ｈ（Ｎ）、　ＯＰ　（Ｎ）は第１図（ａ）と同じも
のである０本実施例においては、１次元的に配列された
１列の光電変換素子群ＰＥＴ（Ｎ）、垂直方向電荷結合
素子群Ｖ（Ｎ）及び水平方向電荷結合素子群Ｈ（Ｎ）が
１つのブロックを形成しており、Ｎ個のブロックで１つ
のイメージセンサ１１を形成しているのは、前の例と同
じである。また、スキャンする範囲が隣接ブロック間の
距離（光電変換部Ｐ　Ｅ　Ｔ　（１）とＰ　Ｅ　Ｔ　（
２）との間の距離）Ｄのみで済み、スキャン時間が短く
て済むという点も、前の例と同じである０本実施例では
、更に、前の例（第１図（ａ））と比較すると、構造が
簡単であり、水平方向の画素ピッチを小さくすることが
でき、チップサイズを小さくすることができるという利
点を有する。但し、カラー化する場合には、同一イメー
ジセンサ１１を３枚用いて３板式カメラとするか、或い
は、Ｒ，Ｇ、Ｂ（又は、Ｃ，Ｍ、Ｙ）ストライプフィル
タを用いる必要がある。

第１図（ｂ）のイメージセンサ１１の詳細な構造と作用
について、第７図により詳しく説明する。このイメージ
センサ１１の第１列目の光電変換素子群ＰＥ　Ｔ　（１
）は、水平方向に沿って１次元的に配列された複数個の
受光素子ＰＤ１　各受光素子ＰＤに対応して設けられた
対数圧縮部ＬＧから成る。垂直方向電荷結合素子■（１
）は対数圧縮部ＬＧに隣接して位置している。受光素子
ＦＤに被写体がらの光が入射すると、その光量に比例し
た光電流が受光素子ＰＤで発生する。この光電流は、対
数圧縮部ＬＧで対数圧縮され、電荷信号として垂直方向
電荷結合素子ｖ（１）に入力されて、一時保持される。

前の例と同様、次の１ライン分の光電変換が終了すると
、その信号は上から垂直方向電荷結合素子Ｖ（１）に注
入され、垂直方向電荷結合素子■（１）内部では、電荷
信号は１段ずつ下方に転送される。このようにして必要
な回数（ｎｏ回）の光電変換が終了゛すると（すなわち
、全スキャンが終了すると）、垂直方向電荷結合素子群
■（１）に保持されている電荷は水平方向電荷結合素子
Ｈ（１）に転送され、１画素ずつ順次読み出されて行く
。なお、本実施例では、受光素子ＰＤの水平・垂直方向
配列ピッチをｄ１対数圧縮部ＬＧの垂直方向の長さをＤ
い　垂直方向電荷結合素子■（１）のシフトレジスタの
１ビット当りのピッチをｄｕとすると、 ｄ　＋　Ｄ　Ｌ　＋　ｎ　ｏ−ｄ　ｕ　＜　Ｄ　。

Ｄ／ｎ、＝ｄ となるように配設されている。すなわち、１画素当りの
ピッチを小さくするには、垂直シフトレジスタのピッチ
ｄυを小さくするのが効果的である。

そのためには、３層ポリシリコン電極を用いた３相駆動
の垂直方向電荷結合素子を用いるのが望ましい。

水平方向電荷結合素子については、３相駆動であればｄ
　Ｈ＝　３・ｄ（ここで、ｄＨは水平方向電荷結合素子
Ｈ（１）のシフトレジスタの１ビット当りのピッチ）、
２相又は４相駆動であればｄ　１１＝　２・ｄとなるよ
うにするのが合理的であり、本実施例では２相駆動でｄ
）Ｉ＝２・ｄとなっている。このようにすると、水平方
向シフトレジスタ１ビツトに対して垂直方向電荷結合素
子２本が対応するので、同時に１ライン分の信号電荷を
垂直方向電荷結合素子から水平方向電荷結合素子に転送
することができなくなる。そこで、本発明では、後に詳
細に説明するが、偶数番目の垂直方向電荷結合素子の信
号と奇数番目の垂直方向電荷結合素子の信号とを交互に
水平方向電荷結合素子に転送するように構成している。

く対数圧縮回路〉 ここで、対数圧縮回路（対数積分回路）ＬＧの１例を第
２図に示し、説明する。

一般に、ダイオードを流れる電流■は、その印加電圧を
■、絶対温度をＴとすると、 Ｉ＝Ａｏ・（ｅｘｐ（（ｑ・Ｖ）／（ｋ−Ｔ））−１）
　　−（１）となる。ここで、ｑは電荷素置、Ａｏは定
数である。

いま、ｅｘｐ（（ｑ−Ｖ　）／　（ｋ−Ｔ　））＞＞　
１とすると、（１）式％式％）） となる、ここで、Ｂｏ＝ｑ／（ｋ−Ｔ）である。（２）
式の両辺の自然対数をとると、 １ｎＩ＝１ｎＡｏ＋Ｂ、−Ｖ となり、　■は、 Ｖ＝（１／Ｂｏ）１ｎＩ　　（１／Ｂｏ）・１ｎＡｏ　
　・・’（３）と得られる。

第２図において、Ｉｐｎを受光素子ＰＤの発生する光電
流、１１をダイオードＤ、を流れる電流、■１をダイオ
ードＤ、両端の電圧、工２をダイオードＤ２を流れる電
流、■２をダイオードＤ２両端の電圧、ＶＣをコンデン
サＣ両端の電圧、ＶＳＩｌｌを本対数積分回路の出力電
圧、ＣをコンデンサＣの容量、Ｑ。をコンデンサＣの蓄
積電荷量、Ｑを全回路に供給される電荷量％　　ＶＤ＋
をダイオードＤ１に接続された電源電圧、Ｖｎ２をダイ
オードＤ２に接続された電源電圧とすると、 Ｉ　ｐｏ”’　Ｉ　＋＋　Ｉ　２　　　　　　　　　　
　　　　　　・・・（４）Ｖｌ＋ＶＤＩ＝Ｖ２＋ＶＤ２
＝Ｖ２＋Ｖｃ＋ＶＤ２−（５）Ｖ＋＝（１／Ｂｏｌｌｎ
Ｉ＋　　（１／Ｂｏ）・１ｎＡｏ・”（６）Ｖ２＝（１
／Ｂｏ）４ｎＩ　２　　（１／Ｂｏ）４ｎＡｏ”（７）
Ｑｃ＝　ｆ　Ｉ　２ｄｔ＝Ｃ−Ｖｃ　　　　　　　　・
・’（８）Ｑ　”　ｆ　Ｉ　ｐｎｄｔ　　　　　　　　
　　　　・・・（９）なる関係が成り立つ。ここで、（
６）、（７）式を（５）式に代入すると、 （１／Ｂｏ）４ｎＩ＋　　（１／Ｂｏ）・１ｎＡｏ＋Ｖ
ｏ＋＝（１／Ｂｏ）・１ｎＩ２　（１／Ｂｏ）’１ｎＡ
ｏ＋Ｖ　ｃ　＋　Ｖ　ｎ　２ すなわち、 Ｖｃ＝（１／Ｂｏ）４ｎｌ＋　　（１／Ｂｏ）４ｎＩ２
＋（ＶＤＩ　　ＶＯ２） ＝（１／Ｂｏ）・Ｉｎ（Ｉ＋／Ｉ２）＋（ＶＤｔ　　Ｖ
Ｉ＋２）・・・（１０） となる。

（４）式よりＩＩ＝ＩＰＤ　　ＩＲをこの（１０）式に
代入すると、 Ｖｃ＝（１／Ｂｏ）４ｎ（（Ｉｐｎ　　　Ｉ２）／　Ｉ
２）＋（ＶＤＩ　　Ｖ。２）　　　　　　　　　　　・
・・（１１）また、（８）、（９）式より、 Ｉ　２＝ｄ（Ｃ・Ｖｃ）／ｄｔ ■ρｏ＝ｄＱ／ｄｔ を（１１）式に代入すると、 ＋　（Ｖ　ａ　＋　　Ｖ　Ｄ　２　） これより、 Ｂｏ（Ｖｃ＋Ｖｏ２　ＶＤｔ） ＝Ｉｎ（ｄＱ／ｄ（Ｃ・Ｖｃ）　　１）すなわち、 ｅｘｐ（Ｂｏ・Ｖｃ）・ｅｘｐ（Ｂｏ・（Ｖｏ２Ｖａ＋
））＝ｄＱ／ｄ（Ｃ・ＶＣ）−１ あるいは、 ｅｘｐ（Ｂｏ・Ｖｃｌｅｘｐ（Ｂｏ−Ｖｃ２）／ｅｘｐ
（Ｂｏ・ＶＤＩ）＋　１　＝ｄＱ／　ｄ（Ｃ−Ｖｃ） となる。この式の両辺を積分すると、 ｊ（ｅｘｐ（Ｂｏ・Ｖｃ）・ｅｘｐ（Ｂｏ・ＶＯ２）／
ｅｘｐ（Ｂｏ・ＶＤＩ）＋　１　）ｄ（Ｃ−Ｖｃ）＝　
ｆ　ｄＱ　＋　Ｄより、 （Ｃ／Ｂｏｌｅｘｐ（Ｂｏ・Ｖｃ）・ｅｘｐ（Ｂｏ−Ｖ
ｃ２）／ｅｘｐ（Ｂｏ・ＶＤＩ）＋Ｃ・Ｖｃ＝Ｑ＋Ｄと
なる。ここで、Ｄは積分定数である。

これを（９）式に代入すると、 （Ｃ／Ｂｏｌｅｘｐ（Ｂｏ・Ｖｃ）・ｅｘｐ（Ｂｏ−Ｖ
ｃ２）／ｅＸｐ（Ｂｏ’Ｖａ＋）＋Ｃ−Ｖｃ　　Ｄ＝ｊ
ｌｐｏｄｔ・・・（１２） Ｃ・ｖｃ−ＤがほとんどＯになるようにコンデンサＣの
容量Ｃを選択すると、式（１２）は、（Ｃ／　Ｂ　ｏ）
・ｅｘｐ（Ｂ　ｏ−Ｖ　ｅ）・ｅｘｐ（Ｂ　ｏ・Ｖ　１
１２）／ｅｘｐ（Ｂｏ・ＶＤＩ）＃Ｉ工ＰＤｄｔとなり
、 ｅｘｐ（Ｂｏ・Ｖｃ）＃ｅｘｐ（Ｂｏ・ＶＤＩ）／ｅｘ
ｐ（Ｂｏ−Ｖｃ２）・（Ｂｏ／Ｃ１ｊ　Ｉｐｏｄｔ より Ｖｃ＃（ｌ　　　Ｂｏ）４ｎ（ｅｘｐ（Ｂｏ−ＶＤＩ）
／ｅＸｐ（Ｂｏ−Ｖｃ２）・（Ｂｏ／Ｃ）ｊ　Ｉ　ｐｏ
ｄｔ）”（Ｉ　　　Ｂｏ）・Ｉｎ（ｊ　Ｉ　ｐｏｄｔ）
＋（１−Ｂ　ｏ）・Ｉｎ（Ｂ　ｏ／ｃ　）＋（１−Ｂｏ
）４ｎ（Ｂｏ−ＶＤＩ−Ｂｏ・Ｖｃ２）；（１−Ｂ　ｏ
ｌｌｎ（ｆ　Ｉ　ｐｏｄｔ）＋（１−Ｂｏ）ａｌｎ（Ｂ
ｏ／Ｃ）＋Ｖｏ＋　　ＶＯ２となる。ゆえに、 Ｖｓ＋ｏ”ＶＣ＋ＶＤ２ ＝（Ｉ　　Ｂｏ）４ｎ（ｊ　Ｌｐｏｄｔ）＋（１−Ｂｏ
）’Ｉｎ（Ｂｏ／Ｃ）＋Ｖｏ＋となり、Ｖ　ｓ　Ｉｏと
してＩｎ（ｆ　Ｉ　ｐｏｄｔ）に比例する電圧信号が得
られる。

このような対数圧縮部ＬＧを受光素子ＰＤと共に各画素
毎に備えれば、受光光量が大きくなり、光電流ＩＰＤが
大きくなっても信号電圧ＶＳＩＧはあまり大きくならず
、出力が飽和することはない。逆に、受光光量が小さく
なり、光電流ＩＰＤが小さくなっても、信号電圧ＶＳＩ
ＣＩはあまり小さくならず、常に適正なレベルの信号電
圧Ｖ　Ｓ　Ｉ　Ｇを得ることができるものである。

く出力信号処理〉 次に、これらイメージセンサ１１から読み出したアナロ
グ信号の処理について説明する。第３図に示したように
、読み出されたアナログ信号はＡ／Ｄ変換部１５でデジ
タル信号に変換され、情報圧縮部１６で圧縮された後、
記憶部１７に記憶される。ここで、情報圧縮部１６を省
略することは可能であるし、また、記憶部１７を設けず
に直接データを画像処理部２に送るようにしてもよい。

第１図（ａ）、　（ｂ）に示したイメージセンサ１１で
は、撮像面をＮ個のブロックに分けているので、Ｎ個の
信号○Ｐ（１）〜ＯＰ　（Ｎ）が並列に出力される。こ
れを処理する方法の１つには、Ｎ個のＡ／Ｄ変換部１５
−１〜１５−Ｎを設けて並列的にＡ／Ｄ変換を行い、情
報圧縮部及び記憶部もそれに対応してＮ個並列に設ける
ことが考えられる。この並列処理（パラレル）方式によ
ると、高速の読み出しが可能となる。

もう１つの方法としては、水平方向電荷結合素子群Ｈ（
１）〜Ｈ（Ｎ）への転送りロックφ、及び垂直方向電荷
結合素子群ｖ（１）〜Ｖ　（Ｎ）への転送りロックφす
の切換回路を付加し、イメージセンサ１１からのアナロ
グ信号出力線は１本にまとめて１つのＡ／Ｄ変換部１５
で出力アナログ信号を順次Ａ／Ｄ変換し、情報圧縮部及
び記憶部も１個ずつでそれに対応することが考えられる
（シリアル方式）。この場合には、イメージセンサ１１
の端子数を減らすことができる。なお、このシリアル方
式の場合、イメージセンサ１１の１つのブロックを全部
読み出してから次のブロックの読み出しを行う方式や、
１ラインの読み出しが終了したら次のブロックの１ライ
ンを読み出す方式等が考えられる。このブロック毎の読
み出し方式によると、アナログ信号出力線を何本かまと
めて１本にし、複数のＡ／Ｄ変換部でＡ／Ｄ変換する、
パラレルとシリアルの中間的な処理方法を用いることが
できる。この場合には、イメージセンサ１１の端子数を
減らせるという利点と高速読み出しという利点のバラン
スを任意のところでとることができる。なお、アナログ
信号線をまとめる方法としては、アナログスイッチの順
次切換により順次選択してゆく方法や、後に詳細に述べ
る出力選択用電荷結合素子を付加する方法などが考えら
れる。

〈種々の光電変換素子〉 第８図は光電変換素子の等価回路図である。同図（ａ）
の回路は、例えば逆バイアスされたシリコンフォトダイ
オードより成る受光素子ＰＤと、受光素子ＰＤの発生す
る光電流ＩＰＩＩを分流する第１及び第２のＰＮ接合ダ
イオードＤ　＋　、　Ｄ　２と、第２のＰＮＮ接合ダイ
オードＤを介して第１のＰＮＮ接合ダイオードＤに並列
的に接続されるコンデンサＣと、コンデンサＣの蓄積電
荷を放電するリセット用のＭＯＳトランジスタＴＲＯと
で構成されており、コンデンサＣの電圧として、信号電
°圧Ｖ　ＳＩＧが得られる。

同図（ｂ）の回路は、第１及び第２のＰＮ接合ダイオー
ドＤ　０．　Ｄ　２に代えて、ＮＰＮトランジスタＴＲ
＋　、　Ｔ　Ｒ２のベース−エミッタ間ＰＮ接合を用い
た例であり、同図（ａ）の回路に比べると、構造は複雑
であるが、光電流ＩＰＤを増幅できるので、高感度にす
ることが可能であるという利点がある。

同図（Ｃ）の回路は、同図（ｂ）の回路における受光素
子ＰＤとトランジスタＴ　Ｒ＋　、　Ｔ　Ｒ２をマルチ
エミッタのフォトトランジスタＰＴＲで実現した例であ
り、回路構成が簡単になるという利点がある。

同図（ｄ）の回路は、同図（ｂ）の回路の相補回路であ
り、ＮＰＮトランジスタＴ　Ｒ＋　、　Ｔ　Ｒ２を使用
し、ＮチャンネルＭＯＳトランジスタＴＲＯに代えて、
ＰチャンネルＭＯＳトランジスタＴＲＯを用いている。

同図（ｅ）の回路は、同図（ａ）の回路の相補回路であ
り、ダイオードＤ　＋　、　Ｄ　２とフォトダイオード
ＰＤのＮ型領域が共通になっている。こうすることによ
り、Ｐ型基板を用いて、簡単な構造でこの回路を実現す
ることができる。

同図（ｆ）の回路は同図（ａ）の回路の発展形である。

光電流を増幅するために、フォトダイオードＰＤの代わ
りにフォトトランジスタＰＴを用い、出力電圧を増幅す
るために、ＰＮダイオードを２ｎ個用いている。こうす
ることにより、出力電圧をｎ倍に増幅することができ、
なおかっ、高感度にすることができる。

同図（ｇ）は同図（ｂ）の回路の発展形で、ＮＰＮトラ
ンジスタＴＲＩＩ〜Ｔ　Ｒ１３，Ｔ　Ｒ２１〜ＴＲ２ｇ
をダーリントン接続することにより、充電流増幅と出力
電圧増幅とを同時に実現している。

第８図（ａ）〜（ｄ）、　（ｆ）、　（ｇ）の各回路に
含まれるＭＯＳトランジスタＴＲｏは、コンデンサＣに
蓄積された電荷をクリアするためのもので、そのゲート
にクリアパルスφＣＬが印加されると、ＭｏＳトランジ
スタＴ　Ｒｏが導通状態となり、コンデンサＣの蓄積電
荷がクリアされるようになっている。同図（ｅ）におい
ては、蓄積された電荷を電荷結合素子に転送することに
より、コンデンサＣの蓄積電荷がクリアされるようにな
っており、ＭＯＳトランジスタＴＲＯはここでは回路の
初期化に用いられる。

以上の第８図（ａ）、　（ｂ）、　（ｃ）、　（ｆ）、
　（ｇ）に示した回路においては、光電流をＩＰＤ、出
力電圧をＶＳＨＩとすると、 Ｖｓ＋ａ　　Ｑ：　　ｎ−１ｏｇｎ−１ｏ　Ｉ　ｐｎｄ
ｔ）（ｎ、ａは定数）という関係が成り立つ、すなわち
、光電流ＩＰＤの積分値の対数に比例した電圧が出力と
して得られるようになっている。また、同図（ｄ）、　
（ｅ）に示した回路においては、Ｖｓ＋ａ　ａ：　Ｖｃ
ｃ　　ｌｏｇＵ　Ｉｐａｄｔ）という関係が成り立つが
、本明細書でいう「光電流工、。の積分値の対数に比例
した電圧」は、この関係を満たす電圧ＶＳ＋Ｏも含んで
いる。これらの回路はいずれもシリコンダイオード又は
シリコンフォトトランジスタ等で構成されている受光素
子ＰＤに光電流ＩｐＤを流した状態で使用し、対数圧縮
された出力電圧Ｖ　ｓ　＋　ｏを直接取り出すことを特
徴としており、光電変換素子の内部で対数積分処理を済
ましてしまう点が、従来のイメージセンサとは基本的に
異なっている。更に言えば、バイポーラトランジスタ、
ダイオード、ＭＯＳトランジスタ、コンデンサ等で対数
回路を構成し、その出力電圧を電荷信号に変換して電荷
結合素子に転送する点が、従来とは異なっているのであ
る。なお、同様の作用を行う対数圧縮回路は、゛ここに
挙げた例にとどまらないのは言うまでもない。

くダイナミックレンジ拡大原理〉 第９図は、対数圧縮部を内蔵することにより、受光光量
に対するダイナミックレンジが拡大される理由を説明す
るための図である。同図（ａ）は、従来の固体撮像素子
の特性（受光光量と出力電圧との関係）を示している。

実線で示す初期の従来例では、入射光により発生した電
荷をコンデンサに蓄積するという原理上、飽和電圧Ｖ　
ＳＡＴが存在し、どうしてもダイナミックレンジが狭く
（高々１：１０”程度）なっていた。図（ａ）の破線は
、それを改善するために、受光光量に対する出力電圧の
変化の度合を途中で変える、いわゆる折れ線特性を与え
た場合を示すが、この場合でも、ダイナミックレンジは
せいぜい５倍程度拡大されるに過ぎない。

同図（ｂ）は、上述の対数積分回路を用いた場合の特性
を示し、ダイナミックレンジは従来例の１００倍以上拡
大している。このため、本発明に係るイメージセンサは
、積分時間を一定にしておいても、高輝度時（大光量が
入射したとき）に飽和するおそれがない。従って、輝度
（入射光量）を気にすることなく、常に積分時間を一定
として用いることができる。

くスキャン位置検出〉 第１０図はスキャン位置を検出するための手段を説明す
る図である。同図（ａ）は、イメージセンサ１１上の位
置検出素子群５３として、シリコンフォトダイオードか
ら成る受光素子５３ａ、　５３ｂ、　５３ｃ、・・・を
用いた例である。半導体レーザ等の発光素子５ｏがらの
モニタ光は、スキャンに伴って受光素子５３ａ、　５３
ｂ。

５３ｃ、・・・の上を順に移動してゆく。

同図（ｂ）は受光素子５３ａ、　５３ｂ、　５３ｃ、・
・・の出力をモニタするための回路である。各受光素子
５３ａ、　５３ｂ、　５３Ｃ９・・・、５３ｎのカソー
ドは電源電圧ＶＣＣに共通に接続され、アノードは抵抗
Ｒ１の一端に共通に接続されている。抵抗Ｒ１の他端は
接地されている。抵抗Ｒ８の両端に生じる電圧は、アン
プＡＩにより増幅され、モニタ出力ＶＭとして取り出さ
れる。モニタ出力の時間的変化の一例を第１０図（ｃ）
に示す。受光素子５３ａにモニタ光が照射されていると
きは、光電流により抵抗Ｒ１の電圧降下が増大し、モニ
タ出力Ｖ６は増大する。これにより、モニタ光が受光素
子５３ａから離れるにつれ、モニタ出力ＶＭは減少し、
次の受光素子５３ｂにモニタ光が近づくにつれ、モニタ
出力■、は再び増大する。従って、モニタ出力が極大値
をとるときに撮像を行えばよいことになる。

なお、第１０図（Ｃ）に示すモニタ出力ＶＭの時間的変
化を、撮像間隔よりも十分短い周期でサンプリングして
記憶しておけば、各サンプリング点における画像情報を
前述の画像処理部２で補間計算することができ、垂直方
向についての見かけの解像度を更に改善するとか、スキ
ャン速度の変動による画像の歪を補正するといった高度
な画像処理が可能となる。

第１０図（ｄ）は、位置検出素子群５３ａ、　５３ｂ、
　５３ｃ、−として、アルミニウム皮膜のような反射膜
５３ａｒｅｒ＋５３ｂ、。、、５３ｃｒゆ２．・・・を
用いた例である。発光素子５０からのモニタ光は、イメ
ージセンサ１１の表面に付着された反射膜５３ａｒｅｒ
、５３ｂｒｓｒ＋５３Ｃｒ＊＋＋　’・・で尺射され、
受光素子５４により受光される。この受光素子５４の出
力を同図（ｂ）と同様のモニタ回路でモニタすることに
よシバ　同図（Ｃ）のようなモニタ出力ＶＭを取り出す
ことができる。もちろん、ここに例示したちの以外であ
っても、正確にスキャン位置が検出できる手段であれば
、位置検出手段として用いることが可能である。

く光電変換素子の種々の具体例〉 第１１図は、第８図（ａ）に示す回路を実現するための
半導体集積回路の構造を例示したものである。

図中、６０はＮ−Ｗのシリコン基板、６１はＰ−型領域
、６２はＮ′″型領域から成る受光部、６３．６４はＮ
′″から成るダイオードＤ　＋　、　Ｄ　２のカソード
領域、６５はコンデンサＣを形成するための多結晶シリ
コンから成る電極、６６は蓄積電荷クリア用のＭｏＳト
ランジスタＴＲＯのゲート領域を形成するための多結晶
シリコンから成る電極、６７はカラーフィルタ、６８ａ
〜６８ｄはアルミニウム薄膜から成る配線である。配線
６８ａを第１の電源電圧ＶＣＣに、配線６８ｂを第２の
電源電圧ＶＤＤに、配線６８ｃをクリアパルスφｅＬに
、各々接続し、配線６８ｄから出力電圧ＶＳＩ１１を取
り出している。

シリコン基板６０は第１の電源電圧ＶＣＣに接続され、
各画素のＰ−型領域６１に対しては逆バイアスが印加さ
れるようになっている。これにより、各画素のＰ−型領
域６１が同一のシリコン基板６０上に形成されていても
、ＰＮ接合は分離されることになる。

第８図（ａ）に示すシリコンフォトダイオードから成る
受光素子ＰＤはＰ−を領域６１とＮ９型領域６２とで形
成され、ダイオードＤ、はＰ−型領域６１とＮ◆型領領
域６３で形成され、ダイオードＤ２はＰ−型領域６１と
Ｎ゛型領領域６４で形成され、コンデンサＣはＮ′″型
領域６４とその上に絶縁層６９を介して形成された電極
６５とによるＭＯ８容量となっている。対数圧縮された
出力電圧ＶＳＩＧは、配線６８ｄを介してＮ９を領域６
４から取り出され、後述する垂直方向電荷結合素子群■
（１）に注入される。なお、特に図示はしていないが、
カラーフィルタ６７で覆われた部分以外の部分は遮光膜
で覆われている。

第１２図は、第８図（ａ）に示す回路を実現するための
半導体集積回路の第２の例を示すものである。

図中、６０はＮ−型のシリコン基板、６１はＰ−型領域
から成るダイオードＤ　＋　、　Ｄ　２のアノード領域
、６２はＮ・型領域から成る受光部、８３．６４はＮ゛
から成るダイオードＤ　＋　、　Ｄ　２のカソード領域
、６５は垂直電荷結合素子に蓄積電荷を入力するための
Ｎ・型領域、６６は蓄積電荷クリア用のＭＯＳトランジ
スタＴ　Ｒ。

のゲート領域を形成するための多結晶シリコンから成る
電極、６７はカラーフィルタ、８８ａ〜６８ｄはアルミ
ニウム薄膜から成る配線、６９は蓄積電荷クリア用のＭ
ＯＳトランジスタＴ　Ｒｏのゲートを形成する酸化膜、
７０はＰ−型領域から成る垂直方向電荷結合素子のＰ−
型ウェル領域、７１はＮ−型領域から成る埋め込みチャ
ンネル層、７２は電荷蓄積領域を形成するための多結晶
シリコンから成る電極、７３は蓄積電荷を転送領域に移
送するためのゲートを形成する多結晶シリコン電極、７
４．７５は転送ゲートを形成する多結晶シリコン電極、
７６はＰ゛型領領域ら成るチャンネルストップ層である
。ここでは、配線６８ａを第１の電源電圧ＶＣＣに、配
線６８ｂを第２の電源電圧ＶＩＩｎに、配線６８ｃをク
リアパルスφＣＬに、各々接続し、配線６８ｄから出力
電圧Ｖ　５１Ｇを取り出して垂直方向電荷結合素子に入
力している。

なお、シリコン基板６０は第１の電源電圧Ｖ。Ｃに接続
され、各画素のＰ−型領域６１に対しては逆バイアスが
印加されるようになっている。これにより、各画素のＰ
−型領域６１が同一のシリコン基板６０上に形成されて
いても、ＰＮ接合は分離されることになる。また、Ｐ−
型ウェル領域７０はグラウンドレベルに接続され、Ｎ−
型埋め込みチャンネル層７１は第２の電源電圧■。口に
接続され、それぞれ、逆バイアスが印加されるようにな
っている。これにより、Ｎ−型埋め込みチャンネル層７
１は、同一のＰ−型ウェル領域７０上に形成されていて
も、ＰＮ接合分離されるものである。なお、ここでは、
ｖｃｃ〉ＶＤＤ〉０となっている。

第８図（ａ）に示す受光素子ＰＤはＰ−型領域６１とＮ
゛型領領域６２で形成され、ダイオードＤ１はＰ−を領
域６１とＮ゛型領領域６３で形成され、ダイオードＤ２
はＰ−型領域６１とＮ＋を領域６４とで形成され、コン
デンサＣは垂直方向電荷結合素子内のＮ＋型領領域６５
その上に絶縁層を介して形成された蓄積電極７２とによ
るＭＯ８容量及びＰ−型ウェル領域７０とＮ−型埋め込
みチャンネル層７１の接合容量の合成容量で形成されて
おり、対数圧縮された電圧に対応した電荷が、直接、垂
直方向電荷結合素子群に注入されるようになっている。

なお、特に図示はしていないが、カラーフィルタ６７で
覆われた部分以外の部分は遮光膜で覆われている。

第１３図は、第８図（ａ）に示した回路を実現するため
の半導体集積回路の第３の構造例を示すものである。図
中の符号は、第１１図で用いたものと同じである。この
例では、裏面にカラーフィルタ６７を配して、裏面から
光を受ける構造となっている。

このようにすることにより、開口率を大きくとることが
できるという利点がある。

第１４図は、第８図（ａ）に示した回路を実現するため
の半導体集積回路の第４の構造例を示すものである。図
中の符号は、第１２図で用いたものと同じである。この
例では、裏面にカラーフィルタ６７を配し、Ｎ中型領域
６２とＰ−領域６１にょるＰＮ接合で受光部を形成して
、裏面から光を受ける構造となっている。このようにす
ることにより、前の例と同様、開口率を大きくとること
ができるという利点がある。

第１５図は、第８図（ａ）に示した回路を実現するため
の半導体集積回路の第５の構造例を示すものである。図
中、符号６０〜７６で示されるものは第１２図で用いた
ものと同じであシバ７７は光電流を注入するためのＰ”
領域、７８はＩ　Ｔ　Ｏ（Ｉｎｄｉｕｍ　Ｔｉｎ　０ｘ
ｉｄｅ）のような透明電極、７９は光導電物質、８０は
金゛属がら成る画素電極、８１は絶縁膜、６８ｅはアル
ミニウム薄膜から成る電極である。本例では、透明電極
はＶＤＤ＜ＶεＥ≦ＶＣＣの関係にある第３の電源電圧
Ｖ［εに接続され、画素電極８０はアルミニウム薄膜か
ら成る電極６８ｅ及びＰ９領域７７を介してＰ−領域６
１とオーム性接触をしている。第８図（ａ）に示す受光
素子ＰＤは透明電極７８と光導電物質７９と画素電極８
０で構成された光導電型受光素子となっている。このよ
うな構成にすることにより、開口率を大きくとることが
できる、及び、大きな光電流を得ることができる、とい
う利点がある。なお、光導電物質７９としては、公知の
ＺｎＳ、ＣｄＳ、アモルファスシリコン等を用いること
ができる。

第１６図は、第８図（Ｃ）で示した回路を実現するため
の半導体集積回路の構造例を示すも、のである。

図中、１００はＰ−型のシリコン基板、１ｏ１はＮ−型
領域から成る電荷結合素子の埋め込みチャンネル領域、
１０２はＮ−型領域から成るフォトトランジスタＰＴＨ
のコレクタ領域、１０３はコレクタ領域とオーム性接触
を形成するためのＮ″領域１０４はＰ−型領域から成る
フォトトランジスタのベース領域、１゜５はＮ２型領域
から成るフォトトランジスタの第２のエミッタ領域、１
０７はコンデンサＣを形成するための多結晶シリコンか
ら成る電極、１０８はＰ″を領域から成るチャンネルス
トップ領域、１ｏ９はＮ−型領域から成る蓄積電荷クリ
ア用ＭＯ８）−ランジスタＴ　Ｒｏのドレイン領域、１
１０はＮゝ型領領域ら成るＭＯＳトランジスタＴＲｏの
ソース領域、１１１はＭＯＳ）−ランジスタＴＲ，のゲ
ート領域を形成するための多結晶シリコンから成る電極
、１１２ａ〜１１２ｅはアルミニウム薄膜から成る配線
、１１３は信号電極を形成するための多結晶シリコン電
極、１１４は障壁電極を形成するための多結晶シリコン
電極、１１５，１１６は電荷結合素子の転送電極を形成
するための多結晶シリコン電極、１１７はＮ″″型領型
動域成る電荷注入ソースである。配線１１２ａは第１の
電源電圧ＶＣＣに、配線１１２ｂ、　１１２ｄを第２の
電源電圧ＶＤ１１に、配線１１２ｅを電荷注入パルスφ
！Ｄに接続し、配線１１２ｃを信号電極１１３に接続し
ている。

第１７図は、第８図（ｅ）に示す回路を実現するための
半導体集積回路の構造例を示すものである。図中、１０
０はＰ−型のシリコン基板、１０１はＮ−ｆｉ領領域ら
成る電荷結合素子の埋め込みチャンネル領域、１０２は
Ｎ−型領域から成るダイオードＤ　１．　Ｄ　２のカソ
ード領域、１２１はＰ′を領域から成る受光部、１２２
゜１２３はＰ′″型領域から成るダイオードＤ　＋　、
　Ｄ　２のアノード領域、１０８はＰ″″″″域から成
るチャンネルストップ領域、１０９はリセット用ＭｏＳ
トランジスタＴＲＯのドレイン領域を形成するためのＮ
・型領域、１１１はＭＯＳトランジスタＴＲ，のゲート
領域を形成するための多結晶シリコンから成る電極、１
１２ａ”〜１１２ｄ“はアルミニウム薄膜から成る配線
、１１５゜１１６は電荷結合素子の転送電極を形成する
ための多結晶シリコン電極、１２４は対数圧縮された信
号電荷を蓄積するコンデンサを形成するためのＮ４型領
域、１２５は領域１２４に蓄積された信号電荷を電荷結
合素子に移送する移送電極を形成するための多結晶シリ
コン電極である。配線１１２ａ’　、　１１２ｄ’を第
１の電源電圧ＶＣＣに、配線１１２ｂ’を第２の電源電
圧ｖＤＤに、配線１１２ｃ”を領域１２４に接続するよ
うに構成して、第８図（８）に示す回路を実現している
。

〈光電変換素子の動作〉 次に、第１１．１３．１６図に示すような光電変換素子
群Ｒ（１）、　Ｇ　（１）、　Ｂ　（１）の各素子から
垂直方向電荷結合素子群■（１）の各電荷結合素子への
電荷注入及び注入された電荷の転送動作について説明す
る。

第１８図（ａ）に、垂直方向電荷結合素子群■（１）内
の１つの電荷結合素子の断面構造を示す。この電荷結合
素子は、電荷蓄積用のポテンシャル井戸となるＮ−ｆｉ
の埋め込みチャンネル層７１を有する。この埋め込みチ
ャンネル層７１は、Ｐ−型半導体基板７０にイオン注入
を行うことにより形成される。Ｐ−型半導体基板７０の
裏面及び側面には、他の素子と分離するために　Ｎ　＋
層７２が形成される。また、埋め込みチャンネル層７１
の上には、５ｉＣ１２膜がら成る絶縁層７３が形成され
、この絶縁層７３の上には信号電ｍ　Ｅ　ｓ　ｌ＋ｉｓ
　　障壁電極Ｅａｌａｓの他に、垂直方向電荷結合素子
の転送電極となるＥ、□Ｅ１１．・・・、Ｅ、、。

Ｅ　４ｂ、・・・が形成されている。これらのうち、奇
数番目の転送電極Ｅ　ＩＩ＋　Ｅ　Ｉｂ＋　Ｅ　３＠＋
　Ｅ　３１ｂ＋・・・には第１の転送グロックφＵ、が
印加され、偶数番目の転送電極Ｅ　２ａ＋　Ｅ　２１＋
Ｉ　Ｅ　４ａ＋　Ｅ　４ｂ＋・・・には第２の転送りロ
ックφ、Ｊ２が印加される。すなわち、垂直方向電荷結
合素子は、２相駆動される。転送電極Ｅ０とＥｌ。

は、その下の絶縁層７３の厚さを変えるか、或いは、イ
オン注入等の方法で、それぞれ、その下に誘起されるポ
テンシャルに段差を設けるようになされている。その他
の転送電極Ｅ　２　ａ　ＨＥ　２　ｂ　＋・・・につい
ても、同様である。７４は、後述する方法で電荷を注入
するための電荷注入ソースであり　Ｎ　＋拡散により形
成される。

第１８図（ａ）には、１画素分の受光素子ＰＤＲ，ＰＤ
ｏ、ＰＤｓ及び対数圧縮部Ｌ　ＧＲ，Ｌ　Ｇｏ、　Ｌ　
Ｇｓから異なるタイミングで得られる電圧信号Ｖ　Ｒ，
Ｖ　ａ、　Ｖ　ｅを垂直方向電荷結合素子群■（１）に
注入するための回路を示しである。各電圧信号ＶＲ，Ｖ
Ｏ，ＶＢはそれぞれアンプＡＲ，Ａｏ、Ａｓにて増幅さ
れ、ＭｏＳトランジスタＴ　ＲＲ，Ｔ　Ｒｏ、　Ｔ　Ｒ
ｅのソースに接続される。

ＭＯＳトランジスタＴ　Ｒ＊、　Ｔ　Ｒａ、　Ｔ　Ｒｓ
は、そのゲート電圧φに、φＧ、φＢを正電圧とするこ
とにより導通状態となり、そのソースとドレインの電圧
が等しくなる。各ＭＯＳトランジスタＴＲ＊、ＴＲｏ、
ＴＲ８を順次具なるタイミングで導通させることにより
、垂直方向電荷結合素子群■（１）の入力信号電極Ｅｉ
ｎに、アンプＡ　Ｒ，Ａ　ｏ、　Ａ　ｅにて増幅された
電圧信号Ｖ　Ｒ、Ｖ　ａ　、　Ｖ　ｅが順次印加される
。アンプで増幅された信号電圧をＶ　ｓ　＋　ｏとし、
この電圧Ｖ　ｓ　＋　ｏを信号電極Ｅ　ＳＩＱに印加し
たときその下の埋め込みチャンネル層７１中に誘起され
るポテンシャルをφ９１Ｇとする。信号電極ＥＳＩ（ｌ
に隣接した障壁電極Ｅ８１Ａｓには一定のバイアス電圧
Ｖ　ｓ　＋　ｔ＋　ｓを印加し、その下にはφＢ１６８
のポテンシャルが誘起されている。二二で、信号電圧の
全ての範囲にわたり、φｓｒｓ＞φ８１１１８となるよ
うに、φ１１１４８が選ばれている。

次に、第１９図のタイミングチャート及びそこに示した
時刻ｔ３〜ｔ７におけるポテンシャル図である第１８図
（ｂ）〜（ｆ）を用いて、イメージセンサ１１にょる撮
像及び電荷転送動作を説明する。

時刻ｔ＋において、赤色光についての対数圧縮部ＬＧＲ
におけるリセット用ＭＯＳトランジスタＴＲ０のゲート
にクリアパルスφＲＣＬが印加されると、信号電圧Ｖ、
がリセットされる。

その後、時刻ｔ２において、クリアパルスφＲＣＬが”
Ｌｏｗ”レベルとなり、対数圧縮部ＬＧＲのリセットが
解除されて受光素子ＰＤＲの光電流の対数積分が開始さ
れる。

時刻ｔ３において、ゲート電圧φ６が゛ＩＨｉｇｈｌｌ
レベルとなり、ＭＯＳトランジスタＴＲ＋ｔがＯＮ状態
となる。

また、他の２色のゲート電圧φＧ、φＢは’Ｌｏｗ”レ
ベルとなっており、ＭＯＳトランジスタＴ　ＲＧ、　Ｔ
　Ｒ８はＯＦＦ状態となっている。従って、アンプＡＲ
により増幅された信号電圧ＶＲが、信号電ｌｌＥｓ＋ａ
に印加される０時刻ｔ３におけるポテンシャル図を第１
８図（ｂ）に示す。

次に、時刻ｔ４で電荷注入信号φＩＤが゛ＩＬｏ、ＩＴ
レベルとなると、電荷注入信号φＩＤを印加された電荷
注入ソース７４の電位が下がり、第１８図（ｃ）の斜線
部で示すように、障壁電極ＥＢＩＡＳ及び信号電極Ｅ　
８１（ｌの下に電荷が満たされる。

続いて、時刻ｔ６で電荷注入信号φＩＤが再び”’Ｈｉ
ｇｈ”レベルとなると、電荷注入ソース７４のポテンシ
ャルは下がり、信号電極ＥＳＩＩＩＩの下に電荷Ｑｓが
残される。この電荷Ｑ、は、信号電極Ｅ　ｓｅａの容量
をＣｓとすると、 Ｑ　ｓ　＝　Ｃｓ　Ｘ　（φ８１Ｇ−φ１１１１１９）
で与えられ、信号電圧■ｓＩＧに対応した電荷量となる
。すなわち、これにより、電圧−電荷変換がなされる。

時刻ｔ６において、垂直方向転送用の第１の転送りロッ
クφ■が’Ｌｏｗ’”レベルがら１４ｉｇｈ”レベルに
変化し、第２の転送りロックφ。２が°’Ｈｉｇｈ”°
レベルがら”Ｌｏｗ”レベルに変化すると、信号電極Ｅ
、１．に隣接した転送電極Ｅ　Ｉａｌ　Ｅ　ｌｂの下の
ポテンシャルが下がり、信号電極Ｅ　８１Ｇの下の電荷
Ｑｓは転送電極Ｅｌの下に形成されたポテンシャル井戸
へと転送される。

さらに、時刻ｔｖにおいて、第１のクロックφｕｌが°
ｌＨｉｇｈｌｌレベルから”Ｌｏｗ”レベルへ、第２の
転送りロックφｕ２が°’Ｌｏｗ”°レベルからｌ　Ｈ
ｌｇｈ　ＩＩレベルへと変化すると、転送電極Ｅｌｂの
下に蓄積された電荷は転送電極Ｅ２ｂの下に形成された
ポテンシャル井戸へと転送され、時刻ｔ３におけるポテ
ンシャル状態に戻る。

次に、クリアパルスφＩＩＣＬかも１転送周期だけ遅れ
て印加されたクリアパルスφＧＣＬによって積分開始さ
れた緑色光成分に対応する信号電圧Ｖｏを、前述の方法
で読み込む、さらに、クリアパルスφｏｃ、から１転送
周期だけ遅れて印加されたクリアパルスφＩＩｃｔによ
って積分開始された青色光成分に対応する信号電圧■θ
を、同様の方法で読み込む。

以上の動作により、赤色光、緑色光、青色光の３ＪＩＫ
色から成る１画素分の画像情報の記憶及び転送が終了す
る。これらの動作を繰り返すことにより、複数画素分の
画像情報の記憶及び転送が順次行われる。

次に、垂直方向電荷結合素子群ｖ（１）の１つの電荷結
合素子から水平方向電荷結合素子群Ｈ（１）を構成する
各素子への電荷注入、及び注入された電荷の転送動作に
ついて、説明する。

第２０図（ａ）は、垂直方向電荷結合素子群Ｖ　（１）
の１つの電荷結合素子と水平方向電荷結合素子群Ｈ（１
）を構成する１つの素子との接続部分の断面構造を示す
、第２０図（ａ）において、Ｅ６＠Ｉ＠、　Ｅ６１１ｂ
＋”・＋Ｅ　ａｓｓｓ、　Ｅ　ａｓｓｂは垂直方向電荷
結合素子■（１）の最終段付近の転送電極であり、この
うち、奇数番目の転送電極Ｅ６゜＋ａ、　Ｅ　ｓｓ＋ｂ
、　Ｅ　５ｅａｓ、　Ｅ　５ａ３ｈ、　Ｅ　６１１６ａ
、Ｅｅ＋＋ｓｂには垂直方向転送用の第１のクロックφ
Ｕ１が印加され、偶数番目の転送電極Ｅ　１２．、　Ｅ
　、、２゜、　Ｅ　６＠４ａ、　Ｅ　ａｓｓｂには第２
のクロックφｌＪ２が印加されている。障壁電極Ｅ　ｕ
ｏｏは垂直方向電荷結合素子群ｖ（１）の１つの電荷結
合素子の最終転送段と水平方向電荷結合素子Ｈ（１）の
１つの転送段との間にあって、水平方向電荷結合素子Ｈ
（１）から垂直方向電荷結合素子群■（１）への電荷の
逆流を防止するポテンシャル障壁を形成するための電極
である。この障壁電極Ｅ　ｕｏｏには調定バイアスφυ
ｏｏが印加される。ＥＨｎは水平方向電荷結合素子Ｈ（
１）の１つの転送段の電極である。

第１９図のタイミングチャートにおいて、時刻ｔ。

は複数画素分の画像情報についての全走査が終了した時
点を示しており、そのときのポテンシャルは第２０図（
ｂ）に示す通りとなっている。

時刻ｔｏにおいて、第１の転送りロックφ。、がＨｉｇ
ｈ”レベルから”’Ｌｏｗ“レベルへ、第２の転送りロ
ックφ、２が”ｌ　Ｌ　ｏ、ＩＩレベルから”　Ｈｉ　
ｇ　ｈ　”レベルへと変化すると、第２０図（ｃ）に示
すように、垂直方向電荷結合素子群Ｖ　（１）の内部で
電荷転送が行われ、垂直方向電荷結合素子群■（１）の
最終転送段の電極Ｅ８＠Ｓｂの下に形成されたポテンシ
ャル井戸に蓄積された電荷が、障壁電極Ｅ　ｕＯＱの下
に形成されたポテンシャルの障壁を超えて、水平方向電
荷結合素子Ｈ（１）の１つの転送段の電極Ｅ）Ｉｎの下
に形成されたポテンシャル井戸に転送される。その後、
水平方向電荷結合素子Ｈ（１）の転送パルスφＨ１，φ
Ｈ２により、水平方向電荷結合素子Ｈ（１）の内部で各
垂直方向電荷結合素子群ｖ（１）から転送された信号電
荷が転送され、水平方向の走査が行われる（第２０図（
ｄ）参照）。

時刻ｔｏｏで垂直方向転送用の第１の転送りロックφ０
．が°“Ｌｏｗ”レベルから°゛旧ｇｈ”レベルへ、第
２の転送りロックφυ２が°”Ｈｉｇｈ’”レベルから
’Ｌｏｗ”レベルへと変化し、第２０図（ｅ）に示すよ
うに、垂直方向電荷結合素子群ｖ（１）の内部で電荷転
送が行われ、垂直方向電荷結合素子群■（１）の最終転
送段の電極Ｅ。

ｓｓｂの下に形成されたポテンシャル井戸に、次のライ
ンの信号電荷が転送される。

以上の動作を繰り返すことによシバ　全画素についての
画像情報の読み出しが行われ、第１９図に示すように出
力信号が取り出される。

第２１図は、水平方向電荷結合素子Ｈ（１）の断面構造
を示すものである。これは、周知の埋め込みチャンネル
の電荷結合素子である。Ｐ型の半導体基板８１の裏面及
び側面には、他の素子と分離するために、Ｎ゛層８２が
形成され、Ｐ型半導体基板８１にはＮ−型の埋め込みチ
ャンネル層８０が形成されている。

埋め込みチャンネル層８０の上にはＳｉＯ２膜から成る
絶縁層８３を介して複数の転送電極Ｅ旧、ＥＨ２，・・
・、ＥＨｎが形成されていδ、各転送電極ＥＨＩ、Ｅ１
４２．・・・、ＥＨｎには水平方向転送用の第１の転送
りロックφＨ１と第２の転送りロックφＨ２が１つ置き
に印加されている。ＯＧは逆流防止用の障壁電極、ＩＤ
は電荷注入ゲート、ＱＤは電荷排出ゲートである。

水平方向の最終転送段の電極から障壁電極ＯＧを越えて
Ｎ′″層８４から取り出された電荷の量は、コンデンサ
８５にて電圧に変換され、ソースフォロア８６を介して
出力信号○Ｐ（１）として取り出される。

以上説明した実施例では、Ｒ，Ｇ、Ｂの各色成分につい
て、光電変換により得られた電圧信号Ｖｓ＋０を垂直方
向電荷結合素子■（１）にシリアルに入力していたが、
次に説明するように、パラレルに入力するようにしても
よい。

第２２図は、垂直方向電荷結合素子群ｖ（１）の１つの
電荷結合素子と、それに対応する１画素分の光電変換素
子群を示している。図中、９０．９１．９２は各々Ｒ，
Ｇ、Ｂの各色成分を検出するための光電変換素子であり
、垂直方向電荷結合素子ｖ（１）における各転送段９３
．９４．９５に対応している。１つの転送段９３は、同
図（ｂ）の断面構造で示される通り、４個の転送電極９
３ａ〜９３ｄから成る。各転送電極９３ａ〜９３ｄは多
結晶シリコンによって形成されており、ＳｉＯ２膜から
成る絶縁層７３の厚さを、転送電極９３ａ、　９３ｃの
下と転送電極９３ｂ、　９３ｄの下とで変えることによ
り、ポテンシャルの段差を形成している。また、７０は
垂直方向電荷結合素子ｖ（１）の埋め込みチャンネル層
であり、Ｐ型半導体基板７１にＮ−型不純物イオンを注
入することにより形成されている。７２はＮ゛層から成
る分離層である。

赤色光に対する光電変換素子９０により発生され、対数
圧縮された信号電圧ＶＳ＋ａは、アルミニウム配線９７
により、垂直方向電荷結合素子群■（１）の１つの転送
段９３の転送電極９３ｄに隣接した電圧−電荷変換部９
３ｅに供給される。同様に、緑色光及び青色光に対する
光電変換部９１．９２により発生され、対数圧縮された
信号電圧ＶＳＩＱは、アルミニウム配線９８゜９９によ
り、転送段９４．９５の転送電極９４ｄ、　９５ｄに隣
接した電圧−電荷変換部９４ｅ、　９５ｅに供給される
。なお、前述したシリアル入力の場合と同様、信号電圧
をそれぞれアンプで増幅した後、電圧−電荷変換部９３
ｅ、　９４ｅ、　９５ｅに供給するようにしてもよい。

第２３図に電圧−電荷変換部９３ｅの構造を示す。同図
（ａ）、　（ｂ）において、７５は垂直方向電荷結合素
子群■（１）の転送チャンネル間を分離するためのチャ
ンネルストップであり、２０層から成る。７４は電荷注
入ソースであり、Ｎ゛層から成る。Ｅｓ＋ｏ及びＥｌｌ
ｌＡｓは多結晶シリコンにより形成された入力信号電極
及び障壁電極であり、埋め込みチャンネル層７１の上に
絶縁層７３を介して配されている。これら各電極Ｅ　Ｓ
ＩＧ＋　Ｅｅ＋ｔ＋ｓに印加された電圧に応じて、その
下の埋め込みチャンネル層７１内にポテンシャルの井戸
が形成される。障壁電極Ｅｅ＋ｏｓには調定電圧ｖｅｔ
１１ｓが印加されており、入力信号電極ＥＳＩＧには光
電変換部９０からアルミニウム配線９７により信号電圧
ＶＳＩＧが印加される。信号電圧Ｖ　Ｓ　＋　Ｏは最小
値として基準電圧ＶＲＥＦの値をとるが、入力信号電極
Ｅ　、、、に基準電圧ＶＲＥＦを印加したときに形成さ
れるポテンシャルφＲＥＦの井戸よりも、障壁電極Ｅ’
ｌｌｌＡｓにバイアス電圧ｖＩ１１□を印加したときに
形成されるポテンシャルφａ　＋、ｌｓの井戸が浅くな
るように、バイアス電圧ｖｓ＋１１ｓを設定している。

第２２図（ｃ）〜（ｇ）及び第２３図（ｃ）〜（ｆ）の
ポテンシャル図と第２４図のタイミングチャートを参照
しながら、垂直方向電荷結合素子群■（１）へのパラレ
ル入力動作について説明する。

時刻ｔｏにおいて、赤色光用の光電変換素子９０の積分
クリアゲートにクリアパルスφＲＣＬを印加し、コンデ
ンサＣの電圧を基準電圧ＶＲＥＦにリセットする。この
時点から、積分（電荷蓄積）を開始する。

時刻ｔ、における垂直方向電荷結合素子群Ｖ　（１）の
ポテンシャルは、第２２図（Ｃ）に示す通りである。こ
こで、垂直方向転送用の第１の転送パルスφＩＪＩは°
”Ｈｉｇｈ’”レベル、第２の転送パルスφす２は”Ｌ
ｏｗ”レベルである。

次に、時刻ｔ２で、第１の転送パルスφｕＩを′”Ｌｏ
ｗ”レベルとし、電荷注入の準備動作を行う（第２２図
（ｄ））。

時刻ｔ３において、電荷注入信号φ１０をＬｏｗ”レベ
ルとし、電圧−電荷変換部の電荷注入ソース７４のポテ
ンシャルを上げる。これによって、第２３図（ｄ）の斜
線部で示すように、電荷が障壁電極ＥＢＩＡＳ及び入力
信号電極Ｅ　ｓ＋ｏの下の領域を満たす。このときの電
荷注入ソース７４のポテンシャルは、垂直方向電荷結合
素子■（１）における電極９３ｄのポテンシャルよりも
低くなるように選んである。

次に、時刻ｔ４で電荷注入信号φＩＤを°”Ｈｉｇｈ”
レベルに戻して、電荷注入ソース７４のポテンシャルを
下げる。このとき、入力信号電極Ｅｓ＋ｏの下には、入
力信号電極ＥＳＩＧに印加された信号電圧ＶＳＩＧによ
り生じるポテンシャルφ、電。と、それに隣接する障壁
電極Ｅｌｌ＋□の下に生じるポテンシャルφ８１０Ｓど
の差に相当する電荷Ｑｓが蓄積される。つまり、入力信
号電極Ｅｓ＋ａの容量をＣｓとすると、Ｑ　ｓ　＝　Ｃ
ｓ　Ｘ　（φ８１Ｇ−φＩＩＩＡｓ）の電荷が蓄積され
る（第２３図（ｅ））。

このようにして、入力信号電極ＥＳＩＱの下に電荷Ｑｓ
が蓄積された後、時刻ｔ６で第１の転送りロックφｕ１
をＨｉｇｈ”レベルにすると、電荷Ｑｓは垂直方向電荷
結合素子ｖ（１）における転送電極９３ｄの下に形成さ
れたポテンシャルの井戸に移送される。

以上の動作がＲ，Ｇ、Ｈの各画素について同時に行われ
、赤色光についての信号電圧は転送段９３に、緑色光に
ついての信号電圧は転送段９４に、青色光についての信
号電圧は転送段９５に、それぞれ移送される（第２２図
（Ｃ））。

次に、第１及び第２の転送りロックφす１．φす２によ
り３段分の転送を行い、時刻１　、　＋では第２２図（
ｆ）に示すポテンシャル状態となり、前述と同様の動作
を繰り返すことにより、Ｒ，Ｇ、Ｂの各色についての電
圧信号が次々と垂直方向電荷結合素子群■（１）の各転
送段に順次注入され、転送されてゆく。

なお、第６図（ｂ）に示すように、１画素についてＲ，
Ｇ、Ｂの各成分の電圧信号が得られるタイミングは所定
時間ずつ異なっているので、垂直方向電荷結合素子群ｖ
（１）に蓄積された画像情報を読み出すときには、最初
の３段分の転送出力の３段目から第１画素のＲ成分を、
次の３段分の転送出力の２段目から第１画素のＧ成分を
、その次の３段分の転送出力の１段目から第１画素のＢ
成分を、それぞれ読み出す必要がある。

次に、第１２．１４．１５図に示すような光電変換素子
群Ｒ（Ｌ）、　Ｇ　（１）、　Ｂ　（１）の各素子から
垂直方向電荷結合素子群■（１）における各電荷結合素
子への電荷注入、及び、注入された電荷の転送動作の第
２の例について説明する。

第２５図（ａ）に第２の例の垂直方向電荷結合素子群ｖ
（１）の１つの電荷結合素子の断面構造を示す、この電
荷結合素子は、電荷蓄積用のポテンシャル井戸が形成さ
れるＮ−型の埋め込みチャンネル層７１と、それが形成
されるＰ−型ウェル層７０を有する。Ｐ−型ウェル層７
０は、Ｎ−型半導体基板６０にイオン注入を行うことに
より形成され、埋め込みチャンネル層７１はＰ−型ウェ
ル層７０にイオン注入を行うことにより形成される。ま
た、埋め込みチャンネル層７１の上にはＳｉＯ２膜から
成る絶縁層８２が形成され、二の絶縁層８２の上には、
蓄積電極Ｅｒｔｖ　移送電極ＥＴＲの他に、垂直方向電
荷結合素子の転送電極となるＥ　Ｉｓ、　Ｅ　ｌｂ＋・
・・ｇ　Ｅ　４ｍ、Ｅ　４ｂ＋・・・が形成されている
。

・これらのうち、奇数番目の転送電極Ｅ＋ｓｉ＋ｂ、Ｅ
ａｓ、Ｅｉ。、・・・には第１の転送りロックφｕ１が
印加され、偶数番目の転送電極Ｅ　２ｓ、　Ｅ　２１１
１　Ｅ　４ａ＊　Ｅ　ＡｂＨ・・・には第２の転送クロ
ックφＵ２が印加される。すなわち、垂直方向電荷結合
素子は、２相駆動される。

転送電極ＥｔａとＥｌｂは、その下の絶縁層８２の厚さ
を変えるか、或いは、イオン注入等の方法で、それぞれ
、その下に誘起されるポテンシャルに段差を設けるよう
になされている。その他の転送電極Ｅ２□Ｅ２ｂ、・・
・についても、同様である。６５は、後述する方法で電
荷を放電させるための領域であり、Ｎ９拡散により形成
される。

第２５図（ａ）は、１画素分の受光素子Ｐ　Ｄ　Ｒ，Ｐ
　Ｄ　ａ、　Ｐ　Ｄ　ｅ及び対数圧縮部Ｌ　ＧＲ，Ｌ　
ＧＯ，Ｌ　Ｇｓから異なるタイミングで得られる信号電
荷ＱＲ，ＱＧ、ＱＢを、垂直方向電荷結合素子群ｖ（１
）へ放電させるための回路を示している。ＭＯＳトラン
ジスタＴＲＲ，ＴＲｏ、　Ｔ　Ｒｓは信号電荷ＱＲ，Ｑ
ｏ、　Ｑ！＋のうちのどれを放電させるかを選択するた
めのもので、そのゲート電圧φ８．φ。、φ８を正電圧
とすることにより、導通状態となる。各ＭＯＳトランジ
スタＴ　ＲＲ，Ｔ　Ｒ６，Ｔ　Ｒｓを順次具なるタイミ
ングで導通させることにより、垂直方向電荷結合素子群
のＮ−型領域６５と蓄積電極Ｅ、□の下のポテンシャル
井戸から信号電荷ＱＲ，ＱＱ、ＱＢを放電させる。

次に、第２６図のタイミングチャート及びその時刻し１
〜ｔ５におけるポテンシャルを表す第２５図（ｂ）〜（
ｆ）を用いて、イメージセンサ１１による撮像及び電荷
転送動作を説明する。

時刻ｔ１において、ＭＯＳトランジスタＴ　ＲＲのゲー
ト電圧φＲは’）ｌｉｇｈ”レベル、φＧ、φＢは’Ｌ
ｏｗ”レベルになっているのでＭＯＳトランジスタＴ　
ＲＲはＯＮ状態、Ｔ　ＲＧ、　Ｔ　ＲｓはＯＦＦ状態で
ある。このとき、クリアパルスφＩＩｃＬは゛ｌＨｉｇ
ｈｌｌレベルとなっているので、リセット用のＭＯＳト
ランジスタＴＲＲＣＬがＯＮ状態となり、垂直方向電荷
結合素子の電荷蓄積部ＳＴはリセットされ、ポテンシャ
ルφＲ８になるまで電荷が注入されている。

時刻ｔ２において、クリアパルスφＲＣＬが’Ｌｏｗ”
レベルに変わると、リセット状態は解除され、ゲート電
圧φＲは”Ｈｉｇｈ”レベルで、放電用のＭｏＳトラン
ジスタＴ　ＲＲはＯＮ状態にあるため、受光素子ＰＤ３
の光電流の対数積分が開始される。時刻ｔ２におけるポ
テンシャル状態を第２５図（Ｃ）に示す。

時刻ｔ３において、ゲート電圧φＲがｌ　Ｌ　Ｏ，１１
レベルになると、放電用のＭＯＳトランジスタＴＲＲは
ＯＦＦ状態となり、積分が終了する。このときのポテン
シャル状態が第２５図（ｄ）であるが、信号電荷Ｑ。

に等しい電荷が放電されている。電荷蓄積部ＳＴの全容
量をＣｓとし、リセット時の電荷量をＱｏとすると、残
された電荷Ｑｓは、 Ｑ　ｓ　＝　Ｃ＠　Ｘ　（φＳＴ−φＲ８）　　ＱＲ＝
Ｑｏ　　Ｑｏ となる。すなわち、初期状態（リセット時）から信号電
荷ＱＩＩを引いた分だけが電荷蓄積部ＳＴに残る。

時刻ｔ４において、移送電極ＥＴＲに印加されるクロッ
クφＴＲが”Ｈｉｇｈ“レベルからｌ　Ｌｏ、１１レベ
ルに変化すると、移送電極ＥＴＲの下のポテンシャルが
下がり、電荷蓄積部ＳＴに残った電荷Ｑｓが転送電極Ｅ
１ｂの下のポテンシャル井戸に移送される。第２５図（
ｅ）は時刻ｔ４におけるポテンシャル状態を示す。

時刻ｔ５において、第１の転送りロックφｕ１が゛Ｈ１
ｇｈＩ＋レベルから°ｌ　Ｌ　ｏ、Ｉ＋レベルへ、第２
の転送りロックφＵ２が“ｌ　Ｌｏ、ＩＩレベルから°
”旧ｇｈｌｌレベルに変化すると、転送電極Ｅ１ｂの下
に蓄積された電荷は転送電極Ｅ２ｂの下のポテンシャル
の井戸に転送され、時刻１＋におけるポテンシャル状態
に戻る。

次に、クリアパルスφＲＣＬから１転送周期だけ遅れて
印加されたクリアパルスφＱＣＬと、ゲート電圧φＲか
ら１転送周期だけ遅れて印加されたゲート電圧φＧによ
って積分開始された緑色光成分に対応する信号電荷Ｑｏ
を前述の方法で放電させる。更に、クリアパルスφＧＣ
Ｌから１転送周期だけ遅れて印加されたクリアパルスφ
ＩＩｃＬと、ゲート電圧φＧから１転送周期だけ遅れて
印加されたゲート電圧φ８によって積分開始された青色
光成分に対応する信号電荷Ｑｓを前述の方法で放電させ
る。

以上の動作により、赤色光、緑色光及び青色光の３原色
から成る１画素分の画像情報の記憶及び転送が終了する
。これらの動作を繰り返すことにより、複数画素分の画
像情報の記憶及び転送が順次行われる。

なお、垂直方向電荷結合素子から水平方向電荷結合素子
への電荷注入、及び注入された電荷の転送動作について
は、第２０．２１図で説明したものと同じである。

次に、第１７図に示す光電変換素子群の各素子から垂直
方向電荷結合素子群■（１）の各電荷結合素子への電荷
注入、及び注入された電荷の転送動作の第３の例を説明
する。

第２７図（ａ）に、その第３の例の垂直方向電荷結合素
子群ｖ（１）の１つの電荷結合素子及び電荷注入部の断
面構造を示す。本実施例においては、電荷注入部は、対
数圧縮された信号電荷を蓄積するコンデンサ（すなわち
、ポテンシャルの井戸）を形成するＮ゛型領領域１２４
及びそこに蓄積された信号電荷を垂直方向電荷結合素子
に移送するための移送電極ＥＴＲから成る。また、垂直
方向電荷結合素子はＮ−Ｗの埋め込みチャンネル層１０
１を有している。

図中のその他の番号は、第１７図と共通である。Ｎ−型
埋め込みチャンネル層１０１はＰ−型半導体基板１００
にイオン注入を行うことにより形成される。また、埋め
込みチャンネル層１０１の上には、ＳｉＯ２膜から成る
絶縁層が形成され、この絶縁層の上には垂直方向電荷結
合素子の転送電極となるＥ目、Ｅ１２、・・・が形成さ
れている。転送電極Ｅ　Ｉ　Ｉ　＋　Ｅ　ｌ　４　＋　
Ｅ　１７、・・・には第１の転送りロックφｕ３が印加
され、Ｅ１２、　Ｅ　１ｓ、　Ｅ　１１・・・には第２
の転送りロックφす１が印加され、Ｅ＋ａ＋Ｅ＋ｓ、Ｅ
＋ｓ、・・・には第３の転送りロックφｕ２が印加され
る。すなわち、本垂直方向電荷結合素子は３相駆動され
る。このように３相駆動とすることにより、垂直方向電
荷結合素子のシフトレジスタの１ビット当りの長さを、
２相或いは４相駆動の場合と比較して、短くすることが
できる。

次に、第２８図のタイミングチャート及びその時刻ｔ１
〜ｔ７におけるポテンシャル状態を示す第２７図により
、イメージセンサ１１による撮像及び電荷転送動作を説
明する。

時刻ｔ１において、リセット用ＭＯＳトランジスタＴＲ
Ｏのゲート電圧φＣＬが°°旧ｇｈｌルベルから°’Ｌ
。

ｗ”レベルになると、トランジスタＴＲＯはＯＦＦ状態
となり、回路のリセットが終了する。同時に、移送電極
ＥＴＲの電圧φＴＲも゛°旧ｇｈ”から°ｌ　Ｌ　Ｏｗ
ＩＩに切り換わり、移送電極の下のポテンシャルが上が
ると、対数積分が開始される。

時刻ｔ２においては、第２の転送りロックφυ、が一＊
　ｕ　ｔ　ｇｈ　ＩＩレベルに切り換わっているので、
転送電極Ｅ　１２１　Ｅ　＋ｓ、　Ｅ　１８．・・・の
下のポテンシャルが下がり、ポテンシャルは第２７図（
Ｃ）の状態となる。このとき、Ｎ・型領域１２４のポテ
ンシャルは、信号電荷の分だけ上がっている。

時刻ｔ３においては、第１の転送りロックφＵ３がＩＩ
　Ｌｏ、ｌ“レベルに切り換わっているので、転送電極
Ｅ１１、Ｅ１４．Ｅｌ？、・・・の下のポテンシャルが
上がり、ポテンシャルは第２７図（ｄ）の状態となる。

このとき、垂直方向電荷結合素子内の信号電荷は、第２
７図（ｂ）のときよりも、転送電極１つ分だけ先に送ら
れている。また、Ｎ１型領域１２４のポテンシャルは更
に上がって、積分が進む。

時刻ｔ４においては、第３の転送りロックφす２が”Ｈ
ｉｇｈ”°レベルに切り換わって−いるので、転送電極
Ｅ　、３．　Ｅ　、６．　Ｅ　、９．・・・の下のポテ
ンシャルが下がり、ポテンシャルは第２７図（ｅ）の状
態となる。

時刻ｔ５においては、第２の転送りロックφ。、がＩＴ
　Ｌ　０ｗ１１レベルに切り換わっているので、転送電
極Ｅ１２、　Ｅ　Ｉｓ、　Ｅ　＋１・・・の下のポテン
シャルが上がり、第２７図（ｆ）の状態となる。

時刻ｔ６においては、第１の転送りロックφυ３がＩＩ
　Ｈｉ　ｇｈ　１１レベルに切り換わっているので、転
送電極Ｅ　＋＋、　Ｅ　＋ａ、　Ｅ　＋７．・・・の下
のポテンシャルが下がり、第２７図（ｇ）の状態となる
。

時刻ｔ７においては、第３の転送りロックφす２が”Ｌ
ｏｗ”レベルに切り換わっているので、転送電極Ｅ１３
、　Ｅ　Ｌ６．　Ｅ　１９１・・・の下のポテンシャル
が上がり、第２７図（ｈ）の状態となる。

これで、シフトレジスタ１段分の転送が終了する。更に
、このとき、移送電極ＥＴＲの電圧φＴＲが”Ｈｉｇｈ
”レベルに切り換わっているので、移送電極下のポテン
シャルが下がり、Ｎ″型領領域１２４蓄積された信号電
荷が転送電極Ｅ目の下のポテンシャルの井戸に移送され
、積分が終了することになる。

なお、このとき、対数圧縮回路の動作を停止させるため
に、リセット用ＭＯＳトランジスタＴ　Ｒｏのゲート電
圧φ。、を°’Ｈｉｇｈ’”レベルにして、トランジス
タＴ　Ｒｏを導通させている。これを十分効果的に行う
ためには、このときのリセット電圧と移送電極の下のポ
テンシャルとが一致するようにしておくとよい、こうす
ることにより、蓄積電荷の移送が、同時に電荷注入部の
リセットともなり、効率がよい。

以上の動作によシバ　１画素分の画像情報の記憶及び転
送が終了する。これらの動作を繰り返すことにより、複
数画素分の画像情報の記憶及び転送が順次行われる。

次に、垂直方向電荷結合素子群Ｖ　（１）の１つの電荷
結合素子から水平方向電荷結合素子Ｈ（１）の各素子へ
の電荷注入及び注入された電荷の転送動作について説明
する。

第２９図（ａ）及び第３０図（ａ）は、垂直方向電荷結
合素子群ｖ（１）の１つの電荷結合素子と、水平方向電
荷結合素子Ｈ（１）の１つの素子との接続部分の断面構
造を示す。第２９図（ａ）及び第３０図（ａ）において
、Ｅ　３．、、　Ｅ　、ＩＩ、、・・・Ｅ３’、Ｅｌ’
は垂直方向電荷結合素子群■（１）の最終段付近の転送
電極であシバ　転送電極Ｅ　３１１１．　Ｅ　３１１２
には垂直方向転送用の第１の転送りロックφｌＪ３が印
加され、転送電極Ｅ　Ｉａｌ、　Ｅ　１１１２には第２
の転送りロックφＩＪＩが印加され、転送電極Ｅ２＠１
　、　Ｅ　２＠２には第３の転送りロックφＵ２が印加
され、転送電極Ｅ３°には第４の転送グロックφＬ１３
’が印加され、転送電極Ｅ１′には第５の転送グロック
φす。

°が印加されている。Ｅ　８＋１１は水平方向電荷結合
素子Ｈ（１）の１つの転送段の電極で、水平方向転送用
の第１の転送りロックφ旧が印加されている。ＥＨｎ２
は同じく水平方向電荷結合素子Ｈ（１）の１つの転送段
の電極で、水平方向転送用の第２の転送りロックφＨ２
が印加されている。

第２８図のタイミングチャートにおいて、時刻ｔ＠は複
数画素分の画像情報についての全走査が終了した時点を
示しており、そのときのポテンシャルは第２９図（ｂ）
及び第３０図（ｂ）に示す状態となっている。

時刻ｔ９においては、垂直方向転送用の第５の転送りロ
ックφす１°が°’Ｈｉｇｈ”レベルとなっているので
、転送電極Ｅ、゛の下のポテンシャルが下がる。このと
き、水平方向転送の第１の転送りロックφＨ１は”Ｌｏ
ｗ’”レベルであるので、電極Ｅ　８６１の下のポテン
シャルは上がっており、転送電極Ｅ３°、Ｅ１′の下の
ポテンシャルよりも高くなっている。従って、転送電極
Ｅ３°、Ｅｌ”の下のポテンシャル井戸に保持されてい
る信号電荷は電極ＥＨＩＩ＋の下に移動することができ
ず、そのままそこに留まっている。その状態が第２９図
（ｃ）である。一方、水平方向転送の第２の転送りロッ
クφＨ２は”Ｈｉｇｈ”レベルであるので、電極ＥＨｎ
２の下のポテンシャルは下がっており、転送電極Ｅ、１
．　Ｅ、ｌの下のポテンシャルよりも低くなっている。

従って、転送電極Ｅ　、　ｌ　、　Ｅ　、　ｌの下のボ
テンシャル井戸に保持されている信号電荷は、電極Ｅ＋
ｎ２の下に転送される。この状態が第３０図（Ｃ）であ
る。

時刻ｔ＋ｏにおいては、垂直方向転送用の第４の転送り
ロックφす３゛が”Ｌｏｗ”レベルに切り換わっている
ので、転送電極Ｅ３′の下のポテンシャルが上がってい
る。このときのポテンシャル状態を第２９図（ｄ）及び
第３０図（ｄ）に示す。

時刻を口においては、第４の転送りロックφυ３”が゛
旧ｇｈ”レベルに切り換わっているので、転送電極Ｅ、
”の下のポテンシャルが下がっている。このときのポテ
ンシャル状態は第２９図（ｅ）及び第３０図（ｅ）に示
す通りである。

時刻ｔ＋２においては、第５の転送りロックφＵｌ’が
°’Ｌｏｗ”レベルに切り換わっているので、転送電極
Ｅ＋’の下のポテンシャルが上がっている。これは水平
方向電荷結合素子からの電荷の逆流を防ぐ障壁として働
く。このとき、水平方向の第１と第２の転送りロックφ
旧、φＨ２は交互に°”旧ｇｈ”レベルと”Ｌｏｗ“ル
ベルとで切り換わり、時刻ｔ９において水平方向電荷結
合素子に転送された信号電荷を全部読み出す。このとき
のポテンシャル状態は第２９図（ｆ）及び第３０図（ｆ
）に示す通りである。

時刻ｔ＋ｓにおいては、垂直方向の第２の転送りロック
φｕ１がＨｉｇｈ”レベル、第５の転送りロックφυ１
°が°ＩＬｏ、１１レベルに切り換わっているので、転
送電極Ｅ　＋９＋、　Ｅ　１１２．　Ｅ　＋”の下のポ
テンシャルは下がっている。このとき、第２の転送りロ
ックφυ１が゛旧ｇｈ”レベルであるので、電極ＥＨｎ
ｌの下のポテンシャルが下がり、転送電極Ｅ３’、Ｅｌ
’の下のポテンシャルよりも低くなっている。従って、
転送電極Ｅ３’、Ｅｌ’の下のポテンシャル井戸の信号
電荷は、電極ＥＨｎ＋の下に転送される。この状態が第
２９図（ｇ）である。一方、電極ＥＨｎ２に対応する方
は、時刻ｔ９に既に転送してしまっているので、転送電
極Ｅ３°、Ｅ１゛の下は空であり、転送すべき電荷は存
在しない。また、仮に存在したとしても、転送りロック
φＨ２が”’Ｌｏｗ”レベルであるので、電極Ｅ＋ｎ２
の下のポテンシャルの方が転送電極Ｅ３”、Ｅ、′の下
のポテンシャルよりも高く、転送することはできない。

このポテンシャル状態は第３０図（ｇ）に示す通りであ
る。

時刻ｔ１ａにおいては、第１と第４の垂直転送りロック
φす３及びφｕ３°が°“Ｌｏｗ”レベルとなっている
ので、転送電極Ｅ　３＠Ｉ＋　Ｅ　ｓ＠ｔ、　Ｅ　ｓ’
の下のポテンシャルは上がっている。このときのポテン
シャルは第２９図（ｈ）及び第３０図（ｈ）に示す通り
である。この時点は、時刻ｔ８に比べて転送電極１個分
だけ進んでいる。

時刻ｔ’ｓにおいては、第３の垂直転送りロックφｕ２
が”Ｈｉｇｈ’“レベルとなっているので、転送電極Ｅ
２ｅｌｌ　Ｅ　２＠２の下のポテンシャルは下がる。こ
のときのポテンシャルは第２９図（ｉ）及び第３０図（
ｉ）に示す通りである。

時刻ｔ＋ｅにおいては、第２と第５の垂直転送りロック
φ１＋１．φす、”が”Ｌｏｗ”レベルとなっているの
で、転送電極Ｅ　１９１．　Ｅ　１１１２．　Ｅ　Ｉ’
の下のポテンシャルは上がっている。このときのポテン
シャルは第２９図（ｊ）及び第３０図（ｊ）に示す通り
である。このとき、時刻ｔ８に比べて、転送電極２個分
進んでいる。

時刻ｊ＋ｖにおいては、第１と第４の垂直転送りロック
φ。８．φ０３’が°Ｉｌｉｇｈｌルベルとなっている
ので、転送電極Ｅ３ｓ＋、、Ｅａｓｔの下のポテンシャ
ルは上がっ°ている。このときのポテンシャルは第２９
図（ｋ）及び第３０図（ｋ）に示す通りである。

時刻ｔ’ｓにおいては、第３の垂直転送りロックφυ２
が°“Ｌｏｗ’”レベルに切り換わっているので、転送
電極Ｅ　２＠Ｌ　”’　２ａ２の下のポテンシャルは上
がっている。

このときのポテンシャルは第２９図（１）及び第３０図
（１）に示す通りである。この時点は、時刻ｔｓに比べ
て、転送電極３個分、すなわち、シフトレジスタの１ビ
ット分転送が進んでいる。

以上のように構成することにより、偶数番目の列と奇数
番目の列の垂直電荷結合素子の電気信号を交互に水平方
向電荷結合素子に転送し、読み出すことができる。従っ
て、垂直電荷結合素子の各列に対して水平方向電荷結合
素子の転送電極を１個配置することができ、水平方向の
画素ピッチを短くすることができる。

第３１図は、アナログ信号出力線を複数本まとめて１木
にするのに、出力選択用電荷結合素子を設けた例である
。図中、Ｈ（１）、　Ｈ（２）、　・、　Ｈ（ｎ）は、
第１図に示した水平方向電荷結合素子、Ｏ８は出力選択
用電荷結合素子、ＥＴＲ”はＨ（１）〜Ｈ（ｎ）の信号
電荷をＯ８に移送する移送電極を形成する多結晶シリコ
ンから成る電極、ＯＰ’（１）は出力、１．２はそれぞ
れグロックφ、４．φＨ２が印加される水平方向電荷結
合素子の第１．第２転送電極、１°、２°も同様である
。Ｈ（１）〜Ｈ（ｎ）を転送されてきた信号電荷の先頭
のものがそれぞれ末端に達すると、電極Ｅ□Ｒ°に印加
されているクロックφＴＲ’が“’Ｈｉｇｈ’”レベル
になり、電極Ｅ　ＴＲ’のポテンシャルが下がる。この
とき、信号電荷は電極２°にあるので、それに対するＯ
８の電極のポテンシャルをそれよりも低くしておけば、
信号電荷が○Ｓに移送されることになる（この例では、
クロックφＭ＋’の印加されている電極がそれに当たる
）。

その後、Ｏ８の電荷をすべて読み出し、同様の動作を繰
り返せばよい。なお、○Ｓに転送されるのは電極２′に
ある電荷のみで、電極２にある電荷は何等影響されない
。Ｏ８の電荷を読み出している間に、Ｈ（１）〜Ｈ（ｎ
）の転送は引続き行われており、再び末端に到達したと
ころで、移送される。

且皿豊羞来 以上説明した通り、本発明によれば、光電変換素子列を
構成する光電変換素子の数を多くすることにより、その
方向の解像度を、従来のラインセンサ並に向上させるこ
とができる。一方、その（チップと画像との相対的）ス
キャンの距離は短く（チップ上の光電変換素子列の配列
間隔のみ）でよく、また、画像データの読み出しは１画
面分のスキャンが終了してから行えるため、そのスキャ
ン時間を短くすることができる。すなわち、本発明に係
るイメージセンサは、高解像度と高速撮影を両立させた
ものとなっている。更に、光電変換素子列内では、光電
変換素子を互いに密着して配設することができるため、
開口率を大きくとることができるという特長も有する。

【図面の簡単な説明】

第１図（ａ）及び（ｂ）は本発明に係るイメージセンサ
の２つの例を示す基本構成図である。第２図は対数圧縮
回路の１例を示す回路図である。第３図は本発明に係る
イメージセンサを用いた画像入力装置の構成図である。 第４図はその画像入力装置の画像入力部の第１の例を示
す構成図である。第５図は第２の例の構成図である。第
８［１（ａ）は第１図（ａ）のイメージセンサの詳細構
成図、同図（ｂ）は走査時の各色画素の配置を示す図で
ある。第７図は第１図（ｂ）のイメージセンサの詳細構
成図である。 第８図（ａ）〜（ｇ）はイメージセンサを構成する光電
変換素子の各種回路図である。第９図（ａ）、　（ｂ）
は対数圧縮部を内蔵することにより、受光光量に対する
ダイナミックレンジが拡大される理由を説明するための
グラフである。第１０図（ａ）〜（ｄ）はスキャン位置
検出のための具体的構成を示す構成図１回路図及び出力
信号図である。第１１図（ａ）は第８図（ａ）に示す回
路を実現するための半導体集積回路の平面図であり、同
図（ｂ）、　（ｃ）、　（ｄ）は各々そのＢ−Ｂ’、Ｃ
−Ｃ’、Ｄ−Ｄ’線断面図である。第１２図（ａ）は第
８図（ａ）に示す回路を実現するための第２例の半導体
集積回路の平面図であり、同図（ｂ）はそのＡ−Ａ’線
断面図である。第１３図（ａ）は第８図（ａ）に示した
回路を実現するための半導体集積回路の第３の構造例を
示す平面図であり、同図（ｂ）、　（Ｃ）、　（ｄ）は
各々そのＢ−Ｂ’、Ｃ−Ｃ’％Ｄ−Ｄ’線断面図である
。第１４図（ａ）は第８図（ａ）に示した回路を実現す
るための半導体集積回路の第４の構造例を示す平面図で
あり、同（ｂ）はそのＡ−Ａ’線断面図である。第１５
図（ａ）は第８図（ａ）に示した回路を実現するための
半導体集積回路の第５の構造例を示す平面図であり、同
図（ｂ）はそのＡ−Ａ’線断面図である。第１６図（ａ
）は第８図（ｃ）で示した回路を実現するための半導体
集積回路の構造例を示す平面図であり、同図（ｂ）はそ
のＡ−Ａ’線断面図である。第１７図（ａ）は第８図（
ｅ）に示す回路を実現するための半導体集積回路の構造
例を示す平面図であり、同（ｂ）はそのＡ−Ａ’線断面
図である。第１８図（ａ）は垂直方向電荷結合素子群ｖ
（１）内の１つの電荷結合素子の断面構造図であり、同
図（ｂ）〜（ｆ）はその時刻ｔ３〜ｔ７（第１９図参照
）におけるポテンシャル図である。第１９図は撮像及び
電荷転送動作のタイミングチャートである。第２０図（
ａ）は垂直方向電荷結合素子群の１つの電荷結合素子と
水平方向電荷結合素子群の１つの素子との接続部分の断
面構造図であり、同図（ｂ）〜（ｅ）はその接続部分を
電荷が移送されるときの様子を示すポテンシャル図であ
る。第２１図は水平方向電荷結合素子の断面構造図であ
る。第２２図（ａ）は垂直方向電荷結合素子群の１つの
電荷結合素子と、それに対応する１画素分の充電変換素
子群を示す平面図、同図（ｂ）はその断面図、同図（ｃ
）〜（ｇ）はその転送時のポテンシャルの推移を示す図
である。第２３図（ａ）は電圧−電荷変換部９３ｅの平
面図、同図（ｂ）はその断面図、第２３図（ｃ）〜（ｆ
）は電圧−電荷変換時のポテンシャル図である。第２４
図は第２２図（ｃ）〜（ｇ）及び第２３図（Ｃ）〜（ｆ
）のポテンシャル図に対応するタイミングチャートであ
る。第２５図（ａ）は第２の例の垂直方向電荷結合素子
群の１つの電荷結合素子の断面構造図であり、同図（ｂ
）〜（ｆ）はその時刻ｔ１〜ｔｓ（第２６図参照）にお
けるポテンシャル図である。第２６図は撮像及び電荷転
送動作のタイミングチャートである。 第２７図（ａ）は第３の例の垂直方向電荷結合素子群の
１つの電荷結合素子及び電荷注入部の断面構造図であり
、同図（ｂ）〜（ｈ）はその時刻し１〜ｔｖ（第２８図
参照）におけるポテンシャル図である。第２８図は撮像
及び電荷転送動作のタイミングチャートである。 第２９図（ａ）は垂直方向電荷結合素子群の１つの電荷
結合素子と水平方向電荷結合素子の１つの素子との接続
部分の断面構造図であり、同図（ｂ）〜（ｈ）はその時
刻ｔ８〜ｔ＋ａ（第２８図参照）におけるポテンシャル
図である。第３０図（ａ）は垂直方向電荷結合素子群の
１つの電荷結合素子と水平方向電荷結合素子の１つの素
子との接続部分の別の例の断面構造図であり、同図（ｂ
）〜（ｈ）はその時刻ｔ８〜ｔ、４（第２８図参照）に
おけるポテンシャル図である。第３１図はアナログ信号
出力線を複数本まとめて１本にし、出力選択用電荷結合
素子を設けた例の配線図である。 ５３・・・スキャン位置検出用光電変換素子群■（１）
〜Ｖ　（Ｎ）・・・垂直方向電荷結合素子群Ｈ（１）〜
Ｈ（Ｎ）・・・水平方向電荷結合素子群ＰＤ・・・光電
変換素子 ＬＧ・・・対数圧縮回路

Claims (3)

【特許請求の範囲】
1. （１）１列に配列された光電変換素子群を１チップ上に
   一定の間隔を設けて複数列配設し、各光電変換素子列の
   間に、各光電変換素子列の各光電変換素子に対応して、
   その光電変換素子が生成する画像信号の複数個分を記憶
   する手段を設けたことを特徴とするイメージセンサ。
2. （２）記憶手段が、光電変換素子列に垂直に配列された
   複数の電荷結合素子から成る請求項１記載のイメージセ
   ンサ。
3. （３）各光電変換素子が、受光素子と受光素子の発生す
   る画像信号を対数圧縮する回路とを含む請求項１又は２
   記載のイメージセンサ。