JPH03104387A - イメージセンサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 の 本発明は対数圧縮部を備えるイメージセンサに関するも
のであり、露出寛容度（ダイナミックレンジ）の大きい
画像入力装置として特に適するものである。

盗』（Ω１０侘 従来、特開昭６２−８１１８３号公報には、電荷蓄積型
の光電変換装置において、蓄積電荷の排出ゲートに印加
されるポテンシャルを段階的に切り換えることにより、
疑似的に非線形の光電変換を行うことが提案されている
。

が　　　　　　よ　　と　　る 一般に、電荷蓄積型の光電変換装置は、高輝度時には電
荷蓄積時間を短くすることにより出力の飽和を防止し、
低輝度時には電荷蓄積時間を長くすることにより感度低
下を防止している。しかしながら、高精細な画像を得る
ために画素数を飛躍的に増加させると、ハイライト部を
撮像する画素群に適する電荷蓄積時間とシャドウ部を撮
像する画素群に適する電荷蓄積時間とが顕著に相違する
ことが起こり得る。このような場合、ハイライト部につ
いて適正露出が得られるように電荷蓄積時間を制御する
とシャドウ部の画像情報が得られず、シャドウ部につい
て適正露出が得られるように電荷蓄積時間を制御すると
ハイライト部の画像情報が得られないということになる
。したがって、電荷蓄積型の光電変換装置にあっては、
画素数が多くなると電荷蓄積時間の制御だけでは画素間
の輝度差に対応することができなくなる。この問題を解
決するには、１画素毎のダイナミックレンジを広くする
しかないと考えられる。

本発明はこのような知見に基づいてなされたものであり
、その目的とするところは、１画素毎に対数圧縮部を内
蔵することにより露出寛容度（ダイナミックレンジ）の
大きいイメージセンサを提供することにある。

ための 本発明に係るイメージセンサにあっては、上記の課題を
解決するために、受光光量に応じた光電流を発生する受
光素子ＰＤと、受光素子に電気的に接続され光電流の積
分値の対数を電圧として出力する対数圧縮部ＬＧとを各
画素毎に備えて或るものである。

ここで、対数圧縮部ＬＧは、第２図に示すように、受光
素子ＰＤの光電流ＩＰＤを分流する第１及び第２のＰＮ
接合Ｄ　＋　，　Ｄ　２と、第２のＰＮ接合Ｄ２を介し
て第１のＰＮ接合Ｄ，に並列的に接続されるコンデンサ
Ｃを含み、各画素の受光素子ＰＤと対数圧縮部ＬＧは半
導体基板上に集積することが好ましい。

また、第１２図に示すように、第１及び第２のＰＮ接合
Ｄ　＋　，　Ｄ　，ｅは、Ｐ型領域６１上に形成した第
１及び第２のＮ型領域６３．　６４にて実現し、コンデ
ンサＣは第２のＮ型領域６４の上に絶縁層６９を介して
形成されたＭＯＳ容量にて実現し、Ｐ型領域６１の表面
における第１及び第２のＮ型領域６３．　６４の間に絶
縁層６９を介してゲート領域６６を形成し、第１及び第
２のＮ型領域６３．　６４とＰ型領域６１及びゲート領
域６６によりコンデンサＣの蓄積電荷を放電させるＭＯ
ＳトランジスタＴ　Ｒ　ｏを形成すれば、対数圧縮部Ｌ
Ｇの出力電圧のリセットを容易に行うことができる。

負Ｌ一月一 以下、第２図により、対数積分回路の作用を説明する。

一般に、ダイオードを流れる電流工は、その印加電圧を
■、絶対温度をＴとすると、Ｉ＝Ａｏ・｛ｅｘｐ（（ｑ
・Ｖ）／（ｋ−Ｔ））−１）　　・・｛１）となる。こ
こで、ｑは電荷素量、ＡＯは定数である。

いま、ｅｘｐ（（ｑ・Ｖ　）／　（ｋ−　Ｔ　））＞＞
　Ｌとすると、（ｌ）式は、Ｉ　＝　Ａ　ｏ−ｅｘｐ（
（ｑ−　Ｖ　）／　（ｋ−　Ｔ　））＝　Ａ　ｏ−ｅｘ
ｐ（　Ｂ　ｏ・Ｖ　）　　　　　　　　　・”　（２）
となる。ここで、Ｂｏ＝ｑ／（ｋＴ）である。（２）式
の両辺の自然対数をとると、 ｌｎＩ　＝１ｎＡｏ＋　Ｂｏ−Ｖ となり、　■は、 Ｖ＝（１　／　ＢｏｌｌｎＩ　　　（１　／　Ｂｏ）・
ｌｎＡｏ　　−（３）と得られる。

第２図において、ＩＰＤを受光素子ＰＤの発生する光電
流、■１をダイオードＤ＋を流れる電流、■，をダイオ
ードＤ，両端の電圧、Ｉ２をダイオードＤ２を流れる電
流、■２をダイオードＤ２両端の電圧、Ｖｃをコンデン
サＣ両端の電圧、Ｖ　Ｓ　＋　Ｏを本対数積分回路の出
力電圧、ＣをコンデンサＣの容量、ＱＣをコンデンサＣ
の蓄積電荷量、Ｑを全回路に供給される電荷量、ＶＤｔ
をダイオードＤ１に接続された電源電圧、ＶＤ２をダイ
オードＤ２に接続された電源電圧とすると、 Ｉ　ｐＤ＝　Ｉ　＋　＋　Ｉ　２　　　　　　　　　　
　　・・・（４）Ｖ　＋　＋　Ｖ　ｎ　＋　＝　Ｖ　２
　＋　Ｖ　ｎ　２　＝　Ｖ　２　＋　Ｖ　ｃ　＋　Ｖ　
Ｄ　２　・・・（５）Ｖ＋＝（１　／　Ｂｏ）・ｌｎＩ
　＋　　（１　／　Ｂｏ）・ｌｎＡｏ・”　（６）Ｖ２
＝（１　／　Ｂｏ）・ｌｎＩ　２（１　／　Ｂｏ）・ｌ
ｎＡｏ・”（７）Ｑｃ”　ｆ　Ｉ　ａｄｔ＝　Ｃ　・Ｖ
ｃ　　　　　　・”（８）Ｑ　＝　ｆ　Ｉ　ｐｎｄｔ　
　　　　　　　　　・・・（９）なる関係が成り立つ。

ここで、（６）、（７）式を（５）式に代入すると、 （１／Ｂｏ）・１ｎＩ＋　　（１／Ｂｏ）・ｌｎＡｏ＋
Ｖｏ＋＝（１　／　Ｂｏ）・ｌｎＩ　２　　（１　／　
Ｂｏ）・ｌｎＡｏ＋Ｖ　ｃ　＋　Ｖ　Ｄ２ すなわち、 Ｖｃ”’（１　／　Ｂｏ）４ｎＩ　Ｉ　　（１　／　Ｂ
ｏ）４ｎＩ　２＋（ＶＤＩ　　ＶＤ２） ＝（１　／　Ｂｏｌｌｎ（Ｉ　＋／　Ｉ　２）＋（ＶＤ
Ｉ−ＶＤ２）・・・（１０） となる。

（４）式よりＩＩ＝ＩＰＤ　　Ｉ２をこの（１０）式に
代入すると、 Ｖｃ＝（１／Ｂｏ）・Ｉｎ（（Ｉｐｎ　　Ｉ２）／Ｉ２
）＋（Ｖ　ｏ＋　　Ｖ　Ｄ２）　　　　　　　　　　　
−　（１１）また、（８）、（９）式より、 Ｉ　ｚ＝ｄ（Ｃ　・Ｖｃ）／ｄｔ，　　　Ｉ　ｐｏ＝ｄ
Ｑ／ｄｔを（１１）式に代入すると、 ＢＯ ｄ（Ｃ・Ｖｃ）／ｄｔ ＋　（’　Ｖ　Ｄ　ｌ−　Ｖ　Ｄ　２）これより、 Ｂｏ・（　Ｖ　ｃ　＋　Ｖ　Ｄ　２　　Ｖ　ｏ　＋　）
＝ｌｎ｛ｄＱ／ｄ（Ｃ−Ｖｃ）　　１｝すなわち、 ｅｘｐ（Ｂｏ・Ｖｃ）・ｅｘｐ（Ｂｏ｛Ｖｏ２Ｖｏｗ）
｝＝ｄＱ／　ｄ（Ｃ　・Ｖｃ）　−　１ あるいは、 ｅｘｐ（Ｂｏ・■ｃ）・ｅｘｐ（Ｂｏ・■ｌｌｌ２）／
ｅｘｐ（ＢＯ・ＶＤ，）＋　１　＝　ｄＱ　／　ｄ（　
Ｃ　−Ｖ　ｃ）となる．この式の両辺を積分すると、 Ｉ（ｅｘｐ（Ｂｏ・■ｃ）・ｅｘｐ（ＢＯ・ＶＤ２）／
ｅｘｐ（ＢＯ・Ｖｎ＋）＋　１　）ｄ（Ｃ　・Ｖｃ）＝
　ｆ　ｄＱ　＋　Ｄより、 （Ｃ／Ｂ０）・ｅｘｐ（Ｂｏ−Ｖｃ）・ｅｘｐ（ＢＯ・
■ｐ２）／ｅｘｐ（Ｂｏ・Ｖｏ＋）＋Ｃ　・ｖｃ＝ｑ＋
ｐとなる。ここで、Ｄは積分定数である。

これを（９）式に代入すると、 （Ｃ／Ｂｏ）・ｅｘｐ（Ｂｏ−Ｖｃ）・ｅｘｐ（Ｂｏ・
Ｖｏ２）／ｅｘｐ（Ｂｏ−Ｖｎ＋）＋Ｃ・Ｖｃ　　Ｄ＝
ｆＩｐｏｄｔ・・・（１２） Ｃ・ＶｃＤがほとんどＯになるようにコンデンサＣの容
量Ｃを選択すると、式（１２）は、（Ｃ／Ｂｏ）・ｅｘ
ｐ（Ｂ０・Ｖｏ）・ｅｘｐ（Ｂｏ・■Ｄ２）／ｅｘｐ（
Ｂ　ｏ・Ｖｎ＋）＃ｆ　Ｉ　ｐｏｄｔとなり、 ｅｘｐ（Ｂｏ−ｖｃ）鈎ｅｘｐ（Ｂｏ・■Ｄ１）／ｅｘ
ｐ（Ｂｏ−Ｖｏ２）・（　Ｂ　ｏ／　Ｃ　）・ｊ　Ｉ　
ｐｏｄｔより Ｖｃ＃（１　−Ｂｏ）・Ｉｎ｛ｅｘｐ（Ｂｏ・Ｖｏ＋）
／ｅｘｐ（Ｂ　ｏ−Ｖｏ２）’（Ｂ　ｏ／Ｃ　）ｊ　Ｉ
　ｐｏｄｔ）＝　（Ｉ　　　Ｂ　ｏ）・ｉｎ｛　ｆ　Ｉ
　ｐｎｄｔ｝＋（　１　−　Ｂ　ｏ）・Ｉｎ（Ｂ　ｏ／
　Ｃ　）　＋（Ｉ　　　Ｂｏ）・Ｉｎ（Ｂｏ・Ｖｏ＋　
　Ｂｏ−Ｖｏ２）＝（Ｉ　　　Ｂｏ）’Ｉｎ｛ｊ　Ｉｐ
ｏｄｔ｝＋（１−Ｂｏ）・Ｉｎ（Ｂｏ／Ｃ）＋Ｖｎ＋　
　ＶＤ２となる。ゆえに、 Ｖｓ＋ｏ＝　ＶＣ＋　ＶＤ２ ＝（Ｉ　　　Ｂｏ）４ｎ｛ｆ　Ｉ　ｐｎｄｔ｝＋（１　
−　Ｂｏ）’Ｉｎ（Ｂｏ／Ｃ）＋Ｖｎ＋となり、ＶＳＩ
ＧとしてＩｎ｛　ｆ　Ｉ　ｐｏｄｔ｝に比例する電圧信
号が得られる。

このような対数圧縮部ＬＧを受光素子ＰＤと共に各画素
毎に備えれば、受光光量が大きくなり、光電流ＩＰＤが
大きくなっても信号電圧ＶＳＩＱはあまり大きくならず
、出力が飽和することはない。逆に、受光光量が小さく
なり、光電流工ρひが小さくなっても、信号電圧ＶＳ＋
Ｏはあまり小さくならず、常に適正なレベルの信号電圧
ＶＳ＋Ｏを得ることができるものである。

なお、第２図に示した対数圧縮積分回路については、例
えば特公昭５０−２８０３８号公報に詳しく説明されて
いる。

芸１虻倒一 以下、本発明の実施例を図面を参照しつつ説明する。

〈画像入力装置〉 第３図は本発明に係るイメージセンサを用いた画像入力
装置の全体構成を示すブロック図である．この装置は、
光学像を電気信号に変換して記憶する画像入力部工、そ
の電気信号に所望の処理を加えて出力する画像処理部２
、それに、その出力を顕画像に変換する画像再生部３か
ら成る。以下、各部の構成を説明する。

画像入力部１は、被写体像を結像させるための光学系１
０、結像された被写体像を対数圧縮された電気信号に変
換して一時的に記憶するラインタイプ（線形）のイメー
ジセンサ１１、イメージセンサ１ｌ又は被写体像を走査
するスキャン部１２、イメージセンサ１１の駆動回路１
３、イメージセンサ１１又は被写体像の走査位置を検出
する位置検出部１４、イメージセンサ１１から出力され
るアナログ信号をデジタル信号に変換するＡ／Ｄ変換部
１５、そのデジタル信号の冗長度を低減する情報圧縮部
１６、情報圧縮されたデジタル信号を記憶する記憶部ｌ
７、画像入力部１全体の動作を制御するＣ　Ｐ　０　１
８、電源スイッチやレリーズスイッチ等を含む操作部１
９、及び、各部に動作電源電圧を供給する電源部２０か
ら成る。

画像処理部２は、画像入力部工からの電気信号を一時的
に記憶するバッファメモリ２１、その電気信号に所望の
処理を加える画像処理部２２、画像処理された電気信号
を所定のフォーマットに変換するインタフェイス２３か
ら成る。

画像再生部３は、プリンタ３１、ディスプレイ３２等か
ら成る。

次に、この装置の動作を説明する。操作部１９の電源ス
イッチをＯＮにすると、電源部２０からの電圧が各部に
供給される。この状態で操作部１９のレリーズスイッチ
を押すと、ＣＰＵ１８からの指令に基づき、スキャン部
１２、駆動回路１３、位置検出部１４が同期して動作し
、イメージセンサ１１又は被写体像のスキャンが開始さ
れる。このスキャンが行われている間、光学系１０によ
りイメージセンサ１１に結像された被写体像は、次々と
イメージセンサ１１における光電変換素子群に入射する
。入射した光は、赤（Ｒ），緑（Ｇ），青（Ｂ）のカラ
ーフィルタで３原色に分解され、それぞれの色の光の強
さに応じた電気信号がフォトダイオードで生成される。

生或された電気信号は対数圧縮され、イメージセンサ１
１における電荷結合素子部に送られて、そこで一時的に
保持される。スキャンが終了すると、ＣＰＵ１８からの
指令により、一時的に保持されていた電荷量情報が電荷
結合素子部から順次読み出され、Ａ／Ｄ変換部１５によ
りデジタル信号に変換される。これらのデジタル信号は
情報圧縮部１６に送られ、元のデータ長の１／１０〜１
／１０００に圧縮された後、記憶部■７に記録される。

この記憶部１７としては、Ｅ２ＰＲＯＭのような不揮発
性メモリを用いてもよいし、また、ＤＲＡＭやＳＲＡＭ
のような揮発性のメモリにバックアップ電源を付加して
用いてもよい。なお、位置検出部１４は、現在イメージ
センサｌ１のどの部分をスキャンしているかをリアルタ
イムに検出するためのものであり、その詳細な構或は後
に述べる。

〈画像入力部〉 第４図及び第５図は前記画像入力部ｌの構成例である。

図中、４０はイメージセンサ１１を封止するパッケージ
、４１はイメージセンサ１１の第ｌ保護層、４２は赤外
線を遮蔽するカットフィルタ、４３は第２保護層、５０
は発光ダイオード（ＬＥＤ）や半導体レーザ（ＬＤ）等
の発光素子、５１は絞り、５２は投光光学系、１２０は
スキャン用の透明板である。

パッケージ４０としては、例えばＰＧＡ（Ｐｉｎ　Ｇｒ
ｉｄ　Ａｒｒａｙ）等が使用できる。保護層は、通常の
固体撮像装置においては第１保護層４１の１層だけであ
るが、本実施例では更に第２保護層４３を設けている。

これは、第１保護層４ｌは結像面に近いので、その上に
埃等が付着すると直ちにノイズになってしまうため、ア
フォーカルの位置に第２保護層４３を設けることにより
、埃等をそこでとどめ、結像面のイメージセンサ１１上
で目立たなくするためである。

赤外線カットフィルタ４２は、図示の位置でなくても、
被写体とイメージセンサ１１の間であればどこに位置し
ていてもよい。このフィルタ４２を設けるのは、イメー
ジセンサ１１上に配される各色のカラーフィルタが赤外
線を透過し、また、イメージセンサ１１を構成するシリ
コンフォトダイオードが赤外線に対して感度を有するた
めである。なお、紫外線カットフィルタも取り付けると
、より望ましい。これは、カラー固体撮像装置は、入射
光をＲ（赤），Ｇ（緑），Ｂ（青）（又はＣ（シアン）
，Ｍ（マゼンタ），Ｙ（イエロー））の３原色に分解す
るために、通常、有機の染料や顔料を分散させたカラー
フィルタを用いているが、紫外線が当たると、これらカ
ラーフィルタが退色して色ズレを起こしてしまうからで
ある。シャッター９も同様の目的で取り付けられたもの
である。すなわち、イメージセンサ１１は電気的に電荷
蓄積時間を制御できるので、その露光時間は電気的に制
御可能であり、この目的にはメカニカルシャッターは必
要がない。しかし、露光の必要がないときにシャッター
９を閉じておくことにより、イメージセンサｌ１におけ
るカラーフィルタの劣化を防止することができる。もち
ろん、シャッター９や紫外線カットフィルタが無くても
本イメージセンサの本来的動作に影響はない。

発光素子５０、絞り５１、投光光学系５２は、後述する
位置検出のためのモニタ光をイメージセンサ１１の所定
の位置に照射するのに用いる。第４図はイメージセンサ
１１を動かしてスキャンする方式を示しており、第５図
は被写体像を動かしてスキャンする方式を示している。

イメージセンサ１１を動かす方式としては、マグネット
とコイルを用いて磁気的に動かす方式、バネ等を用いて
機械的に動かす方式、ステッピングモータを用いて電動
で駆動する方式等、種々の方式を適宜採用することがで
きる。また、被写体像を動かす方式としては、第５図に
示すように、光学系１０とイメージセンサ１１の間に透
明板１２０を設け、それをモータで回転させる方式、或
いは、結像用のレンズやミラー等の光学系１０を動かす
方式等が考えられる。もちろん、スキャンの方式はここ
に例示した方式だけに限定されるものではなく、同様の
効果が得られるのであれば、他の種々の方式を用い得る
。

くイメージセンサの構成〉 第ｌ図はイメージセンサ１１の全体構成を示す図である
。（ａ）はｌ次元的に配列された光電変換素子群を３列
有し、それぞれにＲ（赤），Ｇ（緑），Ｂ（青）（又は
Ｃ，Ｍ，Ｙ）の分光フィルタを付けて、３色での撮影が
一度でできるように構威した例である。

また、（ｂ）は１次元的に配列された光電変換素子群を
１列だけ有する場合の例である。まず、（ａ）の場合に
ついて説明する。

第１図（ａ）において、５３はスキャン位置検出のため
の光電変換素子群、Ｒ　（Ｎ）は赤色光戒分に感度を有
するＮ番目の光電変換素子群、Ｇ　（Ｎ）は緑色光成分
に感度を有するＮ番目の光電変換素子群、Ｂ　（Ｎ）は
青色光成分に感度を有するＮ番目の光電変換素子群、Ｖ
　（Ｎ）はＮ番目の垂直方向電荷結合素子群、Ｈ　（Ｎ
）はＮ番目の水平方向電荷結合素子群、○Ｐ（Ｎ）はＮ
番目の出力信号を表す。本実施例においては、各色の光
電変換素子群Ｒ　（Ｎ），　Ｇ　（Ｎ），　Ｂ　（Ｎ）
、垂直方向電荷結合素子群Ｖ（Ｎ）、及び水平方向電荷
結合素子群Ｈ（Ｎ）で１つのブロックを形成しており、
Ｎ個のブロックで１つのイメージセンサ１１を形成して
いる。

このように構成することにより、第１図（ａ）に示すよ
うに、スキャンする範囲は隣接ブロック間の間隔（光電
変換部Ｒ（１）とＲ（２）の間隔）Ｄのみで済み、スキ
ャン時間が短いという利点がある。つまり、垂直方向の
必要画素数をＨとすると、スキャンする画素数はＧ＝Ｍ
／Ｎでよい。例えば、Ｍ＝４０００、Ｎ・４０とすると
、Ｇ＝Ｍ／Ｎ＝１００画素分だけスキャンすればよいこ
とになる。また、２次元タイプのイメージセンサを構戒
するのに比べると、光電変換素子群の数は（１／Ｎ）で
済む。従って、イメージセンサ１ｌを製造する際に光電
変換素子群に欠陥が生じる確率が大幅に減少し、歩留ま
りは飛躍的に改善される。

第ｌ図（ａ）のイメージセンサ１１の詳細な構造を第６
図（ａ）を用いて説明する。イメージセンサ１１におけ
るＲ（赤色光）戒分に対する第１番目の光電変換素子群
Ｒ（１）は、横長の赤色光フィルタＦＲｓ　　フィルタ
ＦＲの長手方向に沿って配列された複数個の受光素子Ｐ
ＤＲ、各受光素子Ｐ　Ｄ　Ｒに対応して設けられた対数
圧縮部Ｌ　Ｇ　Ｒより成る。Ｇ（緑色光）成分に対する
光電変換素子群Ｇ　（１）やＢ（青色光）成分に対する
光電変換素子群Ｂ（１）も同様に構成されている。

イメージセンサ１１に被写体像の光が入射すると、各カ
ラーフィルタＦ　Ｒ，　Ｆ　ａ，　Ｆ　ｅの分光透過率
に応じて特定の波長範囲の光だけが透過して各受光素子
Ｐ　Ｄ　Ｒ，　Ｐ　Ｄ　ｏ，　Ｐ　Ｄ　ｅに入射し、そ
の入射光量に比例した光電流が各受光素子Ｐ　ＤＴＩ，
　Ｐ　ＤＧ，　Ｐ　Ｄｓで発生する。この光電流は各対
数圧縮部Ｌ　ＧＲ，　Ｌ　ＧＱ，　ＬＧｌ＋において対
数圧縮され、電荷信号ＱＲ．ＱＧ，Ｑｌ１として垂直方
向電荷結合素子群Ｖ（１）に入力され、一時保持される
。次の１ライン分の光電変換が終了すると、垂直方向電
荷結合素子群ｖ（１）に保持されている電荷は、その電
荷結合素子群■（１）内でｌ段（図で下方向に）転送さ
れ、新たな信号が前の部分に転送される。このように次
々と光学像が電荷量に変換されて、上から垂直方向電荷
結合素子群■（１）に注入され、結合素子Ｖ（１）内部
で下方に転送される。そして、必要な回数の光電変換が
終了すると（すなわち、第１図（ａ）の距離Ｄのスキャ
ンが終了すると）、垂直方向電荷素子群■（１）に一時
的に保持されている画像情報は１ライン分ずつ水平方向
電荷結合素子Ｈ（１）に転送され、工面素ずつ順次読み
出されるのである。

このように、このイメージセンサ１１は、高速で撮影し
た被写体像の情報を垂直方向電荷結合素子■（１）内に
アナログ的に一時記憶しておき、撮影終了後に読み出す
ように構或してあるので、一旦高速で撮影した被写体像
の情報を、後に比較的遅いクロックで読み出すことがで
きる。

以上の構或及び動作は、第１番目の光電変換素子群Ｒ　
（１），　Ｇ　（１），　Ｂ　（１）、垂直方向電荷結
合素子群ｖ（１）、水平方向電荷結合素子群Ｈ（１）よ
りなる第１番目のブロックについてのみ説明したが、第
２番目から第Ｎ番目のブロックについても同様に構或さ
れ、同様に動作する。

第１図（ａ）ニおイテ、５３ａ，　５３ｂ，　５３ｃ，
−はスキャン位置検出用の受光素子群である。各受光素
子ＰＤＲ，　Ｐ　Ｄ　ｏ，　Ｐ　Ｄ　ａの幅をｄ１、各
対数圧縮部ＬＧＲ，ＬＧ　ａ　，　Ｌ　Ｇ　ｅの幅をｄ
２とすると、ｄ２＝ｎＸｄ＋（１は自然数）としておく
ことが望ましい。なぜなら、スキャンの際、各受光素子
が前の受光素子（ＰＤ，の場合はＰ　ＤＣ　　Ｐ　Ｄ　
ａの場合はＰＤＲとＰＤＧ）の位置と一致する方が信号
を形成する際に都合がよいためである。なお、本実施例
では、ｎ＝１、つまり、１画素のサイズがｄ　＋　Ｘ　
ｄ　＋となっている。また、位置検出用の受光素子５３
ａ，　５３ｂ，　５３ｃ，・・・は、間隔ｄ１で各受光
素子Ｐ　ＤＲ，　Ｐ　Ｄ（１，　Ｐ　ＤＢに対応した位
置に配置することが望ましい。

第６図（ｂ）はイメージセンサ１１をスキャンするとき
の動作を説明するための図である。ＬＬ，　Ｌ２，　Ｌ
３，・・・はそれぞれ水平方向についての１ラインを示
しており、ｒ＊ｇ＊　ｂはそれぞれ受光素子群Ｒ　（１
），　Ｇ　（１），　Ｂ　（１）に含まれる個々の受光
素子、ｔｏ−ｔａは時刻、Ｓはイメージセンサ１１のス
キャン方向を示している。時刻ｔ。からスキャンを開始
し、時刻ｔ＋，ｔ２，ｔｓ，ｔ４には受光素子ｒ＋ｇ＋
ｂがそれぞれ図示された位置にあるものとすると、ライ
ンＬ１のＲ（赤色光）或分は時刻ｔｏに、Ｇ（緑色光）
戒分は時刻ｔ２に、Ｂ（青色光）成分は時刻ｔ４にそれ
ぞれ出力される。同様に、ラインＬ２のＲ成分は時刻ｔ
ｌに、Ｇ成分はｔ３に、Ｂ成分はｔｓにそれぞれ出力さ
れる。この関係を第工表に示す。

このようにすれば、水平方向のみならず、垂直方向につ
いても、１ラインのデータを赤色光、緑色光、青色光の
３原色に分解できるので、解像度を１受光素子の幅ｄ，
まで上げることができる。

第１表 この場合、同一時刻にＲ，Ｇ，Ｂの原色を同一場所で受
光することはできないが、読み出しのときにタイミング
が一致するように処理することは容易である。また、ク
ロックのタイミングを変えることにより一致させること
もできる。これを実現するためには、個々の受光素子ｒ
（又はｇ１　又はｂ）がどの位置にあるかを正確に検出
するか、或いはスキャン速度を厳密に制御して常に一定
の速度でスキャンしなければならない。上述の位置検出
部１４はそのために設けられており、十分に細く絞った
モニタ光をイメージセンサｌ１の位置検出素子群５３に
照射することにより、厳密なスキャン位置を検出するよ
うになっている。

次に第１図（ｂ）の例について、説明する。図中、Ｐ　
Ｅ　Ｔ　（Ｎ）はＮ番目の光電変換素子群であり、第ｌ
図（ａ）のＲ　（Ｎ），　Ｇ　（Ｎ），　Ｂ　（Ｎ）の
代わりに設けられている。その他の素子５３、Ｖ　（Ｎ
），　Ｈ　（Ｎ），　Ｏ　Ｐ　（Ｎ）は第１図（ａ）と
同じものである。本実施例においては、１次元的に配列
された工列の光電変換素子群ＰＥＴ（Ｎ）、垂直方向電
荷結合素子群Ｖ（Ｎ）及び水平方向電荷結合素子群Ｈ（
Ｎ）がｌつのブロックを形成しており、Ｎ個のブロック
で１つのイメージセンサ１１を形威しているのは、前の
例と同じである。また、スキャンする範囲が隣接ブロッ
ク間の距離（充電変換部Ｐ　Ｅ　Ｔ　（１）とＰ　Ｅ　
Ｔ　（２）との間の距離）Ｄのみで済み、スキャン時間
が短くて済むという点も、前の例と同じである。本実施
例では、更に、前の例（第ｌ図（ａ））と比較すると、
構造が簡単であり、水平方向の画素ピッチを小さくする
ことができ、チップサイズを小さくすることができると
いう利点を有する。但し、カラー化する場合には、同一
イメージセンサ１ｌを３枚用いて３板式カメラとするか
、或いは、Ｒ，Ｇ，Ｂ（又は、Ｃ，Ｍ，Ｙ）ストライプ
フィルタを用いる必要がある。

第１図（ｂ）のイメージセンサ１１の詳細な構造と作用
について、第７図により詳しく説明する。このイメージ
センサ１１の第ｌ列目の光電変換素子群ＰＥ　Ｔ　（１
）は、水平方向に沿って１次元的に配列された複数個の
受光素子ＰＤ１　各受光素子ＰＤに対応して設けられた
対数圧縮部ＬＧから成る。垂直方向電荷結合素子Ｖ　（
１）は対数圧縮部ＬＧに隣接して位置している。受光素
子ＰＤに被写体からの光が入射すると、その光量に比例
した光電流が受光素子ＰＤで発生する。この光電流は、
対数圧縮部ＬＧで対数圧縮され、電荷信号として垂直方
向電荷結合素子Ｖ（１）に入力されて、一時保持される
。前の例と同様、次の１ライン分の光電変換が終了する
と、その信号は上から垂直方向電荷結合素子Ｖ（１）に
注入され、垂直方向電荷結合素子■（１）内部では、電
荷信号は１段ずつ下方に転送される。このようにして必
要な回数（ｎｏ回）の光電変換が終了すると（すなわち
、全スキャンが終了すると）、垂直方向電荷結合素子群
■（１）に保持されている電荷は水平方向電荷結合素子
Ｈ（１）に転送され、１画素ずつ順次読み出されて行く
。なお、本実施例では、受光素子ＰＤの水平・垂直方向
配列ピッチをｄ１対数圧縮部ＬＧの垂直方向の長さをＤ
Ｌ１　　垂直方向電荷結合素子■（１）のシフトレジス
タのｌビット当りのピッチをｄｕとすると、 ｄ　＋　Ｄ　Ｌ　＋　ｎ　ｏ−ｄ　ｕ　＜　Ｄ　，Ｄ／
ｎａ＝ｄ となるように配設されている。すなわち、１画素当りの
ピッチを小さくするには、垂直シフトレジスタのビッチ
ｄｕを小さくするのが効果的である。

そのためには、３層ポリシリコン電極を用いた３相駆動
の垂直方向電荷結合素子を用いるのが望ましい。

水平方向電荷結合素子については、３相駆動であればｄ
Ｈ＝３・ｄ（ここで、ｄＨは水平方向電荷結合素子Ｈ（
１）のシフトレジスタの１ビット当りのビツチ）、２相
又は４相駆動であればｄＨ＝２・ｄとなるようにするの
が合理的であり、本実施例では２相駆動でｄＨ＝２・ｄ
となっている。このようにすると、水平方向シフトレジ
スタ１ビットに対して垂直方向電荷結合素子２本が対応
するので、同時にｌライン分の信号電荷を垂直方向電荷
結合素子がら水平方向電荷結合素子に転送することがで
きなくなる。そこで、本実施例では、後に詳細に説明す
るが、偶数番目の垂直方向電荷結合素子の信号と奇数番
目の垂直方向電荷結合素子の信号とを交互に水平方向電
荷結合素子に転送するように構成している。

く対数圧縮回路〉 ここで、対数圧縮回路（対数積分回路）ＬＧの１例を第
２図に示し、説明する。

一般に、ダイオードを流れる電流工は、その印加電圧を
■、絶対温度をＴとすると、 Ｉ　＝Ａｏ・｛ｅｘｐ（（ｑ−Ｖ）／（ｋ４））　−　
１　）　　・”（１）となる。ここで、ｑは電荷素量、
ＡＯは定数である。

いま、ｅｘｐ（（ｑ−Ｖ　）／　（ｋ−　Ｔ　））＞＞
　１とすると、（１）式Ｉ　＝Ａｏ・ｅｘｐ（（ｑ・Ｖ
）／（ｋ−Ｔ））ｘＡｏ−ｅｘｐ（Ｂｏ−■）・・・（
２）となる。ここで、Ｂ　Ｏ”（！／（ｋ−Ｔ　）であ
る。（２）式の両辺の自然対数をとると、 ｌｎＩ　＝１ｎＡｏ＋　Ｂｏ−Ｖ となり、　■は、 Ｖ＝（１　／　Ｂｏ）・１ｎＩ　−　（１　／　Ｂｏ）
４ｎＡｏ　　・”　（３）と得られる。

第２図において、ＩＰＤを受光素子ＰＤの発生する光電
流、Ｉ１をダイオードＤ，を流れる電流、Ｖ１をダイオ
ードＤ，両端の電圧、■２をダイオードＤ２を流れる電
流、■２をダイオードＤ２両端の電圧、Ｖｃをコンデン
サＣ両端の電圧、ＶＳ＋Ｏを本対数積分回路の出力電圧
、ＣをコンデンサＣの容量、ＱＣをコンデンサＣの蓄積
電荷量、Ｑを全回路に供給される電荷量、Ｖｎ＋をダイ
オードＤ１に接続された電源電圧、ＶＤ２をダイオード
Ｄ２に接続された電源電圧とすると、 Ｉ　ｐｏ”　Ｉ　＋＋　Ｉ　２　　　　　　　　　　　
　・・・（４）■，＋ＶＤ＋＝■２＋ｖｏ２＝■２＋■
ｃ＋■Ｄ２・・・（５）Ｖ＋＝（１　／　ＢｏｌｌｎＩ
　＋　　（１　／　Ｂｏ）・ｌｎＡｏ・”（６）Ｖ２＝
（１／Ｂｏ）・ｌｎＩ２　（１／Ｂｏ）４ｎＡｏ−（７
）Ｑｃ＝　ｆ　Ｉ　２ｄｔ＝　Ｃ　・Ｖｃ　　　　　　
　　−（８）Ｑ　＝　ｆ　Ｉ　ｐｏｄｔ　　　　　　　
　　　　　−　（９）なる関係が或り立つ。ここで、（
６）、（７）式を（５）式に代入すると、 （１　／Ｂｏ）−１ｎＩ　＋−（１　／Ｂｏ）−１ｎＡ
ｏ＋Ｖｏ＋＝（１／Ｂｏ）４ｎＩａ　　（１／Ｂｏ）・
ｌｎＡｏ＋Ｖ　．　＋　Ｖ　ｏ　２ すなわち、 Ｖｃ”（１　／　Ｂｏ）・１ｎＩ　Ｉ　　（１　／　Ｂ
ｏ）・ｌｎＩ　２＋（Ｖｏ＋　　ＶＤ２） ＝（１／Ｂｏ）・Ｉｎ（Ｉｔ／Ｉｚ）＋（Ｖｎ＋　　Ｖ
Ｄ２）・・・（１０） となる。

（４）式よりＩＩ＝ＩＰＤ　　Ｉ２をこの（１０）式に
代入すると、 Ｖｃ＝（１　／Ｂｏ）・Ｉｎ（（　Ｉ　ｐｏ　−　Ｉ　
２）／　Ｉ　２）＋（Ｖｏ＋　　ＶＩ１２）　　　　　
　　　　　　−（１１）また、（８）、（９）式より、 Ｉ　２　＝　ｄ（　Ｃ−Ｖ　ｃ）／ｄｔＩ　ｐｎ　＝　
ｄＱ　／ｄｔ を（１１）式に代入すると、 ＋（Ｖｏ＋　　Ｖｏ２） これより、 Ｂ　ｏ　・（　Ｖ　ｃ　＋　Ｖ　０　２　　Ｖ　ｏ→＝
１ｎ　｛ｄＱ／ｄ（Ｃ・Ｖｃ）　　１　｝すなわち、 ｅｘｐ（　Ｂ　ｏ゜Ｖｃ）゜ｅｘｐ｛Ｂｏ゜（ＶＤ２　
　ＶＤＩ））＝ａＱ／ｄ（Ｃ−Ｖｃ）　−１ あるいは、 ｅｘｐ（Ｂ　ｏ′Ｖｃ）゜ｅｘｐ（Ｂ　ｏ゜ＶＢ）／ｅ
ｘｐ（Ｂ　ｏ−Ｖｏ＋）＋　１　＝ｄＱ／　ｄ（Ｃ−Ｖ
ｃ） となる。この式の両辺を積分すると、 ｆ　｛ｅｘｐ（Ｂ　ｏ・Ｖ　ｃ）・ｅｘｐ（Ｂ　ｏ・Ｖ
　Ｉｌｌ２）／ｅｘｐ（Ｂ　ｏ・Ｖｏ＋）＋　ｌ　｝ｄ
（Ｃ　−Ｖｃ）＝　ｆ　ｄＱ　＋　Ｄより、 （Ｃ／Ｂｏｌｅｘｐ（Ｂｏ・Ｖｃ）・ｅｘｐ（Ｂｏ・Ｖ
ｎ２）／ｅｘｐ（Ｂｏ−Ｖｏ＋）＋　Ｃ　−Ｖｃ＝　Ｑ
　＋　Ｄとなる。ここで、Ｄは積分定数である。

これを（９）式に代入すると、 （Ｃ／Ｂｏｌｅｘｐ（Ｂｏ−Ｖｃ）・ｅｘｐ（Ｂｏ・Ｖ
ｏ２）／ｅｘｐ（Ｂｏ・Ｖ＋＋＋）＋　Ｃ　・Ｖｃ　−
　Ｄ　＝　ｊ　Ｉ　ｐｎｄｔ・・・（１２） Ｃ・ＶｃＤがほとんどＯになるようにコンデンサＣの容
量Ｃを選択すると、式（１２）は、（Ｃ／Ｂｏ）・ｅｘ
ｐ（Ｂｏ−Ｖｃ）・ｅｘｐ（Ｂｏ−Ｖｎ２）／ｅｘｐ（
Ｂｏ−Ｖｏ＋）″；　ｆ　Ｉ　ｐｏｄｔとなり、 ｅｘｐ（Ｂｏ・Ｖｃ）＃ｅｘｐ（Ｂｏ・ＶＤ＋）／ｅｘ
ｐ（Ｂｏ・Ｖｏ２）・（Ｂ　ｏ／Ｃ　）・ｆ　Ｉ　ｐｎ
ｄｔ より Ｖｃ＃（１　−Ｂｏｌｌｎ｛ｅｘｐ（Ｂｏ−Ｖｎ＋）／
ｅｘｐ（Ｂ　ｏ−Ｖｏ２）・（Ｂ　ｏ／Ｃ　）ｊ　Ｉ　
ｐｏｄｔ）”　（　１　−　Ｂ　ｏ）・ｉｎ｛　ｆ　Ｉ
　ｐｂｄｔ｝＋（　Ｉ　　　Ｂ　ｏ）・ｉｎ（Ｂ　ｏ／
　Ｃ　）　＋（ｌ　　Ｂｏｌｌｎ（Ｂｏ・Ｖｏ＋　　Ｂ
ｏ・Ｖｐ２）”（Ｉ　　Ｂｏ）・ｌｎ｛ｊ　Ｉｐｏｄｔ
｝＋（１−Ｂｏ）４ｎ（Ｂｏ／Ｃ）＋Ｖｏ＋　　ＶＤ２
となる。ゆえに、 ＶＳＩＧ＝ＶＣ＋ＶＤ２ ＝　（　Ｉ　　　Ｂ　ｏ）・Ｉｎ｛　ｆ　Ｉ　ｐｏｄｔ
｝　＋（１　−　Ｂｏ）・ｌｎ（Ｂｏ／Ｃ）＋Ｖｏ＋と
なり、Ｖ　ｓ　＋　ａとしてｌｎ（　ｆ　Ｉ　ｐｎｄｔ
）に比例する電圧信号が得られる。

このような対数圧縮部ＬＧを受光素子ＰＤと共に各画素
毎に備えれば、受光光量が大きくなり、光電流ＩＰＤが
大きくなっても信号電圧ＶＳＩ。はあまり大きくならず
、出力が飽和することはない。逆に、受光光量が小さく
なり、光電流Ｉｐｏが小さくなっても、信号電圧■ＳＩ
Ｇはあまり小さくならず、常に適正なレベルの信号電圧
ＶＳ，６を得ることができるものである。

く出力信号処理〉 次に、これらイメージセンサ１１から読み出したアナロ
グ信号の処理について説明する。第３図に示したように
、読み出されたアナログ信号はＡ／Ｄ変換部１５でデジ
タル信号に変換され、情報圧縮部１６で圧縮された後、
記憶部１７に記憶される。ここで、情報圧縮部１６を省
略することは可能であるし、また、記憶部１７を設けず
に直接データを画像処理部２に送るようにしてもよい。

第１図（ａ）．　（ｂ）に示したイメージセンサ１１で
は、撮像面をＮ個のブロックに分けているので、Ｎ個の
信号○Ｐ（１）〜○Ｐ（Ｎ）が並列に出力される。これ
を処理する方法の１つには、Ｎ個のＡ／Ｄ変換部１５−
１〜１５−Ｎを設けて並列的にＡ／Ｄ変換を行い、情報
圧縮部及び記憶部もそれに対応してＮ個並列に設けるこ
とが考えられる。この並列処理（パラレル）方式による
と、高速の読み出しが可能となる。

もう１つの方法としては、水平方向電荷結合素子群Ｈ（
１）〜Ｈ　（Ｎ）への転送クロックφＨ及び垂直方向電
荷結合素子群■（１）〜Ｖ　（Ｎ）への転送クロックφ
Ｕの切換回路を付加し、イメージセンサ１１からのアナ
ログ信号出力線は１本にまとめて１つのＡ／Ｄ変換部１
５で出力アナログ信号を順次Ａ／Ｄ変換し、情報圧縮部
及び記憶部も１個ずつでそれに対応することが考えられ
る（シリアル方式）。この場合には、イメージセンサｌ
１の端子数を減らすことができる。なお、このシリアル
方式の場合、イメージセンサ１１の１つのブロックを全
部読み出してから次のブロックの読み出しを行う方式や
、１ラインの読み出しが終了したら次のブロックの１ラ
インを読み出す方式等が考えられる。このブロック毎の
読み出し方式によると、アナログ信号出力線を何本かま
とめてｌ本にし、複数のＡ／Ｄ変換部でＡ／Ｄ変換する
、パラレルとシリアルの中間的な処理方法を用いること
ができる。この場合には、イメージセンサ１１の端子数
を減らせるという利点と高速読み出しという利点のバラ
ンスを任意のところでとることができる。なお、アナロ
グ信号線をまとめる方法としては、アナログスイッチの
順次切換により順次選択してゆく方法や、後に詳細に述
べる出力選択用電荷結合素子を付加する方法などが考え
られる。

〈種々の光電変換素子〉 第８図は光電変換素子の等価回路図である。同図（ａ）
の回路は、例えば逆バイアスされたシリコンフォトダイ
オードより戒る受光素子ＰＤと、受光素子ＰＤの発生す
る光電流ＩＰＤを分流する第１及び第２のＰＮ接合ダイ
オードＤ　＋　，　Ｄ　２と、第２のＰＮ接合ダイオー
ドＤ２を介して第１のＰＮ接合ダイオードＤ，に並列的
に接続されるコンデンサＣと、コンデンサＣの蓄積電荷
を放電するリセット用のＭＯＳトランジスタＴＲＯとで
構成されており、コンデンサＣの電圧として、信号電圧
ＶＳ＋Ｏが得られる。

同図（ｂ）の回路は、第ｌ及び第２のＰＮ接合ダイオー
ドＤ，，Ｄ２に代えて、ＮＰＮトランジスタＴＲ，，’
ｒＲ２のベースーエミッタ間ＰＮ接合を用いた例であり
、同図（ａ）の回路に比べると、構造は複雑であるが、
光電流ＩＰＤを増幅できるので、高感度にすることが可
能であるという利点がある。

同図（ｃ）の回路は、同図（ｂ）の回路における受光素
子ＰＤとトランジスタＴ　Ｒ＋，Ｔ　Ｒ，，をマルチェ
ミッタのフォトトランジスタＰＴＲで実現した例であり
、回路構成が簡単になるという利点がある。

同図（ｄ）の回路は、同図（ｂ）の回路の相補回路であ
り、ＮＰＮトランジスタＴＲＩ，ＴＲ２を使用し、Ｎチ
ャンネルＭＯＳトランジスタＴ　Ｒ　ｏに代えて、Ｐチ
ャンネルＭＯＳトランジスタＴ　Ｒ　ｏを用いている。

同図（ｅ）の回路は、同図（ａ）の回路の相補回路であ
り、ダイオードＤ　＋　，　Ｄ　２とフォトダイオード
ＰＤのＮ型領域が共通になっている。こうすることによ
り、Ｐ型基板を用いて、簡単な構造でこの回路を実現す
ることができる。

同図（ｆ）の回路は同図（ａ）の回路の発展形である。

光電流を増幅するために、フォトダイオードＰＤの代わ
りにフォトトランジスタＰＴを用い、出力電圧を増幅す
るために、ＰＮダイオードを２ｎ個用いている。こうす
ることにより、出力電圧をｎ倍に増幅することができ、
なおかつ、高感度にすることができる。

同図（ｇ）は同図（ｂ）の回路の発展形で、ＮＰＮトラ
ンジスタＴ　Ｒ　＋　＋〜Ｔ　Ｒ　１３，　Ｔ　Ｒ２１
〜ＴＲ２３をダーリントン接続することにより、光電流
増幅と出力電圧増幅とを同時に実現している。

第８図（ａ）〜（ｄ），　（ｆ）．　（ｇ）の各回路に
含まれるＭＯＳトランジスタＴＲｏは、コンデンサＣに
蓄積された電荷をクリアするためのもので、そのゲート
にクリアバルスφＣＬが印加されると、ＭＯＳトランジ
スタＴＲＯが導通状態となり、コンデンサＣの蓄積電荷
がクリアされるようになっている。同図（ｅ）において
は、蓄積された電荷を電荷結合素子に転送することによ
り、コンデンサＣの蓄積電荷がクリアされるようになっ
ており、ＭＯＳトランジスタＴ　Ｒ　ｏはここでは回路
の初期化に用いられる。

以上の第８図（ａ）．　（ｂ），　（ｃ）．　（ｆ）．
　（ｇ）に示した回路においては、光電流をＩ　Ｐ？　
　出力電圧をＶＳ＋Ｏとすると、 Ｖｓ＋ａ　　Ｃｔ−　　ｎ−１０ｇ（ｊ　ａ・Ｉ　ｐｎ
ｄｔ）（ｎ，ａは定数）という関係が成り立つ。すなわ
ち、光電流工ＰＤの積分値の対数に比例した電圧が出力
として得られるようになっている。また、同図（ｄ）．
　（ｅ）に示した回路においては、Ｖｓ＋ａ　ＣＣ　Ｖ
ｃｃ　　ｌｏｇ（ｆ　Ｉｐｏｄｔ）という関係が或り立
つが、本明細書でいう「光電流ＩＰＤの積分値の対数に
比例した電圧」は、この関係を満たす電圧ＶＳ＋Ｏも含
んでいる。これらの回路はいずれもシリコンダイオード
又はシリコンフォトトランジスタ等で構成されている受
光素子ＰＤに光電流ＩＰＤを流した状態で使用し、対数
圧縮された出力電圧Ｖ　ｓ　Ｉｏを直接取り出すことを
特徴としており、光電変換素子の内部で対数積分処理を
済ましてしまう点が、従来のイメージセンサとは基本的
に異なっている。更に言えば、バイボーラトランジスタ
、ダイオード、ＭＯＳトランジスタ、コンデンサ等で対
数回路を構成し、その出力電圧を電荷信号に変換して電
荷結合素子に転送する点が、従来とは異なっているので
ある。なお、同様の作用を行う対数圧縮回路は、ここに
挙げた例にとどまらないのは言うまでもない。

くダイナミックレンジ拡大原理〉 第９図は、対数圧縮部を内蔵することにより、受光光量
に対するダイナミックレンジが拡大される理由を説明す
るための図である。同図（ａ）は、従来の固体撮像素子
の特性（受光光量と出力電圧との関係）を示している。

実線で示す初期の従来例では、入射光により発生した電
荷をコンデンサに蓄積するという原理上、飽和電圧ＶＳ
ＡＴが存在し、どうしてもダイナミックレンジが狭く（
高々１：１０”程度）なっていた。図（ａ）の破線は、
それを改善するために、受光光量に対する出力電圧の変
化の度合を途中で変える、いわゆる折れ線特性を与えた
場合を示すが、この場合でも、ダイナミックレンジはせ
いぜい５倍程度拡大されるに過ぎない。

同図（ｂ）は、上述の対数積分回路を用いた場合の特性
を示し、ダイナミックレンジは従来例の１００倍以上拡
大している。このため、本発明に係るイメージセンサは
、積分時間を一定にしておいても、高輝度時（大光量が
入射したとき）に飽和するおそれがない。従って、輝度
（入射光量）を気にすることなく，常に積分時間を一定
として用いることができる。

くスキャン位置検出〉 第１０図はスキャン位置を検出するための手段を説明す
る図である。同図（ａ）は、イメージセンサ１１上の位
置検出素子群５３として、シリコンフォトダイオードか
ら或る受光素子５３ａ，　５３ｂ，　５３ｃ，・・・を
用いた例である。半導体レーザ等の発光素子５０からの
モニタ光は、スキャンに伴って受光素子５３ａ，　５３
ｂ．５３ｃ，・・・の上を順に移動してゆく。

同図（ｂ）は受光素子５３ａ，　５３ｂ，　５３ｃ，・
・・の出力をモニタするための回路である。各受光素子
５３ａ，　５３ｂ，　５３Ｃ，・・・，５３ｎのカソー
ドは電源電圧ＶＣＣに共通に接続され、アノードは抵抗
Ｒ１の一端に共通に接続されている。抵抗Ｒ１の他端は
接地されている。抵抗Ｒ１の両端に生じる電圧は、アン
プＡ＋により増幅され、モニタ出力ｖ０として取り出さ
れる。モニタ出力の時間的変化の一例を第１０図（ｃ）
に示す。受光素子５３ａにモニタ光が照射されていると
きは、光電流により抵抗Ｒ１の電圧降下が増大し、モニ
タ出力■ｈは増大する。これにより、モニタ光が受光素
子５３ａから離れるにつれ、モニタ出力Ｖオは減少し、
次の受光素子５３ｂにモニタ光が近づくにつれ、モニタ
出力ＶＭは再び増大する。従って、モニタ出力が極大値
をとるときに撮像を行えばよいことになる。

なお、第１０図（Ｃ）に示すモニタ出力ＶＭの時間的変
化を、撮像間隔よりも十分短い周期でサンプリングして
記憶しておけば、各サンプリング点における画像情報を
前述の画像処理部２で補間計算することができ、垂直方
向についての見かけの解像度を更に改善するとか、スキ
ャン速度の変動による画像の歪を補正するといった高度
な画像処理が可能となる。

第１０図（ｄ）は、位置検出素子群５３ａ，　５３ｂ，
　５３ｃ，−として、アルミニウム皮膜のような反射膜
５３ａｒｅｒ，５３ｂｒｓｒ＋　５３Ｃｒ＊ｒ．・・・
を用いた例である。発光素子５ｏがらのモニタ光は、イ
メージセンサ１１の表面に付着された反射膜５３ａｒｅ
ｒ．５３ｂ、ｏｒ，５３Ｃｒｓ＋，”・で反射され、受
光素子５４により受光される。この受光素子５４の出力
を同図（ｂ）と同様のモニタ回路でモニタすることによ
り、同図（Ｃ）のようなモニタ出力Ｖｎを取り出すこと
ができる。もちろん、ここに例示したもの以外であって
も、正確にスキャン位置が検出できる手段であれば、位
置検出手段として用いることが可能である。

〈光電変換素子の種々の具体例〉 第１１図は、第８図（ａ）に示す回路を実現するための
半導体集積回路の構造を例示したものである。

図中、６０はＮ一型のシリコン基板、６１はＰ一型領域
、６２はＮ゛型領域から或る受光部、６３．６４はＮ・
から成るダイオードＤ　＋　，　Ｄ　２のカソード領域
、６５はコンデンサＣを形成するための多結晶シリコン
から成る電極、６６は蓄積電荷クリア用のＭＯＳトラン
ジスタＴＲＯのゲート領域を形成するための多結晶シリ
コンから或る電極、６７はカラーフィルタ、６８ａ〜６
８ｄはアルミニウム薄膜から成る配線である。配線６８
ａを第１の電源電圧ＶＣＣに、配線６８ｂを第２の電源
電圧Ｖ［ｌＤに、配線６８ｃをクリアパルスφＣＬに、
各々接続し、配線６８ｄから出力電圧ＶｓＩｏを取り出
している。

シリコン基板６０は第１の電源電圧ｖｅｃに接続され、
各画素のＰ一型領域６１に対しては逆バイアスが印加さ
れるようになっている。これにより、各画素のＰ一型領
域６１が同一のシリコン基板６ｏ上に形成されていても
、ＰＮ接合は分離されることになる。

第８図（ａ）に示すシリコンフォトダイオードから成る
受光素子ＰＤはＰ一型領域６１とＮＩ型領域６２とで形
成され、ダイオードＤ１はＰ−ｆｉ領域６１とＮ−型領
域６３とで形成され、ダイオードＤ２はＰ一型領域６１
とＮ０型領域６４とで形成され、コンデンサＣはＮ◆型
領域６４とその上に絶縁層６９を介して形成された電極
６５とによるＭＯＳ容量となっている。対数圧縮された
出力電圧ｖ　ｓｈｏは、配線６８ｄを介してＮ−型領域
６４から取り出され、後述する垂直方向電荷結合素子群
ｖ（１）に注入される。なお、特に図示はしていないが
、カラーフィルタ６７で覆われた部分以外の部分は遮光
膜で覆われている。

第１２図は、第８図（ａ）に示す回路を実現するための
半導体集積回路の第２の例を示すものである。

図中、６０はＮ一型のシリコン基板、６１はＰ一型領域
から或るダイオードＤ　＋　，　Ｄ　２のアノード領域
、６２はＮ９型領域から成る受光部、８３．６４はＮ０
がら或るダイオードＤ　＋　，　Ｄ　２のカソード領域
、６５は垂直電荷結合素子に蓄積電荷を入力するための
Ｎ−型領域、６６は蓄積電荷クリア用のＭＯＳ｝−ラン
ジスタＴＲＯのゲート領域を形成するための多結晶シリ
コンから成る電極、６７はカラーフィルタ、６８ａ〜６
８ｄはアルミニウム薄膜から或る配線、６９は蓄積電荷
クリア用のＭＯＳトランジスタＴＲＯのゲートを形成す
る酸化膜、７０はＰ一型領域から或る垂直方向電荷結合
素子のＰ一型ウェル領域、７１はＮ一型領域から或る埋
め込みチャンネル層、７２は電荷蓄積領域を形成するた
めの多結晶シリコンから或る電極、７３は蓄積電荷を転
送領域に移送するためのゲートを形成する多結晶シリコ
ン電極、７４．７５は転送ゲートを形成する多結晶シリ
コン電極、７６はＰ＋型領域から成るチャンネルストッ
プ層である。ここでは、配線６８ａを第ｌの電源電圧Ｖ
ＣＣに、配線６８ｂを第２の電源電圧ＶＤＤに、配線６
８ｃをクリアバルスφＣ，に、各々接続し、配線６８ｄ
から出力電圧ＶＳ＋ａを取り出して垂直方向電荷結合素
子に入力している．なお、シリコン基板６０は第１の電
源電圧ＶＣＣに接続され、各画素のＰ一型領域６１に対
しては逆バイアスが印加されるようになっている。これ
により、各画素のＰ一型領域６ｌが同一のシリコン基板
６０上に形成されていても、ＰＮ接合は分離されること
になる。また、Ｐ−Ｗウェル領域７０はグラウンドレベ
ルに接続され、Ｎ一型埋め込みチャンネル層７１は第２
の電源電圧ｖｎｏに接続され、それぞれ、逆バイアスが
印加されるようになっている。これにより、Ｎ−型埋め
込みチャンネル層７１は、同一のＰ一型ウェル領域７Ｃ
上に形成されていても、ＰＮ接合分離されるものである
。なお、ここでは、Ｖｃｃ＞ＶＤＤ〉Ｏとなっている。

第８図（ａ）に示す受光素子ＰＤはＰ一型領域６１とＮ
◆型領域６２とで形威され、ダイオードＤ１はＰ一型領
域６１とＮ゛型領域６３とで形威され、ダイオードＤ２
はＰ一型領域６１とＮ′″型領域６４とで形成され、コ
ンデンサＣは垂直方向電荷結合素子内のＮ゛型領域６５
とその上に絶縁層を介して形成された蓄積電極７２とに
よるＭＯＳ容量及びＰ一型ウェル領域７０とＮ一型埋め
込みチャンネル層７１の接合容量の合成容量で形威され
ており、対数圧縮された電圧に対応した電荷が、直接、
垂直方向電荷結合素子群に注入されるようになっている
。なお、特に図示はしていないが、カラーフィルタ６７
で覆われた部分以外の部分は遮光膜で覆われている。

第１３図は、第８図（ａ）に示した回路を実現するため
の半導体集積回路の第３の構造例を示すものである。図
中の符号は、第１１図で用いたものと同じである。この
例では、裏面にカラーフィルタ６７を配して、裏面から
光を受ける構造となっている。

このようにすることにより、開口率を大きくとることが
できるという利点がある。

第１４図は、第８図（ａ）に示した回路を実現するため
の半導体集積回路の第４の構造例を示すものである。図
中の符号は、第１２図で用いたものと同じである。この
例では、裏面にカラーフィルタ６７を配し、Ｎ′″型領
域６２とＰ一領域６１によるＰＮ接合で受光部を形成し
て、裏面から光を受ける構造となっている。このように
することにより、前の例と同様、開口率を大きくとるこ
とができるという利点がある。

第１５図は、第８図（ａ）に示した回路を実現するため
の半導体集積回路の第５の構造例を示すものである。図
中、符号６０〜７６で示されるものは第１２図で用いた
ものと同じであり、７７は光電流を注入するためのＰ０
領域、７８はＩ　Ｔ　Ｏ　（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏ
ｘｉｄｅ）のような透明電極、７９は光導電物質、８ｏ
は金属から成る画素電極、８１は絶縁膜、６８ｅはアル
ミニウム薄膜から或る電極である。本例では、透明電極
はＶ　ＤＤ＜　Ｖ　ＥＥ≦ＶＣＣの関係にある第３の電
源電圧■εＥに接続され、画素電極８０はアルミニウム
薄膜がら或る電極６８ｅ及びＰ゜領域７７を介してＰ一
領域６１とオーム性接触をしている。第８図（ａ）に示
す受光素子ＰＤは透明電極７８と光導電物質７９と画素
電極８ｏで構或された光導電型受光素子となっている。

このような構成にすることにより、開口率を大きくとる
ことができる、及び、大きな光電流を得ることができる
、という利点がある。なお、光導電物質７９としては、
公知のＺｎＳ，ＣｄＳ，アモルファスシリコン等を用い
ることができる。

第１６図は、第８図（ｃ）で示した回路を実現するため
の半導体集積回路の構造例を示すものである。

図中、１００はＰ一型のシリコーン基板、１０１はＮ一
型領域から成る電荷結合素子の埋め込みチャンネル領域
、１０２はＮ一型領域から成るフォトトランジスタＰＴ
Ｈのコレクタ領域、１０３はコレクタ領域とオーム性接
触を形成するためのＮ゛領域、１０４はＰ３型領域から
成るフォトトランジスタのベース領域、１０５はＮ゛型
領域から成るフォトトランジスタの第２のエミッタ領域
、１０７はコンデンサＣを形成するための多結晶シリコ
ンから成る電極、１０８はＰ９型領域から成るチャンネ
ルストップ領域、１０９はＮ９型領域から或る蓄積電荷
クリア用ＭＯＳトランジスタＴＲＯのドレイン領域、１
１０はＮ＋型領域から或るＭＯＳトランジスタＴＲＯの
ソース領域、１１１はＭ○ＳトランジスタＴ　Ｒ　ｏの
ゲート領域を形成するための多結晶シリコンから或る電
極、１１２ａ〜ｌ１２ｅはアルミニウム薄膜から成る配
線、１１３は信号電極を形成するための多結晶シリコン
電極、１１４は障壁電極を形成するための多結晶シリコ
ン電極、１１５．　１１６は電荷結合素子の転送電極を
形成するための多結晶シリコン電極、１１７はＮ−型領
域から成る電荷注入ソースである。配線１１２ａは第１
の電源電圧ＶＣＣに、配線１１２ｂ，　１１２ｄを第２
の電源電圧ｖＤＤに、配線１１２ｅを電荷注入パルスφ
１０に接続し、配線１１２ｃを信号電極１１３に接続し
ている。

第１７図は、第８図（ｅ）に示す回路を実現するための
半導体集積回路の構造例を示すものである。図中、ｌＯ
ＯはＰ一型のシリコン基板、１０１はＮ−ｆｉ領域から
成る電荷結合素子の埋め込みチャンネル領域、１０２は
Ｎ一型領域から或るダイオードＤＩ，Ｄ２のカソード領
域、１２１はＰ゛型領域から成る受光部、１２２，１２
３はＰ０型領域から成るダイオードＤ，，Ｄ２のアノー
ド領域、１０８はＰ９型領域から或るチャンネルストッ
プ領域、１０９はリセット用ＭＯＳトランジスタＴＲｏ
のドレイン領域を形成するためのＮ″型領域、１１１は
ＭＯＳトランジスタＴ　Ｒ　ｏのゲート領域を形成する
ための多結晶シリコンから成る電極、１１２ａ〜１１２
ｄ’はアルミニウム薄膜から成る配線、１１５，１１６
は電荷結合素子の転送電極を形成するための多結晶シリ
コン電極、１２４は対数圧縮された信号電荷を蓄積する
コンデンサを形成するためのＮ゛型領域、１２５は領域
１２４に蓄積された信号電荷を電荷結合素子に移送する
移送電極を形成するための多結晶シリコン電極である。

配線１１２ａ’　，　１１２ｄ’を第１の電源電圧Ｖｃ
ｃに、配線１１２ｂ’を第２の電源電圧ＶＤＤに、配線
１１２ｃ”を領域１２４に接続するように構或して、第
８図（ｅ）に示す回路を実現している。

く光電変換素子の動作〉 次に、第１１．　１３．　１６図に示すような光電変換
素子群Ｒ　（Ｌ），　Ｇ　（１）．　Ｂ　（１）の各素
子から垂直方向電荷結合素子群■（１）の各電荷結合素
子への電荷注入及び注入された電荷の転送動作について
説明する。

第１８図（ａ）に、垂直方向電荷結合素子群■（１）内
の１つの電荷結合素子の断面構造を示す。この電荷結合
素子は、電荷蓄積用のポテンシャル井戸となるＮ一型の
埋め込みチャンネルＭ７１を有する。この埋め込みチャ
ンネル層７１は、Ｐ一型半導体基板７０にイオン注入を
行うことにより形成される。Ｐ型半導体基板７０の裏面
及び側面には、他の素子と？離するために、Ｎ゜層７２
が形成される。また、埋め込みチャンネル層７ｌの上に
は、８ｉ０２膜から成る絶縁層７３が形成され、この絶
縁層７３の上には信号電極Ｅｓ＋ｏｑ　障壁電極Ｅａｎ
Ａｓの他に、垂直方向電荷結合素子の転送電極となるＥ
，■Ｅ，，，・・・．Ｅ４ａ，Ｅ　Ａｋ，・・・が形成
されている。これらのうち、奇数番目の転送電極Ｅ　Ｉ
ｓ，　Ｅ　Ｉｂ＋　Ｅ　３ｓ，　Ｅ　３■・・・には第
１の転送クロックφ。，が印加され、偶数番目の転送電
極Ｅ　２ｓ，　Ｅ　２ｂ，　Ｅ　４＠＋　Ｅ　４ｂｇ　
”’には第２の転送クロックφυ２が印加される。すな
わち、垂直方向電荷結合素子は、２相駆動される。転送
電極ＥｌｓとＥｌｂは、その下の絶縁層７３の厚さを変
えるか、或いは、イオン注入等の方法で、それぞれ、そ
の下に誘起されるポテンシャルに段差を設けるようにな
されている。その他の転送電極Ｅ２■Ｅ２，，・・・に
ついても、同様である。７４は、後述する方法で電荷を
注入するための電荷注入ソースであり、Ｎ゛拡散により
形成される。

第１８図（ａ）には、１画素分の受光素子Ｐ　ＤＲ，　
Ｐ　Ｄｏ，ＰＤａ及び対数圧縮部Ｌ　ＧＲ，　Ｌ　ＧＯ
，　Ｌ　Ｇ９から異なるタイミングで得られる電圧信号
Ｖ　Ｒ，　Ｖ　ａ，　Ｖ　ａを垂直方向電荷結合素子群
■（１）に注入するための回路を示してある。各電圧信
号ＶＲ，ＶＧ，ＶＢはそれぞれアンプＡ　Ｒ，　Ａ　ｏ
，　Ａ　Ｂにて増幅され、ＭＯＳ｝−ランジスタＴ　Ｒ
Ｒ，　Ｔ　Ｒａ，　Ｔ　Ｒｅのソースに接続される。

ＭＯＳトランジスタＴ　ＲＲ，　Ｔ　Ｒａ，　Ｔ　Ｒｅ
は、そのゲート電圧φＲ，φ０，φＢを正電圧とするこ
とにより導通状態となり、そのソースとドレインの電圧
が等しくなる。各ＭＯＳ｝−ランジスタＴ　Ｒ　Ｒ，　
Ｔ　Ｒ　ｏ，　ＴＲ８を順次異なるタイミングで導通さ
せることにより、垂直方向電荷結合素子群■（１）の入
力信号電極ＥＳＩＧに、アンプＡ　Ｒ，　Ａ　ｏ，　Ａ
　ｅにて増幅された電圧信号Ｖ　Ｒ，　Ｖ　ｏ，　Ｖ　
ａが順次印加される。アンプで増幅された信号電圧をＶ
　ｓ　＋　ａとし、この電圧Ｖ８１ＣＩを信号電極Ｅｓ
＋ｏに印加したときその下の埋め込みチャンネル層７１
中に誘起されるポテンシャルをφＧＩＱとする。信号電
極Ｅ　ＳＩＧに隣接した障壁電極ＥＢＩＡＳには一定の
バイアス電圧Ｖｓ＋ａｓを印加し、その下にはφ８１４
８のポテンシャルが誘起されている。ここで、信号電圧
の全ての範囲にわたり、φｓＩａ＞φ８＋１１９となる
ように、φ８１１１９が選ばれている。

次に、第１９図のタイミングチャート及びそこに示した
時刻ｔ３〜ｔ７におけるポテンシャル図である第１８図
（ｂ）〜（ｆ）を用いて、イメージセンサ１１による撮
像及び電荷転送動作を説明する。

時刻ｔ１において、赤色光についての対数圧縮部ＬＧＲ
におけるリセット用ＭＯＳトランジスタＴＲＯのゲート
にクリアパルスφＲＣＬが印加されると、信号電圧■８
がリセットされる。

その後、時刻ｔ２において、クリアパルスφＲＣＬが”
Ｌｏｗ’゜レベルとなり、対数圧縮部ＬＧＲのリセット
が解除されて受光素子ＰＤＲの光電流の対数積分が開始
される。

時刻ｔ３において、ゲート電圧φＲが”Ｈｉｇｈ’“レ
ベルとなり、ＭＯＳトランジスタＴＲＲがＯＮ状態とな
る。

また、他の２色のゲート電圧φＧ，φＢは゜’Ｌｏｗ″
゜レベルとなっており、ＭＯＳトランジスタＴ　Ｒｏ，
　Ｔ　Ｒ８はＯＦＦ状態となっている。従って、アンプ
ＡＲにより増幅された信号電圧ＶＲが、信号電極Ｆｌ：
ｓ＋ｏに印加される．時刻ｔ３におけるポテンシャル図
を第１８図（ｂ）に示す。

次に、時刻ｔ４で電荷注入信号φ！ＤがＩＩ　ＬＯ，Ｉ
“レベルとなると、電荷注入信号φ１０を印加された電
荷注入ソース７４の電位が下がり、第ｌ８図（ｃ）の斜
線部で示すように、障壁電極ＥＢＩＡＳ及び信号電極Ｅ
　８１Ｇの下に電荷が満たされる。

続いて、時刻ｔ５で電荷注入信号φ同が再び“’Ｈｉｇ
ｈｌｌレベルとなると、電荷注入ソース７４のポテンシ
ャルは下がり、信号電極Ｅ　ＳＩＱの下に電荷Ｑ，が残
される。この電荷Ｑｓは、信号電極Ｅ８１Ｇの容量をＣ
ｓとすると、 Ｑｓ″ＣＳＸ（φＧＩＯ−φ１＋１１１１８）で与えら
れ、信号電圧ＶＳ＋Ｏに対応した電荷量となる。すなわ
ち、これにより、電圧一電荷変換がなされる。

時刻ｔ６において、垂直方向転送用の第ｌの転送グロッ
クφり，が゛’Ｌｏｗ”レベルから゛’Ｈｉｇｈ“゜レ
ベルに変化し、第２の転送クロックφり，がＩＩ　Ｈｉ
ｇｈ　Ｉ１レベルからＩＩ　Ｌｏ，ｌ゜レベルに変化す
ると、信号電極ＥｓｌＧに隣接した転送電極Ｅ　，．，
　Ｅ　，．の下のポテンシャルが下がり、信号電極ＥＳ
Ｉ。の下の電荷Ｑｓは転送電極Ｅ１，の下に形成された
ポテンシャル井戸へと転送される。

さらに、時刻ｔ７において、第１のクロックφ。，が”
Ｈｉｇｈ”レベルから”Ｌｏｗ”レベルへ、第２の転送
クロツクφυ２が＝ｌ　Ｌｏ，ＩＩレベルからｌｌＨｉ
ｇｈｌ１レベルへと変化すると、転送電極Ｅｌｂの下に
蓄積された電荷は転送電極Ｅ２ｂの下に形成されたポテ
ンシャル井戸へと転送され、時刻ｔ３におけるポテンシ
ャル状態に戻る， 次に、クリアバル各φＲＣＬから１転送周期だけ遅れて
印加されたクリアパルスφ（ｉｃＬによって積分開始さ
れた緑色光戒分に対応する信号電圧Ｖ，を、前述の方法
で読み込む。さらに、クリアバルスφＱＣ，から１転送
周期だけ遅れて印加されたクリアパルスφＩＩｃＬによ
って積分開始された青色光或分に対応する信号電圧■８
を、同様の方法で読み込む。

以上の動作により、赤色光、緑色光、青色光の３，［色
から威る１画素分の画像情報の記憶及び転送が終了する
。これらの動作を繰り返すことによリ、複数画素分の画
像情報の記憶及び転送が順次行われる。

次に、垂直方向電荷結合素子群■（１）のｌつの電荷結
合素子から水平方向電荷結合素子群Ｈ　（１）を構成す
る各素子への電荷注入、及び注入された電荷の転送動作
について、説明する。

第２０図（ａ）は、垂直方向電荷結合素子群ｖ（１）の
１つの電荷結合素子と水平方向電荷結合素子群Ｈ（１）
を構成する１つの素子との接続部分の断面構造を示す。

第２０図（ａ）において、Ｅａａ＋ｓ，　Ｅ６１１ｌｂ
＋・・・Ｅ　８１１６ｓ，　Ｅ　ｅ＠５ｂは垂直方向電
荷結合素子■（１）の最終段付近の転送電極であり、こ
のうち、奇数番目の転送電極Ｅ　６１１１＠ｓ　Ｅ　ａ
＠＋ｂ，　Ｅ　ａＱ３ａ，　Ｅ　ｅａ３ｂ，Ｅ　６１１
６ａ，ＥｅｌＩｓｂには垂直方向転送用の第工のグロツ
クφ。

，が印加され、偶数番目の転送電極Ｅ　６１１２ａ＋　
Ｅ　ａｓ２ｂ＋　Ｅ　ａｌｌａｍ，　Ｅ　ａｉ＋ａｂに
は第２のクロツクφｕ２が印加されている。障壁電極Ｅ
，。Ｇは垂直方向電荷結合素子群Ｖ　（１）の１つの電
荷結合素子の最終転送段と水平方向電荷結合素子Ｈ（１
）の１つの転送段との間にあって、水平方向電荷結合素
子Ｈ（１）から垂直方向電荷結合素子群ｖ（１）への電
荷の逆流を防止するポテンシャル障壁を形威するための
電極である。この障壁電極Ｅ　ＬＩＯＧには一定バイア
スφｕｏｏが印加される。Ｅ．は水平方向電荷結合素子
Ｈ（１）の１つの転送段の電極である。

第１９図のタイミングチャートにおいて、時刻ｔ８は複
数画素分の画像情報についての全走査が終了した時点を
示しており、そのときのポテンシャルは第２０図（ｂ）
に示す通りとなっている。

時刻ｔ９において、第１の転送クロックφ０，が゜゛Ｈ
ｉｇｈ”レベルからＩＩＬｏ，Ｉ１レベルへ、第２の転
送クロックφＬＩ２が゜’Ｌｏｗ”レベルから゛’Ｈｉ
ｇｈ”レベルへと変化すると、第２０図（ｃ）に示すよ
うに、垂直方向電荷結合素子群ｖ（１）の内部で電荷転
送が行われ、垂直方向電荷結合素子群■（１）の最終転
送段の電極Ｅｅｅｓｂの下に形成されたポテンシャル井
戸に蓄積された電荷が、障壁電極Ｅ　ｕｏｏの下に形威
されたポテンシャルの障壁を超えて、水平方向電荷結合
素子Ｈ（１）の１つの転送段の電極ＥＨ０の下に形威さ
れたポテンシャル井戸に転送される。その後、水平方向
電荷結合素子Ｈ（１）の転送バルスφＭｌ．φＨ２によ
り、水平方向電荷結合素子Ｈ（１）の内部で各垂直方向
電荷結合素子群■（１）から転送された信号電荷が転送
され、水平方向の走査が行われる（第２０図（ｄ）参照
）。

時刻ｔ１。で垂直方向転送用の第１の転送クロックφＩ
ＪＩがＩＩ　Ｌ　ｏ，＋１レベルから゛’Ｈｉｇｈ”レ
ベルへ、第２の転送クロックφｌＪ２が゜ｌＨｉｇｈｌ
１レベルから゛ｌ　Ｌ　Ｏ，ＩＴレベルへと変化し、第
２０図（ｅ）に示すように、垂直方向電荷結合素子群■
（１）の内部で電荷転送が行われ、垂直方向電荷結合素
子群■（１）の最終転送段の電極Ｅ６８，，の下に形成
されたポテンシャル井戸に、次のラインの信号電荷が転
送される。

以上の動作を繰り返すことにより、全画素についての画
像情報の読み出しが行われ、第１９図に示すように出力
信号が取り出される。

第２１図は、水平方向電荷結合素子Ｈ（１）の断面構造
を示すものである。これは、周知の埋め込みチャンネル
の電荷結合素子である。Ｐ型の半導体基板８１の裏面及
び側面には、他の素子と分離するために、Ｎ゛層８２が
形成され、Ｐ型半導体基板８１にはＮ一型の埋め込みチ
ャンネル層８０が形成されている。

埋め込みチャンネル層８０の上にはＳｉＯ２膜から或る
絶縁層８３を介して複数の転送電極Ｅ．，，Ｅ．２，・
・・，ＥＨｎが形成されている。各転送電極Ｅ　Ｈ＋　
，　Ｅ　Ｈ２，・・・，ＥＨｎには水平方向転送用の第
１の転送クロックφ，ＩＩと第２の転送クロックφＨ２
が１つ置きに印加されている。○Ｇは逆流防止用の障壁
電極、ＩＤは電荷注入ゲート、ＯＤは電荷排出ゲートで
ある。

水平方向の最終転送段の電極から障壁電極○Ｇを越えて
Ｎ＋層８４から取り出された電荷の量は、コンデンサ８
５にて電圧に変換され、ソースフォロア８６を介して出
力信号Ｏ　Ｐ　（１）として取り出される。

以上説明した実施例では、Ｒ，Ｇ，Ｂの各色成分につい
て、光電変換により得られた電圧信号ＶＳＩ。を垂直方
向電荷結合素子■（１）にシリアルに入力していたが、
次に説明するように、パラレルに入力するようにしても
よい。

第２２図は、垂直方向電荷結合素子群Ｖ（１）のｌつの
電荷結合素子と、それに対応する１画素分の光電変換素
子群を示している。図中、９０，　９１．　９２は各々
Ｒ，Ｇ，Ｂの各色成分を検出するための光電変換素子で
あり、垂直方向電荷結合素子■（１）における各転送段
９３，　９４．　９５に対応している。１つの転送段９
３は、同図（ｂ）の断面構造で示される通り、４個の転
送電極９３ａ〜９３ｄから成る。各転送電極９３ａ〜９
３ｄは多結晶シリコンによって形成されており、ＳｉＯ
２膜から戒る絶縁層７３の厚さを、転送電極９３ａ，９
３ｃの下と転送電極９３ｂ，　９３ｄの下とで変えるこ
とにより、ポテンシャルの段差を形成している。また、
７０は垂直方向電荷結合素子■（１）の埋め込みチャン
ネル層であり、Ｐ型半導体基板７１にＮ一型不純物イオ
ンを注入することにより形成されている。７２はＮ＋層
から成る分離層である。

赤色光に対する光電変換素子９０により発生され、対数
圧縮された信号電圧Ｖ　Ｓ　Ｉ　Ｇは、アルミニウム配
線９７により、垂直方向電荷結合素子群Ｖ（１）のｌつ
の転送段９３の転送電極９３ｄに隣接した電圧一電荷変
換部９３ｅに供給される。同様に、緑色光及び青色光に
対する光電変換部９１．　９２により発生され、対数圧
縮された信号電圧Ｖ　ｓ　＋　ａは、アルミニウム配線
９８，９９により、転送段９４．　９５の転送電極９４
ｄ，　９５ｄに隣接した電圧一電荷変換部９４ｅ，９５
ｅに供給される。なお、前述したシリアル入力の場合と
同様、信号電圧をそれぞれアンプで増幅した後、電圧一
電荷変換部９３ｅ，　９４ｅ，　９５ｅに供給するよう
にしてもよい。

第２３図に電圧一電荷変換部９３ｅの構造を示す。同図
（ａ）．　（ｂ）において、７５は垂直方向電荷結合素
子群Ｖ（１）の転送チャンネル間を分離するためのチャ
ンネルストップであり、Ｐ＋層から或る。７４は電荷注
入ソースであり　Ｎ　＋層から或る。Ｅｓ＋ａ及びＥｅ
ｌ，，は多結晶シリコンにより形成された入力信号電極
及び障壁電極であり、埋め込みチャンネル層７１の上に
絶縁層７３を介して配されている。これら各電極Ｅ　Ｓ
ＩＧ＋　Ｅ　ｅｔａｓに印加された電圧に応じて、その
下の埋め込みチャンネル層７１内にポテンシャルの井戸
が形成される。障壁電極Ｅ．，．Ｓには一定電圧Ｖ［ｌ
ＩＩＩＳが印加されており、入力信号電極ＥＳＩＧには
光電変換部９０からアルミニウム配線９７により信号電
圧Ｖｓ＋。が印加される。信号電圧Ｖｓ＋ａは最小値と
して基準電圧■８εＦの値をとるが、入力信号電極Ｅ　
ＧＩＧに基準電圧ＶＲＥ，を印加したときに形成される
ポテンシャルφＲＥＦの井戸よりも、障壁電極ＥＢ　１
１１５にバイアス電圧ＶＢ１ＡＳを印加したときに形成
されるポテンシャルφ！１１１１８の井戸が浅くなるよ
うに、バイアス電圧Ｖ９１ＡＳを設定している。

第２２図（ｃ）〜（ｇ）及び第２３図（ｃ）〜（ｆ）の
ポテンシャル図と第２４図のタイミングチャートを参照
しながら、垂直方向電荷結合素子群■（１）へのパラレ
ル入力動作について説明する。

時刻ｔｏにおいて、赤色光用の光電変換素子９０の積分
クリアゲートにクリアバルスφＲｅＬを印加し、コンデ
ンサＣの電圧を基準電圧ＶＲεＦにリセットする。この
時点から、積分（電荷蓄積）を開始する。

時刻ｔ１における垂直方向電荷結合素子群■（１）のポ
テンシャルは、第２２図（Ｃ）に示す通りである。ここ
で、垂直方向転送用の第１の転送バルスφｕ１は”Ｈｉ
ｇｈ“レベル、第２の転送パルスφｕ２は“ｌ　ＬＯ，
Ｉｔレベルである。

次に、時刻ｔ２で、第１の転送パルスφ，，を゛’Ｌｏ
ｗ゜゜レベルとし、電荷注入の準備動作を行う（第２２
図（ｄ））。

時刻ｔ３において、電荷注入信号φＩＤを”Ｌｏｗ”レ
ベルとし、電圧一電荷変換部の電荷注入ソース７４のポ
テンシャルを上げる。これによって、第２３図（ｄ）の
斜線部で示すように、電荷が障壁電極Ｅｅｌ。，及び入
力信号電極ＥＳＩＧの下の領域を満たす。このときの電
荷注入ソース７４のポテンシャルは、垂直方向電荷結合
素子Ｖ（１）における電極９３ｄのポテンシャルよりも
低くなるように選んである。

次に、時刻ｔ４で電荷注入信号φ１，を゛Ｈｉｇｈ“レ
ベルに戻して、電荷注入ソース７４のポテンシャルを下
げる。このとき、入力信号電極ＥＳＩ（ｉの下には、入
力信号電極ＥＳＩＧに印加された信号電圧ＶＳ＋Ｏによ
り生じるポテンシャルφＳ１。と、それに隣接する障壁
電極Ｅ８ＩＩｌｌｓの下に生じるポテンシャルφＢ＋１
１８との差に相当する電荷Ｑｓが蓄積される。つまり、
入力信号電極Ｅ　ＧＩＧの容量をＣｓとすると、Ｑ　ｓ
　＝　Ｃ　ｓ　Ｘ　（φＳＩＧ−φ８＋１１８）の電荷
が蓄積される（第２３図（ｅ））。

このようにして、入力信号電極Ｅｓ＋ａの下に電荷Ｑ，
が蓄積された後、時刻ｔ５で第１の転送クロックφ，１
を“ｌ　Ｈ　ｉｇｈ　Ｉ＋レベルにすると、電荷Ｑｓは
垂直方向電荷結合素子■（１）における転送電極９３ｄ
の下に形成されたポテンシャルの井戸に移送される。

以上の動作がＲ，Ｇ，Ｂの各画素について同時に行われ
、赤色光についての信号電圧は転送段９３に、緑色光に
ついての信号電圧は転送段９４に、青色光についての信
号電圧は転送段９５に、それぞれ移送される（第２２図
（Ｃ））。

次に、第１及び第２の転送クロックφリ１，φり２によ
り３段分の転送を行い、時刻ｔ　，　ｌでは第２２図（
ｆ）に示すポテンシャル状態となり、前述と同様の動作
を繰り返すことにより、Ｒ，Ｇ，Ｂの各色についての電
圧信号が次々と垂直方向電荷結合素子群Ｖ（１）の各転
送段に順次注入され、転送されてゆく。

なお、第６図（ｂ）に示すように、１画素についてＲ，
Ｇ，Ｂの各或分の電圧信号が得られるタイミングは所定
時間ずつ異なっているので、垂直方向電荷結合素子群Ｖ
（１）に蓄積された画像情報を読み出すときには、最初
の３段分の転送出力の３段目から第１画素のＲ或分を、
次の３段分の転送出力の２段目から第工画素のＧ成分を
、その次の３段分の転送出力のｌ段目から第ｌ画素のＢ
成分を、それぞれ読み出す必要がある。

次に、！＠１２．１４．１５図に示すような光電変換素
子群Ｒ　（１），　Ｇ　（１），　Ｂ　（１）の各素子
から垂直方向電荷結合素子群Ｖ（１）における各電荷結
合素子への電荷注入、及び、注入された電荷の転送動作
の第２の例について説明する。

第２５図（＆）に第２の例の垂直方向電荷結合素子群Ｖ
　（１）のｌつの電荷結合素子の断面構造を示す。この
電荷結合素子は、電荷蓄積用のポテンシャル井戸が形成
されるＮ一型の埋め込みチャンネル層７１と、それが形
成されるＰ一型ウェル層７０を有する。Ｐ一型ウェル層
７０は、Ｎ一型半導体基板６０にイオン注入を行うこと
により形成され、埋め込みチャンネル層７１はＰ−Ｗウ
ェル層７０にイオン注入を行うことにより形成される。

また、埋め込みチャンネル層７１の上にはＳｉ○２膜か
ら成る絶縁層８２が形成され、この絶縁層８２の上には
、蓄積電極ＥＳ丁、移送電極？ＴＲの他に、垂直方向電
荷結合素子の転送電極となるＥ，。，Ｅ，、・・・＋　
Ｅ　４ｓｌＥ４ｂ＋・・・が形威されている．これらの
うち、奇数番目の転送電極Ｅ＋ｓ，Ｅ＋ｂ，Ｅ３■Ｅ３
，，・・・には第ｌの転送クロックφｕ１が印加され、
偶数番目の転送電極Ｅ２■Ｅ　２ｂ，　Ｅ　４１，　Ｅ
　４ｂ，・・・には第２の転送クロツクφｕ２が印加さ
れる。すなわち、垂直方向電荷結合素子は、２相駆動さ
れる。

転送電極ＥＬＳとＥｌｂは、その下の絶縁層８２の厚さ
を変えるか、或いは、イオン注入等の方法で、それぞれ
、その下に誘起されるポテンシャルに段差を設けるよう
になされている。その他の転送電極Ｅ２■Ｅ２，，・・
・についても、同様である。６５は、後述する方法で電
荷を放電させるための領域であり、Ｎ′″拡散により形
成される。

第２５図（ａ）は、１画素分の受光素子Ｐ　Ｄ　ｔｔ　
，　Ｐ　Ｄ　ａ，ＰＤｅ及び対数圧縮部Ｌ　ＧＲ，　Ｌ
　ＯＧ，　Ｌ　Ｇ８から異なるタイミングで得られる信
号電荷ＱＲ，ＱＧ，ＱＢを、垂直方向電荷結合素子群Ｖ
（１）へ放電させるための回路を示している。ＭＯＳト
ランジスタＴＲＲ，ＴＲ　ｏ，　Ｔ　Ｒ　ａは信号電荷
ＱＲ．　Ｑｌ３．　Ｑｓのうちのどれを放電させるかを
選択するためのもので、そのゲート電圧φＲ．φ０．φ
Ｂを正電圧とすることにより、導通状態となる。各ＭＯ
ＳトランジスタＴ　ＲＲ，　Ｔ　Ｒ。，　Ｔ　Ｒ　ａを
順次異なるタイミングで導通させることにより、垂直方
向電荷結合素子群のＮ・型領域６５と蓄積電極ＥＳＴの
下のポテンシャル井戸から信号電荷ＱＲ，Ｑ．，Ｑｓを
放電させる。

次に、第２６図のタイミングチャート及びその時刻ｔ，
〜ｔ，におけるポテンシャルを表す第２５図（ｂ）〜（
ｆ）を用いて、イメージセンサ１１による撮像及び電荷
転送動作を説明する。

時刻ｔ１において、ＭＯＳトランジスタＴＲＲのゲート
電圧φＲは゛ｌ　Ｈｉｇｈ　＋１レベル、φＧ，φ８は
゜’Ｌｏｗ”レベルになっているのでＭＯＳトランジス
タＴ　Ｒ　ＲはＯＮ状態、ＴＲＧ，ＴＲｔｔはＯＦＦ状
態である。このとき、クリアバルスφＲｃＬは゛’Ｈｉ
ｇｈ″゜レベルとなっているので、リセット用のＭＯＳ
トランジスタＴＲＲＣＬがＯＮ状態となり、垂直方向電
荷結合素子の電荷蓄積部ＳＴはリセットされ、ポテンシ
ャルφＲＳになるまで電荷が注入されている。

時刻ｔ２において、クリアパルスφＩＩＣＬが゛’Ｌｏ
ｗ’“レベルに変わると、リセット状態は解除され、ゲ
ート電圧φＲは”Ｈｉｇｈ”レベルで、放電用のＭＯＳ
トランジスタＴ　Ｒ　ＲはＯＮ状態にあるため、受光素
子ＰＤ６の光電流の対数積分が開始される。時刻ｔ２に
おけるポテンシャル状態を第２５図（Ｃ）に示す。

時刻ｔ３において、ゲート電圧φ６が゛ｌ　Ｌ　Ｏ，Ｉ
１レベルになると、放電用のＭＯＳトランジスタＴ　Ｒ
　ＲはＯＦＦ状態となり、積分が終了する。このときの
ポテンシャル状態が第２５図（ｄ）であるが、信号電荷
ＱＲに等しい電荷が放電されている。電荷蓄積部ＳＴの
全容量をＣ，とし、リセット時の電荷量をＱＯとすると
、残された電荷Ｑｓは、 Ｑ　ｓ　＝　Ｃ　ｓ　Ｘ　（φＳＴ−φｌ＋．）−Ｑ．
＝Ｑｏ−Ｑ． となる。すなわち、初期状Ｕ（リセット時）から信号電
荷ＱＲを引いた分だけが電荷蓄積部ＳＴに残る。

時刻ｔ４において、移送電極ＥＴＲに印加されるクロッ
クφ丁Ｒが′”旧ｇｈｌｌレベルから”ｌ　ＬＯＷＩ＋
レベルに変化すると、移送電極ＥＴＲの下のポテンシャ
ルが下がリ、電荷蓄積部ＳＴに残った電荷Ｑｓが転送電
極Ｅ，，の下のポテンシャル井戸に移送される。第２５
図（ｅ）は時刻ｔ４におけるポテンシャル状態を示す。

時刻ｔ５において、第１の転送クロックφり１が゜”Ｈ
ｉｇｈ　Ｉ＋レベルから”Ｌｏｗ”レベルへ、第２の転
送クロックφＬｌ２が′”Ｌｏｗ”レベルから゛’Ｈｉ
ｇｈ”レベルに変化すると、転送電極ＥｌｂＯ下に蓄積
された電荷は転送電極Ｅ２ｂの下のポテンシャルの井戸
に転送され、時刻ｔ１におけるポテンシャル状態に戻る
。

次に、クリアバルスφＲＣＬから１転送周期だけ遅れて
印加されたクリアパルスφ。ＣＬと、ゲート電圧φ８か
ら１転送周期だけ遅れて印加されたゲート電圧φＧによ
って積分開始された緑色光或分に対応する信号電荷Ｑｏ
を前述の方法で放電させる。更に、クリアバルスφＧＣ
Ｌから１転送周期だけ遅れて印加されたクリアパルスφ
８ＣＬと、ゲート電圧φＧから１転送周期だけ遅れて印
加されたゲート電圧φ８によって積分開始された青色光
或分に対応する信号電荷Ｑｅを前述の方法で放電させる
。

以上の動作により、赤色光、緑色光及び青色光の３原色
から或る１画素分の画像情報の記憶及び転送が終了する
。これらの動作を繰り返すことにより、複数画素分の画
像情報の記憶及び転送が順次行われる。

なお、垂直方向電荷結合素子から水平方向電荷結合素子
への電荷注入、及び注入された電荷の転送動作について
は、第２０．２１図で説明したものと同じである。

次に、第１７図に示す光電変換素子群の各素子から垂直
方向電荷結合素子群■（１）の各電荷結合素子への電荷
注入、及び注入された電荷の転送動作の第３の例を説明
する。

第２７図（ａ）に、その第３の例の垂直方向電荷結合素
子群■（１）の１つの電荷結合素子及び電荷注入部の断
面構造を示す。本実施例においては、電荷注入部は、対
数圧縮された信号電荷を蓄積するコンデンサ（すなわち
、ポテンシャルの井戸）を形成するＮ゛型領域１２４、
及びそこに蓄積された信号電荷を垂直方向電荷結合素子
に移送するための移送電極ＥＴＲから或る。また、垂直
方向電荷結合素子はＮ一型の埋め込みチャンネル層１０
１を有している。

図中のその他の番号は、第１７図と共通である。Ｎ−型
埋め込みチャンネル層１０１はＰ−型半導体基板１００
にイオン注入を行うことにより形威される。また、埋め
込みチャンネル層１０１の上には、Ｓｉ○２膜から或る
絶縁層が形成され、この絶縁層の上には垂直方向電荷結
合素子の転送電極となるＥ　，，，　Ｅ，２，・・・が
形成されている。転送電極Ｅ　■＋　Ｅ　ｌ　４　，　
Ｅ　１７，・・・には第工の転送クロツクφυ３が印加
され、Ｅ１２＋　Ｅ　Ｉｆ＋　Ｅ　Ｉｌ１＋・・・には
第２の転送クロツクφＵ１が印加され、Ｅ　１３，　Ｅ
　＋ｓ，　Ｅ　Ｉｌ＋，・・・には第３の転送クロツク
φｕ２が印加される。すなわち、本垂直方向電荷結合素
子は３相駆動される。このように３相駆動とすることに
より、垂直方向電荷結合素子のシフトレジスタの１ビッ
ト当りの長さを、２相或いは４相駆動の場合と比較して
、短くすることができる。

次に、第２８図のタイミングチャート及びその時刻ｔ，
〜ｔ７におけるポテンシャル状態を示す第２７図により
、イメージセンサ１１による撮像及び電荷転送動作を説
明する。

時刻ｔ，において、リセット用ＭＯＳトランジスタＴ　
Ｒ　ｏのゲート電圧φＣ，が”Ｈｉｇｈ”レベルから゜
’Ｌｏｗ”レベルになると、トランジスタＴＰＯはＯＦ
Ｆ状態となり、回路のリセットが終了する。同時に、移
送電極ＥＴＲの電圧φＴＲも゜’Ｈｉｇｈ”から゜”Ｌ
ｏｗ”に切り換わり、移送電極の下のポテンシャルが上
がると、対数積分が開始される。

時刻ｔ２においては、第２の転送クロツクφｕ１が”Ｈ
ｉｇｈ”レベルに切り換わっているので、転送電極Ｅ　
１２，　Ｅ　１６，　Ｅ　＋ｆｌ＋・・・の下のポテン
シャルが下がり、ポテンシャルは第２７図（Ｃ）の状態
となる。このとき、Ｎ−型領域１２４のポテンシャルは
、信号電荷の分だけ上がっている。

時刻ｔ３においては、第１の転送クロツクφυ３が゜“
Ｌ　ｏ　ｗ　”レベルに切り換わっているので、転送電
極Ｅ＋＋，Ｅ＋４＋Ｅ＋７＋・・・の下のポテンシャル
が上がり、ポテンシャルは第２７図（ｄ）の状態となる
。このとき、垂直方向電荷結合素子内の信号電荷は、第
２７図（ｂ）のときよりも、転送電極ｌつ分だけ先に送
られている。また　Ｎ　＋型領域１２４のポテンシャル
は更に上がって、積分が進む。

時刻ｔ４においては、第３の転送クロツクφり２が”Ｈ
ｉｇｈ”ｌｙベルに切り換わっているので、転送電極Ｅ
　１３，　Ｅ　＋ａ，　Ｅ　１９＋・・・の下のポテン
シャルが下がり、ポテンシャルは第２７図（ｅ）の状態
となる。

時刻ｔ５においては、第２の転送クロツクφυ１が＋ｌ
　Ｌ　ｏｗＩ１レベルに切り換わっているので、転送電
極Ｅ１２１　Ｅ　＋ｓ，　Ｅ　１８，・・・の下のポテ
ンシャルが上がり、第２７図（ｆ）の状態となる。

時刻ｔ６においては、第１の転送クロツクφｕ３が”Ｈ
ｉｇｈ”レベルに切り換わっているので、転送電極ＥＩ
ＩＩＥｌＩＥｌ？＋・・・の下のポテンシャルが下がり
、第２７図（ｇ）の状態となる。

時刻ｔ７においては、第３の転送クロツクφｕ２が”Ｌ
ｏｗ”レベルに切り換わっているので、転送電極Ｅ１３
＋　Ｅ　ｔａ，　Ｅ　＋ｓ，・・・の下のポテンシャル
が上がり、第２７図（ｈ）の状態となる。

これで、シフトレジスタ１段分の転送が終了する。更に
、このとき、移送電極ＥＴＲの電圧φＴＲが゛旧ｇｈｌ
ｌレベルに切り換わっているので、移送電極下のポテン
シャルが下がり、Ｎ１型領域１２４に蓄積された信号電
荷が転送電極Ｅｌ１の下のポテンシャルの井戸に移送さ
れ、積分が終了することになる。

なお、このとき、対数圧縮回路の動作を停止させるため
に、リセット用ＭＯＳトランジスタＴＲｏのゲート電圧
φＣＬをｌＩ　Ｈ　ｉ　ｇｈ１”レベルにして、トラン
ジスタＴ　Ｒ　ｏを導通させている。これを十分効果的
に行うためには、このときのリセット電圧と移送電極の
下のポテンシャルとが一致するようにしておくとよい。

こうすることにより、蓄積電荷の移送が、同時に電荷注
入部のリセットともなり、効率がよい。

以上の動作により、１画素分の画像情報の記憶及び転送
が終了する。これらの動作を繰り返すことにより、複数
画素分の画像情報の記憶及び転送が順次行われる。

次に、垂直方向電荷結合素子群Ｖ　（１）の１つの電荷
結合素子から水平方向電荷結合素子Ｈ（１）の各素子へ
の電荷注入及び注入・された電荷の転送動作に？いて説
明する。

第２９図（ａ）及び第３０図（ａ）は、垂直方向電荷結
合素子群Ｖ（１）の１つの電荷結合素子と、水平方向電
荷結合素子Ｈ（１）の１つの素子との接続部分の断面構
造を示す。第２９図（ａ）及び第３０図（ａ）において
、Ｅ３■，Ｅ１。，，・・・Ｅ３’，Ｅｌ’は垂直方向
電荷結合素子群■（１）の最終段付近の転送電極であり
、転送電極Ｅ　３９１，　Ｅ　３ａ２には垂直方向転送
用の第１の転送クロッグφｕ３が印加され、転送電極Ｅ
　＋＠＋，　Ｅ　１８２には第２の転送グロックφ１＋
１が印加され、転送電極Ｅ２８１＋Ｅ２１２には第３の
転送クロックφｕ２が印加され、転送電極Ｅ３′には第
４の転送クロックφυ３′が印加され、転送電極Ｅ＋’
には第５の転送クロックφ。，”が印加されている．Ｅ
Ｈｎ＋は水平方向電荷結合素子Ｈ（１）の１つの転送段
の電極で、水平方向転送用の第ｌの転送クロックφＨ１
が印加されている。ＥＨｎ２は同じく水平方向電荷結合
素子Ｈ（１）のｌつの転送段の電極で、水平方向転送用
の第２の転送クロッグφＨ２が印加されている。

第２８図のタイミングチャートにおいて、時刻ｔ．は複
数画素分の画像情報についての全走査が終了した時点を
示しており、そのときのポテンシャルは第２９図（ｂ）
及び第３０図（ｂ）に示す状態となっている。

時刻ｔ９においては、垂直方向転送用の第５の転送クロ
ックφｕ＋゛が”Ｈｉｇｈ”レベルとなっているので、
転送電極Ｅ，゜の下のポテンシャルが下がる。このとき
、水平方向転送の第１の転送クロックφＨ１はＩＴ　Ｌ
ｏ，Ｉ＋レベルであるので、電極Ｅ　Ｈｎｌの下のポテ
ンシャルは上がっており、転送電ｔｉＥ３’．Ｅ＋’の
下のポテンシャルよりも高くなっている。従って、転送
電極Ｅ３゜　Ｅ　，　ｌの下のポテンシャル井戸に保持
されている信号電荷は電極Ｅ。１の下に移動することが
できず、そのままそこに留まっている。その状態が第２
９図（Ｃ）である。一方、水平方向転送の第２の転送ク
ロックφＨ２は゜”Ｈｉｇｈ”レベルであるので、電極
ＥＨｎ２の下のポテンシャルは下がっており、転送電極
Ｅ３゜，Ｅ，゜の下のポテンシャルよりも低くなってい
る。従って、転送電極Ｅ３’，Ｅｌ’の下のポテンシャ
ル井戸に保持されている信号電荷は、電極Ｅ　Ｈｎ　２
の下に転送される。この状態が第３０図（Ｃ）である。

時刻ｔｌＯにおいては、垂直方向転送用の第４の転送ク
ロックφｕ３゜が”Ｌｏｗ’゜レベルに切り換わってい
るので、転送電極Ｅ，ｌの下のポテンシャルが上がって
いる。このときのポテンシャル状態を第２９図（ｄ）及
び第３０図（ｄ）に示す。

時刻ｔｌ＋においては、第４の転送クロックφ，３が゜
’Ｈｉｇｈ”レベルに切り換わっているので、転送電極
Ｅ　３＋の下のポテンシャルが下がっている。このとき
のポテンシャル状態は第２９図（ｅ）及び第３０図（ｅ
）に示す通りである。

時刻ｔｌ２においては、第５の転送クロックφり１が゛
’Ｌｏｗ’“レベルに切り換わっているので、転送電極
Ｅ，ｌの下のポテンシャルが上がっている。これは水平
方向電荷結合素子からの電荷の逆流を防ぐ障壁として働
く。このとき、水平方向の第１と第２の転送クロックφ
８，，φＨ２は交互にｌｌＨｉｇｈ−１レベルとＩＩ　
ｒ，ｏ，ＩＩレベルとで切り換わり、時刻ｔ９において
水平方向電荷結合素子に転送された信号電荷を全部読み
出す。このときのポテンシャル状態は第２９図（ｆ）及
び第３０図（ｆ）に示す通りである。

時刻ｔｌ３においては、垂直方向の第２の転送クロック
φＵ，が゜゜旧ｇｈｌ１レベル、第５の転送クロックφ
Ｕｌ゛が゜ＩＬｏｗＩ１レベルに切り換わっているので
、転送電極Ｅ　Ｉｌｌｌ＋　Ｅ　ｔｅ２，　Ｅ　Ｉ’の
下のポテンシャルは下がっている。このとき、第２の転
送クロックφ。，が”Ｈｉｇｈ”レベルであるので、電
極ＥＨｎ＋の下のポテンシャルが下がり、転送電極Ｅ　
３　’　＊　Ｅ　Ｉ゜の下のポテンシャルよりも低くな
っている。従って、転送電極Ｅ３゜　Ｅ　，　ｌの下の
ポテンシャル井戸の信号電荷は、電極ＥＨｎｌの下に転
送される。この状態が第２９図（ｇ）である。一方、電
極Ｅ　Ｈｎ２に対応する方は、時刻ｔ９に既に転送して
しまっているので、転送電極ＥＺＥ，ｌの下は空であり
、転送すべき電荷は存在しない。また、仮に存在したと
しても、転送クロックφＨ２が゜’Ｌｏｗ’”レペルで
あるので、電極Ｅｅｎ２の下のポテンシャルの方が転送
電極Ｅ３“，Ｅ，゛の下のポテンシャルよりも高く、転
送することはできない。

このポテンシャル状態は第３０図（ｇ）に示す通りであ
時刻ｔ＋ａにおいては、第ｌと第４の垂直転送クロック
φＵ３及びφ１１３’が゛’Ｌｏｗ”レベルとなってい
るので、転送電極Ｅｓｉｕ，　Ｅ３１１２，　Ｅ３’の
下のポテンシャルは上がっている。このときのポテンシ
ャルは第２９図（ｈ）及び第３０図（ｈ）に示す通りで
ある。この時点は、時刻ｔ８に比べて転送電極１個分だ
け進んでいる。

時刻ｔ’ｓにおいては、第３の垂直転送クロックφυ２
が゛’Ｈｉｇｈ“′レベルとなっているので、転送電極
Ｅ２＠１１　Ｅ　２＠２の下のポテンシャルは下がる。

このときのポテンシャルは第２９図（ｉ）及び第３０図
（ｉ）に示す通りである。

時刻ｔ＋ｅにおいては、第２と第５の垂直転送クロック
φｕ＋，φｔｌ”ｌ’が゛’ＬＯＷ”Ｌ／ベルとなって
いるので、転送電極Ｅ　＋＋ｕ，　Ｅ　１１１２，　Ｅ
　＋”の下のポテンシャルは上がっている。このときの
ポテンシャルは第２９図（ｊ）及び第３０図（ｊ）に示
す通りである。このとき、時刻ｔ８に比べて、転送電極
２個分進んでいる。

時刻ｔｌ７においては、第工と第４の垂直転送クロック
φ，３，φＵ３’が゛ｌ　Ｈ　ｉｇｈ　Ｉ＋レベルとな
っているので、転送電極Ｅ　３９＋　，　Ｅ　３１１２
の下のポテンシャルは上がっている。このときのポテン
シャルは第２９図（ｋ）及び第３０図（ｋ）に示す通り
である。

時刻ｔｌ８においては、第３の垂直転送クロックφυ２
が゜’Ｌｏｗ’”レベルに切り換わっているので、転送
電極Ｅ２９１１　Ｅ２９２の下のポテンシャルは上がっ
ている。

このときのポテンシャルは第２９図（１）及び第３０図
（ｌ）に示す通りである。この時点は、時刻ｔ８に比べ
て、転送電極３個分、すなわち、シフトレジスタの１ビ
ット分転送が進んでいる。

以上のように構或することにより、偶数番目の列と奇数
番目の列の垂直電荷結合素子の電気信号を交互に水平方
向電荷結合素子に転送し、読み出すことができる。従っ
て、垂直電荷結合素子の各列に対して水平方向電荷結合
素子の転送電極を工個配置することができ、水平方向の
画素ピッチを短くすることができる。

第３１図は、アナログ信号出力線を複数本まとめて１木
にするのに、出力選択用電荷結合素子を設けた例である
。図中、Ｈ　（１），　Ｈ　（２），　・，　Ｈ　（ｎ
）は、第工図に示した水平方向電荷結合素子、ＯＳは出
力選択用電荷結合素子、Ｅ　ＴＲ’はＨ（１）〜Ｈ（ｎ
）の信号電荷をＯＳに移送する移送電極を形成する多結
晶シリコンから或る電極、○Ｐ　’　（１）は出力、１
．２はそれぞれクロックφＭ＋，φＨ２が印加される水
平方向電荷結合素子の第１，第２転送電極、１゜．２”
も同様である。Ｈ（１）〜Ｈ　（ｎ）を転送されてきた
信号電荷の先頭のものがそれぞれ末端に達すると、電極
ＥＴＲ’に印加されているクロックφＴＲ’が゛’Ｈｉ
ｇｈ’”レベルになり、電極Ｅ　ＴＲ’のポテンシャル
が下がる。このとき、信号電荷は電極２゛にあるので、
それに対する○Ｓの電極のポテンシャルをそれよりも低
くしておけば、信号電荷がＯＳに移送されることになる
（この例では、クロックφＭ＋’の印加されている電極
がそれに当たる）。

その後、ＯＳの電荷をすべて読み出し、同様の動作を繰
り返せばよい。なお、ＯＳに転送されるのは電極２゜に
ある電荷のみで、電極２にある電荷は何等影響されない
。ＯＳの電荷を読み出してぃる間に、Ｈ（１）〜Ｈ　（
ｎ）の転送は引続き行われており、再び末端に到達した
ところで、移送される。

見肚旦羞果 本発明のイメージセンサにあっては、受光素子が発生す
る光電流の積分値の対数を出力する対数圧縮部を各画素
毎に設けたので、ハイライト部の画素群とシャドウ部の
画素群とで電荷蓄積時間を変える必要がなく、ダイナミ
ックレンジの広い画像情報を容易に得ることができると
いう効果がある。

【図面の簡単な説明】

第１図（ａ）及び（ｂ）は本発明に係るイメージセンサ
を用いた２つの例の基本構成図である。第２図は本発明
に係るイメージセンサの対数圧縮回路の１例を示す回路
図である。第３図はイメージセンサを用いた画像入力装
置の構成図である。第４図はその画像入力装置の画像入
力部の第１の例を示す構成図である。第５図は第２の例
の構成図である。第６図（ａ）は第１図（ａ）のイメー
ジセンサの詳細構成図、同図（ｂ）は走査時の各色画素
の配置を示す図である。第７図は第１図（ｂ）のイメー
ジセンサの詳細構或図である。第８図（ａ）〜（ｇ）は
イメージセンサを構成する光電変換素子の各種回路図で
ある。第９図（ａ）．　（ｂ）は対数圧縮部を内蔵する
ことにより、受光光量に対するダイナミックレンジが拡
大される理由を説明するためのグラフである。第１０図
（ａ）〜（ｄ）はスキャン位置検出のための具体的構戒
を示す構或図，回路図及び出力信号図である。第１１図
（ａ）は第８図（ａ）に示す回路を実現するための半導
体集積回路の平面図であり、同図（ｂ）．　（ｃ）．　
（ｄ）は各々そのＢ−Ｂ’、Ｃ−Ｃ’％Ｄ−Ｄ’線断面
図である。第ｌ２図（ａ）は第８図（ａ）に示す回路を
実現するための第２例の半導体集積回路の平面図であり
、同図（ｂ）はそのＡ−Ａ’線断面図である。第ｌ３図
（ａ）は第８図（ａ）に示した回路を実現するための半
導体集積回路の第３の構造例を示す平面図であり、同図
（ｂ），　（ｃ），　（ｄ）は各々そのＢ−Ｂ’、Ｃ−
Ｃ’、Ｄ−Ｄ’線断面図である。第１４図（ａ）は第８
図（ａ）に示した回路を実現するための半導体集積回路
の第４の構造例を示す平面図であり、同（ｂ）はそのＡ
−Ａ’線断面図である。第１５図（ａ）は第８図（ａ）
に示した回路を実現するための半導体集積回路の第５の
構造例を示す平面図であり、同図（ｂ）はそのＡ−Ａ’
線断面図である。第１６図（ａ）は第８図（Ｃ）で示し
た回路を実現するための半導体集積回路の構造例を示す
平面図であり、同図（ｂ）はそのＡ−Ａ“線断面図であ
る。 第１７図（ａ）は第８図（ｅ）に示す回路を実現するた
めの半導体集積回路の構造例を示す平面図であり、同（
ｂ）はそのＡ−Ａ’線断面図である。第１８図（ａ）は
垂直方向電荷結合素子群■（１）内の１つの電荷結合素
子の断面構造図であり、同図（ｂ）〜（ｆ）はその時刻
ｔ３〜ｔｖ（第１９図参照）におけるポテンシャル図で
ある。第１９図は撮像及び電荷転送動作のタイミングチ
ャートである。第２０図（ａ）は垂直方向電荷結合素子
群の１つの電荷結合素子と水平方向電荷結合素子群の１
つの素子との接続部分の断面構造図であり、同図（ｂ）
〜（ｅ）はその接続部分を電荷が移送されるときの様子
を示すポテンシャル図である。第２１図は水平方向電荷
結合素子の断面構造図である。 第２２図（ａ）は垂直方向電荷結合素子群の１つの電荷
結合素子と、それに対応する１画素分の光電変換素子群
を示す平面図、同図（ｂ’）はその断面図、同図（ｃ）
〜（ｇ）はその転送時のポテンシャルの推移を示す図で
ある。第２３図（ａ）は電圧一電荷変換部９３ｅの平面
図、同図（ｂ）はその断面図、第２３図（Ｃ）〜（ｆ）
は電圧電荷変換時のポテンシャル図である。第２４図は
第２２図（ｃ）〜（ｇ）及び第２３図（ｃ）〜（ｆ）の
ポテンシャル図に対応するタイミングチャートである。 第２５図（ａ）は第２の例の垂直方向電荷結合素子群の
工っの電荷結合素子の断面構造図であり、同図（ｂ）〜
（ｆ）はその時刻ｔ１〜ｔｓ（第２６図参照）における
ポテンシャル図である。第２６図は撮像及び電荷転送動
作のタイミングチャートである。第２７図（ａ）は第３
の例の垂直方向電荷結合素子群の１つの電荷結合素子及
び電荷注入部の断面構造図であり、同図（ｂ）〜（ｈ）
はその時刻ｔ，〜ｔ７（第２８図参照）におけるポテン
シャル図である。第２８図は撮像及び電荷転送動作のタ
イミングチャートである。第２９図（ａ）は垂直方向電
荷結合素子群の１つの電荷結合素子と水平方向電荷結合
素子の１つの素子との接続部分の断面構造図であり、同
図（ｂ）〜（ｈ）はその時刻ｔ８〜ｔ１４（第２８図参
照）におけるポテンシャル図である。第３０図（ａ）は
垂直方向電荷結合素子群の１つの電荷結合素子と水平方
向電荷結合素子の↓つの素子との接続部分の別の例の断
面構造図であり、同図（ｂ）〜（ｈ）はその時刻ｔ８〜
ｔ，４（第２８図参照）におけるポテンシャル図である
。第３１図はアナログ信号出力線を複数本まとめて１本
にし、出力選択用電荷結合素子を設けた例の配線図であ
る。 ５３・・・スキャン位置検出用光電変換素子群■（１）
〜Ｖ　（Ｎ）・・・垂直方向電荷結合素子群Ｈ（１）〜
Ｈ　（Ｎ）・・・水平方向電荷結合素子群ＰＤ・・・充
電変換素子 ＬＧ・・・対数圧縮回路 第１図（ａ） 出　　願　　人 ミノルタカメラ株式会社

Claims (4)

【特許請求の範囲】
1. （１）受光光量に応じた光電流を発生する受光素子と、
   受光素子に電気的に接続され光電流の積分値の対数を電
   圧として出力する対数圧縮部とを各画素毎に備えて成る
   イメージセンサ。
2. （２）対数圧縮部は、受光素子の光電流を分流する第１
   及び第２のＰＮ接合と、第２のＰＮ接合を介して第１の
   ＰＮ接合に並列的に接続されるコンデンサを含み、各画
   素の受光素子と対数圧縮部は半導体基板上に集積して成
   る請求項１記載のイメージセンサ。
3. （３）第１及び第２のＰＮ接合はＰ型領域上に形成され
   た第１及び第２のＮ型領域よりなり、コンデンサは第２
   のＮ型領域の上に絶縁層を介して形成されたＭＯＳ容量
   よりなり、Ｐ型領域の表面における第１及び第２のＮ型
   領域の間に絶縁層を介してゲート領域を形成し、第１及
   び第２のＮ型領域とＰ型領域及びゲート領域によりコン
   デンサの蓄積電荷を放電させるＭＯＳトランジスタを形
   成して成る請求項２記載のイメージセンサ。
4. （４）Ｐ型領域とＮ型領域を置き換えた請求項３記載の
   イメージセンサ。